CN107731829A - 3d nand闪存的接触窗形成方法及接触窗结构 - Google Patents

3d nand闪存的接触窗形成方法及接触窗结构 Download PDF

Info

Publication number
CN107731829A
CN107731829A CN201710726107.8A CN201710726107A CN107731829A CN 107731829 A CN107731829 A CN 107731829A CN 201710726107 A CN201710726107 A CN 201710726107A CN 107731829 A CN107731829 A CN 107731829A
Authority
CN
China
Prior art keywords
contact hole
silicon nitride
dielectric layer
forming method
flash memories
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710726107.8A
Other languages
English (en)
Other versions
CN107731829B (zh
Inventor
宋豪杰
徐强
蓝天
夏志良
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710726107.8A priority Critical patent/CN107731829B/zh
Publication of CN107731829A publication Critical patent/CN107731829A/zh
Application granted granted Critical
Publication of CN107731829B publication Critical patent/CN107731829B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种接触窗形成方法和接触窗结构，接触窗形成方法包括：提供衬底，在衬底表面沉积介质层；第一次刻蚀，形成贯穿介质层、并伸入衬底上部一定距离的第一接触孔洞；生长，在第一接触孔洞的内壁生长氮化硅内墙；第二次刻蚀，在衬底表面的基质层形成第二接触孔洞，保证第二接触孔洞的刻蚀对氮化硅和介质层材料具有高选择比；回刻，去掉在第一接触孔洞的底部内壁生长的部分氮化硅内墙，生成氮化硅侧墙；钨插塞‑化学机械抛光，形成第一接触窗和第二接触窗。本发明通过在刻蚀形成某一接触窗的接触孔洞之前，先在已生成的另一接触窗的接触孔洞内生长氮化硅侧墙，保护了该在先生成的接触孔洞的内壁的完整性，保证3DNAND闪存的接触窗结构的可靠性以及IC电路的金属互联。

Description

3D NAND闪存的接触窗形成方法及接触窗结构
技术领域
本发明涉及半导体的制造工艺领域，特别涉及3D NAND闪存的接触窗形成方法和接触窗结构。
背景技术
3D NAND闪存的接触窗形成方法不同于传统的二维芯片制造中的接触窗形成方法，3D NAND闪存包括外围电路区域和核心存储区域，其接触窗不仅需要将外围电路区域中的器件引出互联，还需要将核心存储区域的存储单元通过钨引线引出，这就要求3D NAND闪存的接触窗形成方法需要进行两步或多步蚀刻工艺分别形成接触窗，才能将两种区域的器件单元做出引线引出，但是两步或者多步蚀刻工艺带来的后果是，后一步进行的蚀刻会对先一步蚀刻生成的接触孔洞的孔壁造成损伤，进而影响电路可靠性甚至影响电路的互联。
目前习惯采用多步蚀刻多步化学机械抛光(CMP)工艺避免以上问题，就是在完成每一步蚀刻后就对此步生成的接触孔洞进行钨插塞(W Plug)，直至完成一次化学机械抛光工艺。这种工艺流程保证了已经形成的接触窗的接触孔洞不会直接接触后面蚀刻过程中的气体环境，因此不会产生损伤，但是工艺流程过于复杂，工艺挑战大，而且成本高。
发明内容
本发明的目的是为解决以上问题的至少一个，本发明提供一种接触窗形成方法和接触窗结构，该方法能够保证3D NAND闪存的接触窗的接触孔洞内壁的光滑和完整性。
根据本发明的一个方面提供一种3D NAND闪存的接触窗形成方法，该方法包括：
提供衬底，在衬底表面沉积介质层；
第一次刻蚀，形成贯穿介质层、并伸入衬底上部一定距离的第一接触孔洞；
生长，向第一接触孔洞内沉积氮化硅，使得第一接触孔洞的底壁和侧壁生成氮化硅内墙，保证在沉积氮化硅过程中，介质层表面不产生或仅产生厚度为4nm以下的多余氮化硅；
第二次刻蚀，保证第二次刻蚀的方法对氮化硅和介质层的材料具有高度的选择比，从而能够穿透介质层表面的多余氮化硅，并在介质层内部形成第二解除孔洞，同时不穿透氮化硅内墙；
回刻，去除生长在第一接触孔洞的底壁的氮化硅，形成在第一接触孔洞侧壁生长的氮化硅侧墙；以及
钨插塞-化学机械抛光，在第一接触孔洞和第二接触孔洞内沉积钨，并进行化学机械抛光，去除介质层表面沉积的微量氮化硅和钨，形成第一接触窗和第二接触窗。
其中，氮化硅侧墙的厚度大于60埃，且位于第一接触孔洞内的氮化硅侧墙的顶端厚度和底端厚度的比值(S/C)大于75％。
其中，第一接触孔洞的底部关键尺寸大于100nm，第一接触孔洞的顶部关键尺寸大于150nm。
其中，介质层的成份为二氧化硅。
其中，第一接触孔洞位于3D NAND闪存的外围电路区域，第二接触孔洞位于3DNAND闪存的核心存储区域，第二接触孔洞位于介质层的内部，并与位于介质层内部的钨引线连通。
根据本发明的另一方面，提供一种接触窗结构，包括内部设有金属钨插塞的第一接触孔洞，第一接触孔洞位于3D NAND闪存的外围电路区域；以及内部设有金属钨插塞的第二接触孔洞，第二接触孔洞位于3D NAND闪存的核心存储区域。
其中，第一接触孔洞的侧壁贴设有氮化硅内墙层，氮化硅内墙层的与第一接触孔洞的内壁相对的一侧与内部对应设置的金属钨插塞的外周贴合；第二接触孔洞的内壁与内部对应设置的金属钨插塞的外周贴合。
本发明具有以下有益效果：
1.本发明通过在进行后一接触窗的接触孔洞刻蚀前，预先于在先刻蚀成的接触孔洞内壁生长氮化硅保护墙，并选择对作为侧墙的氮化硅和作为介质层的二氧化硅具有高选择比的方法第二次刻蚀，利用氮化硅保护墙保护了在先形成的接触孔洞内壁，保证了3DNAND闪存接触窗的可靠性；同时本发明加入回刻步骤，去除位于在先接触孔洞底壁的导电性能弱的部分氮化硅保护墙，保证了IC电路的金属互联。
2.本发明的接触窗的形成方法，工艺简化，操作简单，工艺成本低。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1和图2示出了传统工艺生成的接触窗的内壁结构；
图3示出了本实施方式的接触窗形成工艺的流程图；
图4a～4e示出了本实施方式的接触窗形成工艺的结构流程图；
图中，1.衬底，2.介质层，10.第一接触孔洞，20.第二接触孔洞，210.钨引线，11.氮化硅侧墙。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
近年来，由于平面存储器的发展遭遇各种挑战，物理极限、显影技术极限以及存储电子密度极限等等，3D NAND闪存得到了重大发展，成为研发的主流方向。但是由于3D NAND闪存的结构特性，导致在衬底上多个区域均需生成接触窗进行电路互联，因此在工艺上需要在衬底的介质层上进行两步或多步刻蚀，这样导致进行后一步刻蚀时，对先刻蚀形成的接触窗的接触孔洞内壁进行破坏，具体如图1和图2所示。
基于以上问题，如图3所示，本发明的实施方式提供了一种3D NAND闪存的接触窗形成方法。如图1所示，该形成方法具体包括以下步骤：
提供衬底，在衬底表面沉积介质层；
第一次刻蚀，形成贯穿介质层、并伸入衬底上部一定距离的第一接触孔洞；
生长，向第一接触孔洞内沉积氮化硅，使得第一接触孔洞的底壁和侧壁生成氮化硅内墙，保证在沉积氮化硅过程中，介质层表面不产生或仅产生厚度为4nm以下的多余氮化硅；
第二次刻蚀，保证第二次刻蚀的方法对氮化硅和介质层的材料具有高度的选择比，从而能够穿透介质层表面的多余氮化硅，并在介质层内部形成第二解除孔洞，同时不穿透氮化硅内墙；
回刻，去除生长在第一接触孔洞的底壁的氮化硅，形成在第一接触孔洞侧壁生长的氮化硅侧墙。
钨插塞-化学机械抛光，在第一接触孔洞和第二接触孔洞内沉积钨，并进行化学机械抛光，去除介质层表面沉积的微量氮化硅和钨，形成第一接触窗和第二接触窗。
下面将结合图4a～4e，通过具体实施例的方式，对本实施方式提供的技术方案进行具体的解释，其中图4a～4e为本申请的接触窗形成工艺的结构流程图，同时4a～4e中的每一图分别表示在对应步骤发生的结构变化。
如图4a所示，其对应图3的提供衬底和第一次刻蚀两个步骤。其中图中虚线仅作为对区域进行区分，不具备实际意义。在3D NAND闪存中，首先提供半导体衬底1，在衬底1的表面沉积有介质层2，通过在位于3D NAND闪存的外围电路区域的介质层2沉积光刻胶，并以光刻胶作为掩膜进行刻蚀，形成第一接触孔洞10。第一接触孔洞贯穿介质层2并延伸至衬底1的上部的一定距离处，在衬底的上部形成槽沟。
正常情况下，3D NAND闪存沿水平某一方向，依次分为外围电路区域和核心存储区域，图中以虚线对两个区域进行区分，其中设置有钨引线210的区域表示为核心存储区域。需要说明的是，图中虚线仅作为对3D NAND闪存的外围电路区域和核心存储区域进行区分，不具备实际意义。
第一接触孔洞的底部的关键尺寸(Critical Dimension，简称CD)大于100nm，第一接触孔洞的顶部的关键尺寸大于150nm。以上尺寸能够满足后续步骤中氮化硅内墙生长和钨插塞的空间需求。
需要说明的是，3D NAND闪存的半导体衬底的材质，需根据应用具体选取，虽常用为硅，但在本申请中并没有具体限制。另外，形成第一接触孔洞10的刻蚀方法，为常见干、湿法刻蚀中的一种，在本申请中同样不做限定。
如图4b所示，其对应图3的生长步骤，在第一接触孔洞10的内壁(包括底壁和侧壁)生长一层氮化硅内墙。由于氮化硅内墙的生长通常由位于介质层2表面的第一接触孔洞10的开口向槽底进行沉积，因此在这一过程中，不可避免地会有微量氮化硅沉积在介质层2表面，此多余氮化硅表层需在以后步骤中去除。
需要说明的是，在此步骤中，氮化硅的生长方法可以为传统的化学气相沉积法、等离子体增强化学气相沉积法和高密度等离子化学气相沉积法中的一种，也可以为原子层淀积法。本实施例中，氮化硅生长的方法为原子层淀积法，这也是本申请的氮化硅生长的优选方法。
如图4c所示，其对应图3的第二次刻蚀步骤，在核心存储区域的介质层2的表面再次沉积光刻胶，并以该光刻胶为掩膜，进行第二次刻蚀，形成第二接触孔洞20，第二接触孔洞20延伸至位于介质层2内部的钨引线210处，并与钨引线210连通。
第二次刻蚀的刻蚀工艺，需对内墙和介质层的材料具有高选择比，也就是对介质层材料具有高刻蚀能力，但对内墙的材料具备微弱的刻蚀作用，才能实现能够穿透介质层表面的多余氮化硅，并在介质层内部形成第二解除孔洞，同时不穿透氮化硅内墙这一技术效果，因此第二次刻蚀的工艺方法需根据内墙和介质层的材料，进行特殊选择。在本实施例中，内墙的材料为氮化硅，介质层材料为二氧化硅。
如图4d所示，其对应图3的回刻步骤，由于氮化硅内墙的导电性较差，容易影响最终形成的接触窗与衬底之间的电路连通，因此需对氮化硅侧墙回刻，除去第一接触孔洞的底壁上生长的部分氮化硅内墙，并最终在第一接触孔洞内形成氮化硅侧墙11。
如图4e所示，其对应图3的钨插塞步骤和抛光步骤，在第一接触孔洞10和第二接触孔洞20内利用ALD法(化学气相沉积)进行金属钨的沉积，然后利用化学机械抛光法，将沉积在介质层表面的金属钨转化为二氧化钨、五氧化二钨和三氧化钨除去，连同将表面多余的氮化硅和钨除去，使基质层2表面平整，形成第一接触窗和第二接触窗，同时保证基质层2表面无杂质，实现衬底的良好的结构化。
此外，本申请还提供一种接触窗结构，具体再如图4e所示，该接触窗结构包括内部设有金属钨插塞的第一接触孔洞10，第一接触孔洞10位于3D NAND闪存的外围电路区域；以及内部设有金属钨插塞的第二接触孔洞20，第二接触孔洞20位于3D NAND闪存的核心存储区域。
其中，第一接触孔洞的侧壁贴设有氮化硅内墙层11，氮化硅内墙层11的与第一接触孔洞10的内壁相对的一侧与内部的金属钨插塞的外周贴合；第二接触孔洞20的内壁与内部的金属钨插塞的外周贴合。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (6)

1.3D NAND闪存的接触窗形成方法，其特征在于，所述方法包括：
提供衬底，在衬底表面沉积介质层；
第一次刻蚀，形成贯穿介质层、并伸入衬底上部一定距离的第一接触孔洞；
生长，向第一接触孔洞内沉积氮化硅，使得第一接触孔洞的底壁和侧壁生成氮化硅内墙，保证在沉积氮化硅过程中，介质层表面不产生或仅产生厚度为4nm以下的多余氮化硅；
第二次刻蚀，保证第二次刻蚀的方法对氮化硅和介质层的材料具有高度的选择比，从而能够穿透介质层表面的多余氮化硅，并在介质层内部形成第二解除孔洞，同时不穿透氮化硅内墙；
回刻，去除生长在第一接触孔洞的底壁的氮化硅，形成在第一接触孔洞侧壁生长的氮化硅侧墙；以及
钨插塞-化学机械抛光，在第一接触孔洞和第二接触孔洞内沉积钨，并进行化学机械抛光，去除介质层表面沉积的微量氮化硅和钨，形成第一接触窗和第二接触窗。
2.如权利要求1所述的接触窗形成方法，其特征在于，
氮化硅侧墙的厚度大于60埃，且位于第一接触孔洞内的氮化硅侧墙的顶端厚度和底端厚度的比值(S/C)大于75％。
3.如权利要求1所述的接触窗形成方法，其特征在于，
第一接触孔洞的底部关键尺寸大于100nm，第一接触孔洞的顶部关键尺寸大于150nm。
4.如权利要求1所述的接触窗形成方法，其特征在于，
介质层的成份为二氧化硅。
5.如权利要求1所述的接触窗形成方法，其特征在于，
第一接触孔洞位于3D NAND闪存的外围电路区域，第二接触孔洞位于3DNAND闪存的核心存储区域，第二接触孔洞位于介质层的内部，并与位于介质层内部的钨引线连通。
6.接触窗结构，其特征在于，包括
内部设有金属钨插塞的所述第一接触孔洞，所述第一接触孔洞位于3DNAND闪存的外围电路区域；以及
内部设有金属钨插塞的所述第二接触孔洞，所述第二接触孔洞位于3DNAND闪存的核心存储区域；
其中，所述第一接触孔洞的侧壁贴设有氮化硅内墙层，氮化硅内墙层的与所述第一接触孔洞的内壁相对的一侧与内部对应设置的金属钨插塞的外周贴合；所述第二接触孔洞的内壁与内部对应设置的金属钨插塞的外周贴合。
CN201710726107.8A 2017-08-22 2017-08-22 3d nand闪存的接触窗形成方法及接触窗结构 Active CN107731829B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710726107.8A CN107731829B (zh) 2017-08-22 2017-08-22 3d nand闪存的接触窗形成方法及接触窗结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710726107.8A CN107731829B (zh) 2017-08-22 2017-08-22 3d nand闪存的接触窗形成方法及接触窗结构

Publications (2)

Publication Number Publication Date
CN107731829A true CN107731829A (zh) 2018-02-23
CN107731829B CN107731829B (zh) 2019-04-16

Family

ID=61204722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710726107.8A Active CN107731829B (zh) 2017-08-22 2017-08-22 3d nand闪存的接触窗形成方法及接触窗结构

Country Status (1)

Country Link
CN (1) CN107731829B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148459A (zh) * 2018-08-07 2019-01-04 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109390345A (zh) * 2018-09-27 2019-02-26 长江存储科技有限责任公司 制造3d存储器件的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101878531A (zh) * 2007-09-28 2010-11-03 桑迪士克3D公司 具有降低的编程电压的基于垂直二极管的存储器单元及其形成方法
CN105762114A (zh) * 2014-12-18 2016-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20160322376A1 (en) * 2015-04-29 2016-11-03 SK Hynix Inc. Three-dimensional semiconductor device
US20160322374A1 (en) * 2014-08-26 2016-11-03 Sandisk Technologies Llc Multiheight contact via structures for a multilevel interconnect structure
US9673213B1 (en) * 2016-02-15 2017-06-06 Sandisk Technologies Llc Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101878531A (zh) * 2007-09-28 2010-11-03 桑迪士克3D公司 具有降低的编程电压的基于垂直二极管的存储器单元及其形成方法
US20160322374A1 (en) * 2014-08-26 2016-11-03 Sandisk Technologies Llc Multiheight contact via structures for a multilevel interconnect structure
CN105762114A (zh) * 2014-12-18 2016-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20160322376A1 (en) * 2015-04-29 2016-11-03 SK Hynix Inc. Three-dimensional semiconductor device
US9673213B1 (en) * 2016-02-15 2017-06-06 Sandisk Technologies Llc Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148459A (zh) * 2018-08-07 2019-01-04 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109148459B (zh) * 2018-08-07 2021-12-03 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109390345A (zh) * 2018-09-27 2019-02-26 长江存储科技有限责任公司 制造3d存储器件的方法
CN109390345B (zh) * 2018-09-27 2021-02-12 长江存储科技有限责任公司 制造3d存储器件的方法

Also Published As

Publication number Publication date
CN107731829B (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
KR100577565B1 (ko) 핀 전계효과 트랜지스터의 제조방법
US7849432B2 (en) Shallow trench isolation dummy pattern and layout method using the same
CN105719997B (zh) 半导体结构的形成方法
TWI630705B (zh) 半導體元件及其製造方法
CN108257919A (zh) 随机动态处理存储器元件的形成方法
CN103178019B (zh) 嵌入式闪存的字线的制造方法
CN110880472A (zh) 具有浅沟槽隔离结构的半导体器件及其制备方法
CN107731829A (zh) 3d nand闪存的接触窗形成方法及接触窗结构
TW201944577A (zh) 記憶元件的製造方法
CN105355587B (zh) 一种避免浅沟槽隔离结构出现深度负载效应的方法
CN102361021B (zh) 一种嵌入式闪存的制作方法
US7785966B2 (en) Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages
CN105226003B (zh) 无深度负载效应的浅沟槽隔离结构的制备方法
CN105390433A (zh) 半导体器件制造方法
CN107706189B (zh) 3d nand闪存的接触窗形成方法和接触窗结构
US7122427B2 (en) Method of fabricating non-volatile memory device
TWI762043B (zh) 半導體裝置以及其製作方法
CN106952911A (zh) 鳍式半导体器件的形成方法
US7833859B2 (en) Method for simultaneously manufacturing semiconductor devices
CN100517648C (zh) 用于蚀刻的系统和方法
CN105336676B (zh) 接触插塞的形成方法
TWI771114B (zh) 凹陷存取裝置及其製造方法
CN110021603B (zh) 半导体结构及其形成方法
US11217590B2 (en) Semiconductor memory device and method of forming the same
CN102592993B (zh) 提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant