TWI771114B - 凹陷存取裝置及其製造方法 - Google Patents
凹陷存取裝置及其製造方法 Download PDFInfo
- Publication number
- TWI771114B TWI771114B TW110126872A TW110126872A TWI771114B TW I771114 B TWI771114 B TW I771114B TW 110126872 A TW110126872 A TW 110126872A TW 110126872 A TW110126872 A TW 110126872A TW I771114 B TWI771114 B TW I771114B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- layer
- access device
- gate layer
- oxide layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000005468 ion implantation Methods 0.000 claims abstract description 12
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 112
- 238000000034 method Methods 0.000 claims description 62
- 238000005530 etching Methods 0.000 claims description 29
- 238000005137 deposition process Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 11
- 238000000151 deposition Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- -1 NH 4 OH Chemical compound 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一種凹陷存取裝置的製造方法包含以下操作。形成溝槽於基板中。通過氧化溝槽的內表面以在基板內形成閘極氧化層。形成第一閘極層於溝槽的底部中，其中在第一閘極層之上的閘極氧化層的一部分從溝槽中暴露。形成第二閘極層於溝槽中以覆蓋第一閘極層和閘極氧化層的此部分，並於第一閘極層之上形成凹槽，其中第二閘極層具有覆蓋閘極氧化層的此部分之垂直部分以及具有從凹槽中暴露的上表面之水平部分。對水平部分執行離子佈植以形成摻雜的水平部分。
Description
本揭示內容是關於一種凹陷存取裝置以及一種凹陷存取裝置的製造方法。
隨著半導體裝置的發展，為了提高裝置的操作速度和性能，對於高密度的電晶體以及具有較短通道長度的電晶體之技術的需求越來越高。然而，較短的通道長度具有短通道效應(short channel effect)的問題，這限制了裝置的性能。
相較於平坦存取裝置(planar access device)，已知用於動態隨機存取記憶體(dynamic random access memory；DRAM)的金屬閘極凹陷存取裝置(recessed access device；RAD)具有較好的數據保留效果。然而，在半導體裝置中，閘極和汲極之間可能會出現閘極誘發的汲極洩漏(gate induced drain leakage；GIDL)。因此，需要一種新穎的凹陷存取裝置技術以克服上述的問題。
本揭示內容的一態樣是提供一種凹陷存取裝置的製造方法。方法包含以下操作。形成溝槽於基板中。通過氧化溝槽的內表面以在基板內形成閘極氧化層。形成第一閘極層於溝槽的底部中，其中在第一閘極層之上的閘極氧化層的一部分從溝槽中暴露。形成第二閘極層於溝槽中以覆蓋第一閘極層和閘極氧化層的此部分，並於第一閘極層之上形成凹槽，其中第二閘極層具有覆蓋閘極氧化層的此部分之垂直部分以及具有從凹槽中暴露的上表面之水平部分。對水平部分執行離子佈植以形成摻雜的水平部分。 移除摻雜的水平部分以暴露第一閘極層。形成第三閘極層以填充凹槽，其中第三閘極層的材料相同於第一閘極層的材料。
根據本揭示內容的一些實施方式，製造方法更包含形成源極/汲極區域於基板中且相鄰於閘極氧化層。
根據本揭示內容的一些實施方式，製造方法更包含回蝕第三閘極層的第一頂部以及第二閘極層的第二頂部。
根據本揭示內容的一些實施方式，在回蝕第三閘極層的第一頂部以及第二閘極層的第二頂部之後，第二閘極層的第一上表面實質上與第三閘極層的第二上表面共平面。
根據本揭示內容的一些實施方式，在回蝕第三閘極層的第一頂部以及第二閘極層的第二頂部之後，第二閘極層的第一上表面低於第三閘極層的第二上表面。
根據本揭示內容的一些實施方式，第一閘極層是通過非等向性沉積製程而形成。
根據本揭示內容的一些實施方式，離子佈植為毯覆式佈植。
根據本揭示內容的一些實施方式，移除摻雜的水平部分以暴露第一閘極層是通過濕蝕刻製程而執行。
本揭示內容的一態樣是提供一種凹陷存取裝置。凹陷存取裝置包含基板、第一凹陷存取裝置閘極以及第一閘極氧化層。第一凹陷存取裝置閘極嵌入於基板中。第一閘極氧化層設置於基板和第一凹陷存取裝置閘極之間，其中第一凹陷存取裝置閘極包含第一閘極材料以及第二閘極材料。第一閘極材料設置於第一閘極氧化層上，其中第一閘極材料包含第一下部以及在第一下部上的第一上部。第二閘極材料設置於第一閘極材料的第一上部和第一閘極氧化層之間。
根據本揭示內容的一些實施方式，凹陷存取裝置更包含源極/汲極區域，源極/汲極區域嵌入於基板中且相鄰於第一閘極氧化層。
根據本揭示內容的一些實施方式，第一閘極材料的第一上部的第一上表面實質上與第二閘極材料的第二上表面共平面。
根據本揭示內容的一些實施方式，第一閘極材料的第一上部的第一上表面高於第二閘極材料的第二上表面。
根據本揭示內容的一些實施方式，凹陷存取裝置更包含第二凹陷存取裝置閘極和第二閘極氧化層。第二凹陷存取裝置閘嵌入於基板中。第二閘極氧化層設置於基板和第二凹陷存取裝置閘極之間，其中第二凹陷存取裝置閘極包含第三閘極材料和第四閘極材料。第三閘極材料設置於第二閘極氧化層上，其中第三閘極材料包含第二下部以及在第二下部上的第二上部，且第三閘極材料相同於第一閘極材料。第四閘極材料設置於第三閘極材料的第二上部和第二閘極氧化層之間，其中第四閘極材料相同於第二閘極材料。
根據本揭示內容的一些實施方式，第一凹陷存取裝置閘極的第一寬度小於第二凹陷存取裝置閘極的第二寬度。
根據本揭示內容的一些實施方式，第一凹陷存取裝置閘極的第一高度實質上等於第二凹陷存取裝置閘極的第二高度。
根據本揭示內容的一些實施方式，第一閘極材料的第一高度與第二閘極材料的第二高度之比值介於2：1至4：1之間。
以下揭示提供許多不同實施方式或實施例，用於實現本揭示內容的不同特徵。以下敘述部件與佈置的特定實施方式，以簡化本揭示內容。這些當然僅為實施例，並且不是意欲作為限制。舉例而言，在隨後的敘述中，第一特徵在第二特徵之上或在第二特徵上的形成，可包括第一特徵及第二特徵形成為直接接觸的實施方式，亦可包括有另一特徵可形成在第一特徵及第二特徵之間，以使得第一特徵及第二特徵可不直接接觸的實施方式。此外，本揭示內容可能會在不同的實例中重複標號或文字。重複的目的是為了簡化及明確敘述，而非界定所討論之不同實施方式及配置間的關係。
將理解的是，儘管這裡可以使用「第一」、「第二」等術語來描述各種元件，但是這些元件不應受到這些術語的限制。這些術語僅用於將一個元件與另一個元件區分開來。例如，在不脫離實施方式的範疇的情況下，第一元件可以被稱為第二元件，並且類似地，第二元件可以被稱為第一元件。如本文所使用的，術語「和/或」包括一個或多個相關列出的項目的任何和所有組合。
除此之外，空間相對用語如「下面」、「下方」、「低於」、「上面」、「上方」及其他類似的用語，在此是為了方便描述圖中的一個元件或特徵和另一個元件或特徵的關係。空間相對用語除了涵蓋圖中所描繪的方位外，該用語更涵蓋裝置在使用或操作時的其他方位。當該裝置的方位與圖式不同(旋轉90度或在其他方位)時，在本揭示中所使用的空間相對用語同樣可相應地進行解釋。
用於動態隨機存取記憶體(dynamic random access memory；DRAM)的金屬閘極凹陷存取裝置(recessed access device；RAD)的製造方法包含許多製程。RAD的閘極高度由製造RAD的回蝕製程決定。傳統上，因為RAD中的不同閘極的寬度不同，所以RAD中的不同閘極的高度難以控制。因此，由於RAD中的不同閘極的高度差異，會發生閘極誘發的汲極洩漏(gate induced drain leakage；GIDL)，從而影響DRAM的性能。本揭示內容提供一種凹陷存取裝置的製造方法，其可以改善上述所提到的問題。雖然RAD中的不同閘極的寬度不同，本揭示內容可以控制在回蝕製程期間之RAD中的不同閘極的蝕刻深度，從而控制RAD中的不同閘極的高度。
第1圖根據本揭示內容之一些實施方式之凹陷存取裝置的製造方法100的流程圖。在操作110中，形成溝槽於基板中。在操作120中，氧化溝槽的內表面以在基板內形成閘極氧化層。在操作130中，形成第一閘極層於溝槽的底部中，其中在第一閘極層之上的閘極氧化層的一部分從溝槽中暴露。在操作140中，形成第二閘極層於溝槽中以覆蓋第一閘極層和閘極氧化層的此部分，並於第一閘極層之上形成凹槽，其中第二閘極層具有覆蓋閘極氧化層的此部分之垂直部分以及具有從凹槽中暴露的上表面之水平部分。在操作150中，對水平部分執行離子佈植以形成摻雜的水平部分。在操作160中，移除摻雜的水平部分以暴露第一閘極層。在操作170中，形成第三閘極層以填充凹槽，其中第三閘極層的材料相同於第一閘極層的材料。可以理解的是，簡化第1圖以更好地理解本揭示內容的概念。因此，需注意的是，可以在第1圖的方法之前、期間和之後提供額外的製程，一些其他製程在此僅簡要描述。
第2圖至第19圖是根據本揭示內容之一些實施方式所繪示的凹陷存取裝置的製造方法在製程各個階段中的剖面示意圖。
請參考第2圖，提供基板210。基板210可為，舉例來說，塊體單晶矽基板、絕緣層上覆矽(silicon-on-insulator；SOI)基板或其他合適的基板。在一些實施方式中，基板210由矽(Si)、鍺(Ge)、碳化矽(SiC)、砷化鎵(GaAs)、和/或其組合或其他合適的半導體基板所組成。
如第3圖所示，介電層310形成於基板210上，且遮罩320形成於介電層310上。換句話說，介電層310設置於基板210遮罩320之間。在一些實施方式中，介電層310包含二氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(tetraethoxysilane；TEOS)氧化物、低k材料、和/或其組合或其他合適的介電材料。在一些實施方式中，遮罩320為光阻或硬遮罩。舉例來說，遮罩320的材料可為氮化矽或其他合適的遮罩材料。在一些實施方式中，由沉積製程來形成介電層310，沉積製程包含熱氧化、低壓化學氣相沈積(low-pressure chemical vapor deposition；LPCVD)、常壓化學氣相沉積(atmospheric-pressure chemical vapor deposition；APCVD)、電漿增強化學氣相沈積(plasma-enhanced chemical vapor deposition；PECVD)或其他合適的沉積製程。在一些實施方式中，遮罩320由以下的製程所形成，包含旋轉塗佈、物理氣相沈積(physical vapor deposition；PVD)、化學氣相沈積(chemical vapor deposition；CVD)、蒸鍍、濺鍍或其他合適的製程。示例性而非限制性地，在形成遮罩320之後，執行化學機械研磨(chemical mechanical polishing；CMP)製程。
請參考第4圖，圖案化的遮罩層410沉積於遮罩320上，並用作蝕刻遮罩層以執行一個蝕刻製程或多個蝕刻製程。在一些實施方式中，蝕刻製程是非等向性蝕刻製程或等向性蝕刻製程。在一些實施方式中，蝕刻製程是乾蝕刻製程或濕蝕刻製程。
請參考第5A圖和第5B圖，通過一個蝕刻製程或多個蝕刻製程，穿過介電層310和遮罩320，並於基板210中形成溝槽510 (第1圖中的操作110)。溝槽510包含具有第一寬度Wa的第一溝槽510a以及具有第二寬度Wb的第二溝槽510b。在一些實施方式中，第一溝槽510a的第一寬度Wa等於第二溝槽510b的第二寬度Wb，如第5A圖所示。在一些實施方式中，第一溝槽510a的第一寬度Wa小於第二溝槽510b的第二寬度Wb，如第5B圖所示。需注意的是，第一溝槽510a和第二溝槽510b的寬度是可以調整的。在形成溝槽510之後，移除圖案化的遮罩層410，如第6圖所示。
請參考第7圖，通過氧化第一溝槽510a的第一內表面720a以及第二溝槽510b的第二內表面720b，以在基板210內形成閘極氧化層710 (第1圖的操作120)。閘極氧化層710包含第一閘極氧化層710a和第二閘極氧化層710b。應當理解的是，閘極氧化層710在基板210之內。更詳細來說，第一閘極氧化層710a和第二閘極氧化層710b在基板210之內。在一些實施方式中，可由沉積方法來形成閘極氧化層710，諸如熱氧化、低壓化學氣相沈積、常壓化學氣相沉積、電漿增強化學氣相沈積或其他合適的沉積製程。
請參考第8圖，形成第一閘極層810 (第1圖的操作130)。第一閘極層810包含上部812和下部814，其中下部814包含第一下部814a和第二下部814b。上部812具有第一高度H1，且下部814具有第二高度H2。上部812形成於遮罩320上。下部814形成於第一溝槽510a和第二溝槽510b的底部之中，在下部814之上的閘極氧化層710的部分712從第一溝槽510a和第二溝槽510b中暴露。需強調的是，第一閘極層810沒有沉積在閘極氧化層710的部分712上。在一些實施方式中，上部812的第一高度H1小於下部814的第二高度H2。在一些實施方式中，上部812的第一高度H1等於下部814的第二高度H2。在一些實施方式中，上部812的第一高度H1大於下部814的第二高度H2。需要注意的是，上部812的第一高度H1以及下部814的第二高度H2是可以調整的。第一閘極層810可為導電材料，導電材料可選自於由非晶矽、多晶矽、多晶矽鍺、金屬氮化物、金屬矽化物、金屬氧化物和其他合適的金屬所組成的群組。在一些實施方式中，第一閘極層810為氮化鈦(TiN)。可通過沉積方法來形成第一閘極層810，諸如PVD、CVD、濺鍍或其他合適的製程。在一些實施方式中，第一閘極層810通過非等向性沉積製程形成，其中沉積機台的交流功率(AC power)是可以調整的。
請參考第9圖，形成第二閘極層910 (第1圖的操作140)。第二閘極層910包含水平部分912和垂直部分914。水平部分912包含頂部912a和底部912b，其中底部912b具有從第一凹槽930a中暴露的第一上表面920a以及從第二凹槽930b中暴露的第二上表面920b。水平部分912形成於第一閘極層810的上部812上以及第一閘極層810的下部814上。垂直部分914包含第一垂直部分914a、第二垂直部分914b、第三垂直部分914c和第四垂直部分914d。第一垂直部分914a和第二垂直部分914b位於第一閘極層810的第一下部814a上。第三垂直部分914c和第四垂直部分914d位於第一閘極層810的第二下部814b上。側壁940被垂直部分914覆蓋，其中側壁940包含第一閘極層810的上部812的第一側壁940a、遮罩320的第二側壁940b、以及閘極氧化層710的部分712的第三側壁940c。在一些實施方式中，第二閘極層910位於第一溝槽510a中以覆蓋第一閘極層810的下部814以及覆蓋閘極氧化層710的部分712，從而形成第一凹槽930a於第一閘極層810之上。第二閘極層910可為導電材料，導電材料可選自於由非晶矽、多晶矽、多晶矽鍺、金屬氮化物、金屬矽化物、金屬氧化物和其他合適的金屬所組成的群組。在一些實施方式中，第一閘極層810為多晶矽。在一些實施方式中，第一閘極層810的材料不同於第二閘極層910的材料。在一些實施方式中，第一閘極層810的材料等於第二閘極層910的材料。在一些實施方式中，第二閘極層910通過沉積方法而形成，諸如PVD、CVD、濺鍍或其他合適的製程。在一些實施方式中，第二閘極層910通過等向性沉積製程而形成。
請參考第10圖和第11圖，在第二閘極層910上執行第一離子佈植1000 (第1圖的操作150)。在一些實施方式中，第一離子佈植1000的摻雜材料為矽、鍺、砷化鎵、砷化銦、磷化銦、碳化矽或其他合適的材料。第二閘極層910包含水平部分912 (頂部912a和底部912b)以及垂直部分914 (第一垂直部分914a、第二垂直部分914b、第三垂直部分914c和第四垂直部分914d)。換句話說，摻雜區域包含第二閘極層910的頂部912a、底部912b以及垂直部分914。在一些實施方式中，第一離子佈植1000為毯覆式佈植(blanket implantation)。在執行第一離子佈植1000之後，第二閘極層910成為摻雜的第二閘極層1110，其中摻雜的第二閘極層1110包含摻雜的水平部分1112以及摻雜的垂直部分1114，如第11圖所示。換句話說，第10圖中的水平部分912為第11圖中的摻雜的水平部分1112，且第10圖中的垂直部分914為第11圖中的摻雜的垂直部分1114。摻雜的水平部分1112包含頂部摻雜區域1112a和底部摻雜區域1112b。應當理解的是，水平部分912成為摻雜的水平部分1112，且垂直部分914成為摻雜的垂直部分1114。在一些實施方式中，摻雜的水平部分1112具有高摻雜濃度，且摻雜的垂直部分1114具有低摻雜濃度。換句話說，在執行第一離子佈植1000之後，形成具有高摻雜濃度之摻雜的水平部分1112以及具有低摻雜濃度之摻雜的垂直部分1114。
請參考第12圖，移除摻雜的水平部分1112以暴露第一閘極層810 (第1圖的操作160)，其中第一閘極層810包含上部812和下部814。換句話說，部分地移除摻雜的第二閘極層1110。通過合適的蝕刻製程來移除摻雜的水平部分1112。在一些實施方式中，蝕刻製程為濕蝕刻製程或乾蝕刻製程。濕蝕刻製程中，蝕刻溶液可包含四甲基氫氧化銨(tetra-methyl ammonium hydroxide；TMAH)、NH
4OH、KOH、HF、其他合適的蝕刻溶液或其組合。乾蝕刻製程中，蝕刻氣體可包含CF
4、NF
3、SF
6、He、其他合適的氣體或其組合。在一些實施方式中，通過濕蝕刻製程來移除摻雜的水平部分1112，以暴露第一閘極層810。應當理解的是，在蝕刻製程期間，具有高摻雜濃度之摻雜的水平部分1112的蝕刻速率大於具有低摻雜濃度之摻雜的垂直部分1114的蝕刻速率。
請參考第13圖，形成第三閘極層1310以填充第一凹槽930a和第二凹槽930b (第1圖的操作170)。第三閘極層1310包含部分1310a和部分1310b。也就是說，用第三閘極層1310的部分1310a和部分1310b填充第一凹槽930a和第二凹槽930b。在一些實施方式中，第三閘極層1310的材料相同於第一閘極層810的材料。在一些實施方式中，第三閘極層1310是氮化鈦(TiN)。在一些實施方式中，通過沉積方法來形成第三閘極層1310，諸如PVD、CVD、濺鍍或其他合適的製程。在一些實施方式中，沉積為等向性沉積或非等向性沉積。在一些實施方式中，由等向性沉積來形成第三閘極層1310。在一實施方式中，形成第三閘極層1310的方法不同於形成第一閘極層810的方法。
請參考第14圖，執行平坦化製程。在一些實施方式中，通過CMP製程來執行平坦化製程，且CMP製程停止於遮罩320的表面1410。也就是說，通過平坦化製程，部份地移除第三閘極層1310以及摻雜的第二閘極層1110之摻雜的垂直部分1114。因此，部分1310a的一部分保留在第一閘極層810的第一下部814a上，且部分1310b的一部分保留在第一閘極層810的第二下部814b上。通過這樣的方式，形成一個實質上平坦的平面。
第15A圖至第15C圖是根據本揭示內容之一些實施方式所繪示的凹陷存取裝置的製造方法在回蝕階段的剖面示意圖。
請參考第15A圖和第15C圖，回蝕第三閘極層1310的第一頂部1420以及第二閘極層910的第二頂部1430。應當理解的是，蝕刻選擇性可以通過第三閘極層1310與第二閘極層910的蝕刻速率比來定量表示。在一些實施方式中，當第二閘極層910的蝕刻速率等於第三閘極層1310的蝕刻速率時，第二閘極層910的第一上表面1550與第三閘極層1310的第二上表面1540實質上共平，如第15A圖所示。在一些實施方式中，當第二閘極層910的蝕刻速率大於第三閘極層1310的蝕刻速率，第二閘極層910的第一上表面1550低於第三閘極層1310的第二上表面1540，如第15C圖所示。通過合適的蝕刻製程來執行回蝕製程。在一些實施方式中，蝕刻製程為濕蝕刻製程或乾蝕刻製程。所使用的蝕刻溶液或蝕刻氣體相同於或不同於上述的蝕刻製程。在一些實施方式中，蝕刻製程為乾蝕刻製程。在一些實施方式中，應當理解的是，遮罩320用來當作硬遮罩，所以僅有第三閘極層1310的第一頂部1420以及第二閘極層910的第二頂部1430會被回蝕。
請參考第15A圖和第15B圖，在回蝕製程之後，形成凹陷存取裝置(recessed accessed device；RAD)閘極1530。RAD閘極1530包含第一RAD閘極1530a和第二RAD閘極1530b。RAD閘極1530包含第一閘極層810的下部814、第三閘極層1310以及第二閘極層910。第一RAD閘極1530a具有高度Ha、寬度Wa，且第一RAD閘極1530a的第二閘極層910具有高度ha。第二RAD閘極1530b具有高度Hb、寬度Wb，且第二RAD閘極1530b的第二閘極層910具有高度hb。在一些實施方式中，高度Ha等於高度Hb，且高度ha等於高度hb。在一些實施方式中，高度ha與高度Ha的第一比值為1：2至1：4，且高度hb與高度Hb的第二比值為1：2至1：4。在一些實施方式中，第一比值等於第二比值。在一些實施方式中，寬度Wa等於寬度Wb，如第15A圖所示。在一些實施方式中，寬度Wa小於寬度Wb，如第15B圖所示。
請參考第16圖，形成覆蓋層1610以至少覆蓋第一RAD閘極1530a和第二RAD閘極1530b。在一些實施方式中，覆蓋層1610為光阻或硬遮罩。舉例來說，覆蓋層1610的材料為氮化矽或其他合適的遮罩材料。在一些實施方式中，覆蓋層1610的材料等於遮罩320的材料。可通過旋轉塗佈、PVD、CVD、蒸鍍、濺鍍或其他合適的製程來形成覆蓋層1610。
請參考第17圖，執行平坦化製程。在一些實施方式中，通過CMP製程來執行平坦化製程，且CMP製程停止於基板210的表面1710。也就是說，完全地移除遮罩320，並部分地移除覆蓋層1610，從而留下在第二閘極層910的第一上表面1550以及第三閘極層1310的第二上表面1540上之部分的覆蓋層1610。
請參考第18圖，在基板210上執行第二離子佈植1800，從而形成源極/汲極區域1810於基板210中，且源極/汲極區域1810相鄰於閘極氧化層710。在一些實施方式中，源極/汲極區域1810的材料包含諸如摻雜矽或鍺的半導體材料、諸如摻雜砷化鎵、砷化銦、磷化銦或碳化矽化合物的半導體材料或其他合適的一種或多種材料。應當理解的是，覆蓋層1610用來當作硬遮罩，所以第二閘極層910和第三閘極層1310不會被摻雜。
請參考第19圖，移除覆蓋層1610。在一些實施方式中，可以通過蝕刻製程來移除覆蓋層1610。蝕刻製程可為上述的蝕刻製程。
第20A圖至第20C圖是根據本揭示內容之一些實施方式所繪示的凹陷存取裝置的剖面示意圖。
請參考第20A圖，提供凹陷存取裝置(RAD) 2000。RAD 2000包含基板210、第一RAD閘極1530a以及第一閘極氧化層710a。第一RAD閘極1530a嵌入於基板210中。第一閘極氧化層710a設置於基板210和第一RAD閘極1530a之間，其中第一RAD閘極1530a包含第一閘極材料2010a和第二閘極材料2020a。應當理解的是，第一閘極材料2010a是如上所述的第一閘極層810的第一下部814a以及第三閘極層1310的部分1310a，其中第一下部814a的材料相同於部分1310a的材料。在一些實施方式中，第一閘極材料2010a是氮化鈦。應當理解的是，第二閘極材料2020a是如上所述的第二閘極層910的第一垂直部分914a和第二垂直部分914b。第一閘極材料2010a設置於第一閘極氧化層710a上，其中第一閘極材料2010a包含第一下部814a以及在第一下部814a上的部分1310a。第二閘極材料2020a設置於第一閘極材料2010a的部分1310a和第一閘極氧化層710a之間。
在一些實施方式中，凹陷存取裝置2000更包含嵌入於基板210中且相鄰於第一閘極氧化層710a的源極/汲極區域1810。源極/汲極區域1810的材料可包含諸如摻雜矽或鍺的半導體材料、諸如摻雜砷化鎵、砷化銦、磷化銦或碳化矽化合物的半導體材料或其他合適的一種或多種材料。在一些實施方式中，摻雜的半導體材料和/或摻雜化合物的半導體材料之深度不會大於第二閘極層910的第一垂直部分914a和/或第二垂直部分914b之深度。
在一些實施方式中，第一閘極材料2010a的部分1310a的第二上表面1540實質上與第二閘極材料2020a的第一上表面1550共平面，如第20A圖所示。
在一些實施方式中，第一閘極材料2010a的部分1310a的第二上表面1540高於第二閘極材料2020a的第一上表面1550，如第20C圖所示。應當理解的是，第20A圖和第20C圖的差異在於第二上表面1540和第一上表面1550的相對位置。第20C圖中的其他元件和配置與第20A圖中的相同。
請繼續參考第20A圖，凹陷存取裝置(RAD) 2000更包含第二RAD閘極1530b和第二閘極氧化層710b。第二RAD閘極1530b嵌入於基板210中。第二閘極氧化層710b設置於基板210和第二RAD閘極1530b之間，其中第二RAD閘極1530b包含第三閘極材料2010b和第四閘極材料2020b。應當理解的是，第三閘極材料2010b是如上所述之第一閘極層810的第二下部814b以及第三閘極層1310的部分1310b，其中第二下部814b的材料相同於部分1310b的材料。應當理解的是，第四閘極材料2020b是如上所述之第二閘極層910的第三垂直部分914c和第四垂直部分914d。第三閘極材料2010b設置於第二閘極氧化層710b上，其中第三閘極材料2010b包含第二下部814b以及在第二下部814b上的部分1310b，且第三閘極材料2010b相同於第一閘極材料2010a。第四閘極材料2020b設置於第三閘極材料2010b的部分1310b和第二閘極氧化層710b之間，其中第四閘極材料2020b相同於第二閘極材料2020a。
請參考第20A圖和第20B圖，第一凹陷存取裝置閘極1530a的第一寬度Wa小於第二凹陷存取裝置閘極1530b的第二寬度Wb。應當理解的是，第20A圖和第20B圖的差異在於第一寬度Wa和第二寬度Wb的相對尺寸。第20B圖中的其他元件和配置與第20A圖中的相同。
請再次參照第20A圖、第20B圖和第20C圖。在一些實施方式中，第一凹陷存取裝置閘極1530a的高度Ha實質上等於第二凹陷存取裝置閘極1530b的第二高度Hb。在一些實施方式中，第二閘極層910的第一垂直部分914a和/或第二垂直部分914b的高度ha等於第二閘極層910的第三垂直部分914c和/或第四垂直部分914d的高度hb。在一些實施方式中，第一閘極材料2010a的高度Ha與第二閘極材料2020a的高度ha之比值為介於2：1至4：1之間，舉例來說，但不限於，2:1、2.2:1、2.5:1、2.8:1、3:1、3.2:1、3.5:1、3.8:1或4:1。
本揭示內容改善了RAD的閘極寬度不同所造成的問題。更詳細來說，即使RAD的不同閘極的寬度不同，本揭示內容也可以將不同凹槽的深度(或不同閘極的高度)控制為相同的凹槽深度(或相同的閘極高度)。此外，本揭示內容可以避免半導體裝置中的GIDL。更詳細來說，第一閘極材料和第二閘極材料(或第三閘極材料和第四閘極材料)的結構可以避免發生在半導體裝置的閘極和汲極之間的GIDL。因此，本揭示內容的RAD可以改善DRAM的性能。
上文概述多個實施方式的特徵，使得熟習此項技術者可更好地理解本揭示內容的態樣。熟習此項技術者應瞭解，可輕易使用本揭示內容作為設計或修改其他製程及結構的基礎，以便執行本文所介紹的實施方式的相同目的及/或實現相同優點。熟習此項技術者亦應認識到，此類等效構造並未脫離本揭示內容的精神及範疇，且可在不脫離本揭示內容的精神及範疇的情況下產生本文的各種變化、取代及更改。
100 : 方法
110 : 操作
120 : 操作
130 : 操作
140 : 操作
150 : 操作
160 : 操作
170 : 操作
210 : 基板
310 : 介電層
320 : 遮罩
410 : 圖案化的遮罩層
510 : 溝槽
510a : 第一溝槽
510b : 第二溝槽
710 : 閘極氧化層
712 : 部分
710a : 第一閘極氧化層
710b : 第二閘極氧化層
720a : 第一內表面
720b : 第二內表面
810 : 第一閘極層
812 : 上部
814 : 下部
814a : 第一下部
814b : 第二下部
910 : 第二閘極層
912 : 水平部分
912a : 頂部
912b : 底部
914 : 垂直部分
914a : 第一垂直部分
914b : 第二垂直部分
914c : 第三垂直部分
914d : 第四垂直部分
920a : 第一上表面
920b : 第二上表面
930a : 第一凹槽
930b : 第二凹槽
940 : 側壁
940a : 第一側壁
940b : 第二側壁
940c : 第三側壁
1000 : 第一離子佈植
1110 : 摻雜的第二閘極層
1112 : 摻雜的水平部分
1112a : 頂部摻雜區域
1112b : 底部摻雜區域
1114 : 摻雜的垂直部分
1310 : 第三閘極層
1310a : 部分
1310b : 部分
1410 : 表面
1420 : 第一頂部
1430 : 第二頂部
1530 : RAD閘極
1530a : 第一RAD閘極
1530b : 第二RAD閘極
1540 : 第二上表面
1550 : 第一上表面
1610 : 覆蓋層
1800 : 第二離子佈植
1810 : 源極/汲極區域
2000 : 凹陷存取裝置(RAD)
2010a : 第一閘極材料
2010b : 第三閘極材料
2020a : 第二閘極材料
2020b : 第四閘極材料
H1 : 第一高度
H2 : 第二高度
Ha : 高度
ha : 高度
Hb : 高度
hb : 高度
Wa : 第一寬度
Wb : 第二寬度
當結合附圖閱讀時，根據以下詳細描述可以最好地理解本揭示內容的各個態樣。應了解的是，根據行業中的標準實踐，各種特徵未按比例繪製。實際上，為了清楚起見，可以任意增加或減小各種特徵的尺寸。
第1圖是根據本揭示內容之一些實施方式之凹陷存取裝置的製造方法的流程圖。
第2圖至第19圖是根據本揭示內容之一些實施方式所繪示的凹陷存取裝置的製造方法在製程各個階段中的剖面示意圖。
第20A圖至第20C圖是根據本揭示內容之一些實施方式所繪示的凹陷存取裝置。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100 : 方法
110 : 操作
120 : 操作
130 : 操作
140 : 操作
150 : 操作
160 : 操作
170 : 操作
Claims (16)
- 一種凹陷存取裝置的製造方法，包含： 形成一溝槽於一基板中； 氧化該溝槽的一內表面以在該基板內形成一閘極氧化層； 形成一第一閘極層於該溝槽的一底部中，其中在該第一閘極層之上的該閘極氧化層的一部分從該溝槽中暴露； 形成一第二閘極層於該溝槽中以覆蓋該第一閘極層以及該閘極氧化層的該部分，並於該第一閘極層之上形成一凹槽，其中該第二閘極層具有覆蓋該閘極氧化層的該部分之一垂直部分以及具有從該凹槽中暴露的一上表面之一水平部分； 對該水平部分執行一離子佈植以形成一摻雜的水平部分； 移除該摻雜的水平部分以暴露該第一閘極層；以及 形成一第三閘極層以填充該凹槽，其中該第三閘極層的一材料相同於該第一閘極層的一材料。
- 如請求項1所述之製造方法，更包含形成一源極/汲極區域於該基板中且相鄰於該閘極氧化層。
- 如請求項1所述之製造方法，其中在形成該第三閘極層以填充該凹槽之後，更包含回蝕該第三閘極層的一第一頂部以及該第二閘極層的一第二頂部。
- 如請求項3所述之製造方法，其中在回蝕該第三閘極層的該第一頂部以及該第二閘極層的該第二頂部之後，該第二閘極層的一第一上表面實質上與該第三閘極層的一第二上表面共平面。
- 如請求項3所述之製造方法，其中在回蝕該第三閘極層的該第一頂部以及該第二閘極層的該第二頂部之後，該第二閘極層的一第一上表面低於該第三閘極層的一第二上表面。
- 如請求項1所述之製造方法，其中該第一閘極層是通過一非等向性沉積製程而形成。
- 如請求項1所述之製造方法，其中該離子佈植為一毯覆式佈植。
- 如請求項1所述之製造方法，其中移除該摻雜的水平部分以暴露該第一閘極層是通過一濕蝕刻製程而執行。
- 一種凹陷存取裝置，包含： 一基板； 一第一凹陷存取裝置閘極，嵌入於該基板中；以及 一第一閘極氧化層，設置於該基板和該第一凹陷存取裝置閘極之間，其中該第一凹陷存取裝置閘極包含： 一第一閘極材料，設置於該第一閘極氧化層上，其中該第一閘極材料包含一第一下部和在該第一下部上的一第一上部；以及 一第二閘極材料，設置於該第一閘極材料的該第一上部和該第一閘極氧化層之間。
- 如請求項9所述之凹陷存取裝置，更包含一源極/汲極區域，嵌入於該基板中且相鄰於該第一閘極氧化層。
- 如請求項9所述之凹陷存取裝置，其中該第一閘極材料的該第一上部的一第一上表面實質上與該第二閘極材料的一第二上表面共平面。
- 如請求項9所述之凹陷存取裝置，其中該第一閘極材料的該第一上部的一第一上表面高於該第二閘極材料的一第二上表面。
- 如請求項9所述之凹陷存取裝置，更包含： 一第二凹陷存取裝置閘極，嵌入於該基板中；以及 一第二閘極氧化層，設置於該基板和該第二凹陷存取裝置閘極之間，其中該第二凹陷存取裝置閘極包含： 一第三閘極材料，設置於該第二閘極氧化層上，其中該第三閘極材料包含一第二下部和在該第二下部上的一第二上部，且該第三閘極材料相同於該第一閘極材料；以及 一第四閘極材料，設置於該第三閘極材料的該第二上部和該第二閘極氧化層之間，其中該第四閘極材料相同於該第二閘極材料。
- 如請求項13所述之凹陷存取裝置，其中該第一凹陷存取裝置閘極的一第一寬度小於該第二凹陷存取裝置閘極的一第二寬度。
- 如請求項13所述之凹陷存取裝置，其中該第一凹陷存取裝置閘極的一第一高度實質上等於該第二凹陷存取裝置閘極的一第二高度。
- 如請求項9所述之凹陷存取裝置，其中該第一閘極材料的一第一高度與該第二閘極材料的一第二高度之一比值介於2：1至4：1之間。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/993,250 | 2020-08-13 | ||
| US16/993,250 US11139305B1 (en) | 2020-08-13 | 2020-08-13 | Recessed access device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202221897A TW202221897A (zh) | 2022-06-01 |
| TWI771114B true TWI771114B (zh) | 2022-07-11 |
Family
ID=77923827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110126872A TWI771114B (zh) | 2020-08-13 | 2021-07-21 | 凹陷存取裝置及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11139305B1 (zh) |
| CN (1) | CN114078709B (zh) |
| TW (1) | TWI771114B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11227926B2 (en) * | 2020-06-01 | 2022-01-18 | Nanya Technology Corporation | Semiconductor device and method for fabricating the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI460821B (zh) * | 2009-08-11 | 2014-11-11 | Hynix Semiconductor Inc | 半導體元件及其製造方法 |
| US10170573B1 (en) * | 2017-09-14 | 2019-01-01 | United Microelectronics Corp. | Semiconductor device and fabrication method thereof |
| US10720524B1 (en) * | 2019-03-12 | 2020-07-21 | University Of Electronic Science And Technology Of China | Split-gate enhanced power MOS device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8008144B2 (en) * | 2006-05-11 | 2011-08-30 | Micron Technology, Inc. | Dual work function recessed access device and methods of forming |
| US8288231B1 (en) * | 2011-08-18 | 2012-10-16 | Nanya Technology Corp. | Method of fabricating a recessed channel access transistor device |
| US10529823B2 (en) * | 2018-05-29 | 2020-01-07 | International Business Machines Corporation | Method of manufacturing a semiconductor device having a metal gate with different lateral widths between spacers |
| US11056576B1 (en) * | 2020-01-31 | 2021-07-06 | Nanya Technology Corporation | Method of manufacturing semiconductor device |
-
2020
- 2020-08-13 US US16/993,250 patent/US11139305B1/en active Active
-
2021
- 2021-07-21 TW TW110126872A patent/TWI771114B/zh active
- 2021-08-10 CN CN202110912141.0A patent/CN114078709B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI460821B (zh) * | 2009-08-11 | 2014-11-11 | Hynix Semiconductor Inc | 半導體元件及其製造方法 |
| US10170573B1 (en) * | 2017-09-14 | 2019-01-01 | United Microelectronics Corp. | Semiconductor device and fabrication method thereof |
| US10720524B1 (en) * | 2019-03-12 | 2020-07-21 | University Of Electronic Science And Technology Of China | Split-gate enhanced power MOS device |
Also Published As
| Publication number | Publication date |
|---|---|
| US11139305B1 (en) | 2021-10-05 |
| CN114078709B (zh) | 2024-03-12 |
| CN114078709A (zh) | 2022-02-22 |
| TW202221897A (zh) | 2022-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102569050B (zh) | 一种金属栅极的形成方法 | |
| CN106158751B (zh) | 动态随机存取存储装置的制造方法 | |
| CN106033742B (zh) | 半导体结构的形成方法 | |
| CN105336609B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN105826189B (zh) | Ldmos晶体管的形成方法及ldmos晶体管 | |
| TWI680564B (zh) | 半導體裝置及其製造方法 | |
| CN105655284A (zh) | 沟槽隔离结构的形成方法 | |
| CN101924110B (zh) | 一种体区接触的soi晶体管结构及其制备方法 | |
| CN108305850B (zh) | 半导体结构及其形成方法 | |
| KR20110052206A (ko) | 소자 분리 구조물을 갖는 반도체 소자 | |
| US20070170511A1 (en) | Method for fabricating a recessed-gate mos transistor device | |
| TWI771114B (zh) | 凹陷存取裝置及其製造方法 | |
| KR20120012593A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100487657B1 (ko) | 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법 | |
| CN108573862B (zh) | 半导体结构及其形成方法 | |
| KR20070000758A (ko) | 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법 | |
| CN111489972A (zh) | 半导体结构及其形成方法 | |
| TWI320215B (en) | Method of forming shallow trench isolation(sti) with chamfered corner | |
| CN104064469A (zh) | 半导体器件制造方法 | |
| TWI769797B (zh) | 動態隨機存取記憶體及其製造法方法 | |
| CN104637881A (zh) | 浅沟槽隔离结构的形成方法 | |
| TWI566334B (zh) | 動態隨機存取記憶裝置之製造方法 | |
| CN117012713A (zh) | 半导体结构及其形成方法 | |
| TWI722515B (zh) | 半導體元件及其製備方法 | |
| CN105575786B (zh) | 一种半导体器件及其制造方法、电子装置 |