CN114078709B - 凹陷存取装置及其制造方法 - Google Patents

凹陷存取装置及其制造方法 Download PDF

Info

Publication number
CN114078709B
CN114078709B CN202110912141.0A CN202110912141A CN114078709B CN 114078709 B CN114078709 B CN 114078709B CN 202110912141 A CN202110912141 A CN 202110912141A CN 114078709 B CN114078709 B CN 114078709B
Authority
CN
China
Prior art keywords
gate
layer
access device
recessed access
gate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110912141.0A
Other languages
English (en)
Other versions
CN114078709A (zh
Inventor
黄至伟
樊旭诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN114078709A publication Critical patent/CN114078709A/zh
Application granted granted Critical
Publication of CN114078709B publication Critical patent/CN114078709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种凹陷存取装置的制造方法包含以下操作。形成沟槽于基板中。通过氧化沟槽的内表面以在基板内形成栅极氧化层。形成第一栅极层于沟槽的底部中，其中在第一栅极层之上的栅极氧化层的一部分从沟槽中暴露。形成第二栅极层于沟槽中以覆盖第一栅极层和栅极氧化层的此部分，并于第一栅极层之上形成凹槽，其中第二栅极层具有覆盖栅极氧化层的此部分的垂直部分以及具有从凹槽中暴露的上表面的水平部分。本揭示内容改善了凹陷存取装置中的栅极宽度不同所造成的问题以及避免半导体装置中的栅极诱发的漏极泄漏，从而改善存储器的性能。

Description

凹陷存取装置及其制造方法
技术领域
本揭示内容是关于一种凹陷存取装置以及一种凹陷存取装置的制造方法。
背景技术
随着半导体装置的发展，为了提高装置的操作速度和性能，对于高密度的晶体管以及具有较短通道长度的晶体管的技术的需求越来越高。然而，较短的信道长度具有短信道效应(short channel effect)的问题，这限制了装置的性能。
相较于平坦存取装置(planar access device)，已知用于动态随机存取存储器(dynamic random access memory；DRAM)的金属栅极凹陷存取装置(recessed accessdevice；RAD)具有较好的数据保留效果。然而，在半导体装置中，栅极和漏极之间可能会出现栅极诱发的漏极泄漏(gate induced drain leakage；GIDL)。因此，需要一种新颖的凹陷存取装置技术以克服上述的问题。
发明内容
本揭示内容的一态样是提供一种凹陷存取装置的制造方法。方法包含以下操作。形成沟槽于基板中。通过氧化沟槽的内表面以在基板内形成栅极氧化层。形成第一栅极层于沟槽的底部中，其中在第一栅极层之上的栅极氧化层的一部分从沟槽中暴露。形成第二栅极层于沟槽中以覆盖第一栅极层和栅极氧化层的此部分，并于第一栅极层之上形成凹槽，其中第二栅极层具有覆盖栅极氧化层的此部分的垂直部分以及具有从凹槽中暴露的上表面的水平部分。对水平部分执行离子布植以形成掺杂的水平部分。移除掺杂的水平部分以暴露第一栅极层。形成第三栅极层以填充凹槽，其中第三栅极层的材料相同于第一栅极层的材料。
根据本揭示内容的一些实施方式，制造方法还包含形成源极/漏极区域于基板中且相邻于栅极氧化层。
根据本揭示内容的一些实施方式，制造方法还包含回蚀第三栅极层的第一顶部以及第二栅极层的第二顶部。
根据本揭示内容的一些实施方式，在回蚀第三栅极层的第一顶部以及第二栅极层的第二顶部之后，第二栅极层的第一上表面实质上与第三栅极层的第二上表面共平面。
根据本揭示内容的一些实施方式，在回蚀第三栅极层的第一顶部以及第二栅极层的第二顶部之后，第二栅极层的第一上表面低于第三栅极层的第二上表面。
根据本揭示内容的一些实施方式，第一栅极层是通过非等向性沉积工艺而形成。
根据本揭示内容的一些实施方式，离子布植为毯覆式布植。
根据本揭示内容的一些实施方式，移除掺杂的水平部分以暴露第一栅极层是通过湿蚀刻工艺而执行。
本揭示内容的一态样是提供一种凹陷存取装置。凹陷存取装置包含基板、第一凹陷存取装置栅极以及第一栅极氧化层。第一凹陷存取装置栅极嵌入于基板中。第一栅极氧化层设置于基板和第一凹陷存取装置栅极之间，其中第一凹陷存取装置栅极包含第一栅极材料以及第二栅极材料。第一栅极材料设置于第一栅极氧化层上，其中第一栅极材料包含第一下部以及在第一下部上的第一上部。第二栅极材料设置于第一栅极材料的第一上部和第一栅极氧化层之间。
根据本揭示内容的一些实施方式，凹陷存取装置还包含源极/漏极区域，源极/漏极区域嵌入于基板中且相邻于第一栅极氧化层。
根据本揭示内容的一些实施方式，第一栅极材料的第一上部的第一上表面实质上与第二栅极材料的第二上表面共平面。
根据本揭示内容的一些实施方式，第一栅极材料的第一上部的第一上表面高于第二栅极材料的第二上表面。
根据本揭示内容的一些实施方式，凹陷存取装置还包含第二凹陷存取装置栅极和第二栅极氧化层。第二凹陷存取装置闸嵌入于基板中。第二栅极氧化层设置于基板和第二凹陷存取装置栅极之间，其中第二凹陷存取装置栅极包含第三栅极材料和第四栅极材料。第三栅极材料设置于第二栅极氧化层上，其中第三栅极材料包含第二下部以及在第二下部上的第二上部，且第三栅极材料相同于第一栅极材料。第四栅极材料设置于第三栅极材料的第二上部和第二栅极氧化层之间，其中第四栅极材料相同于第二栅极材料。
根据本揭示内容的一些实施方式，第一凹陷存取装置栅极的第一宽度小于第二凹陷存取装置栅极的第二宽度。
根据本揭示内容的一些实施方式，第一凹陷存取装置栅极的第一高度实质上等于第二凹陷存取装置栅极的第二高度。
根据本揭示内容的一些实施方式，第一栅极材料的第一高度与第二栅极材料的第二高度的比值介于2：1至4：1之间。
附图说明
当结合附图阅读时，根据以下详细描述可以最好地理解本揭示内容的各个态样。应了解的是，根据行业中的标准实践，各种特征未按比例绘制。实际上，为了清楚起见，可以任意增加或减小各种特征的尺寸。
图1是根据本揭示内容的一些实施方式的凹陷存取装置的制造方法的流程图。
图2至图19是根据本揭示内容的一些实施方式所绘示的凹陷存取装置的制造方法在工艺各个阶段中的剖面示意图。
图20A至图20C是根据本揭示内容的一些实施方式所绘示的凹陷存取装置的剖面示意图。
具体实施方式
以下揭示提供许多不同实施方式或实施例，用于实现本揭示内容的不同特征。以下叙述部件与布置的特定实施方式，以简化本揭示内容。这些当然仅为实施例，并且不是意欲作为限制。举例而言，在随后的叙述中，第一特征在第二特征之上或在第二特征上的形成，可包括第一特征及第二特征形成为直接接触的实施方式，也可包括有另一特征可形成在第一特征及第二特征之间，以使得第一特征及第二特征可不直接接触的实施方式。此外，本揭示内容可能会在不同的实例中重复标号或文字。重复的目的是为了简化及明确叙述，而非界定所讨论的不同实施方式及配置间的关系。
将理解的是，尽管这里可以使用“第一”、“第二”等术语来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开来。例如，在不脱离实施方式的范畴的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所使用的，术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
除此之外，空间相对用语如“下面”、“下方”、“低于”、“上面”、“上方”及其他类似的用语，在此是为了方便描述图中的一个元件或特征和另一个元件或特征的关系。空间相对用语除了涵盖图中所描绘的方位外，该用语还涵盖装置在使用或操作时的其他方位。当该装置的方位与附图不同(旋转90度或在其他方位)时，在本揭示中所使用的空间相对用语同样可相应地进行解释。
用于动态随机存取存储器(dynamic random access memory；DRAM)的金属栅极凹陷存取装置(recessed access device；RAD)的制造方法包含许多工艺。RAD的栅极高度由制造RAD的回蚀工艺决定。传统上，因为RAD中的不同栅极的宽度不同，所以RAD中的不同栅极的高度难以控制。因此，由于RAD中的不同栅极的高度差异，会发生栅极诱发的漏极泄漏(gate induced drain leakage；GIDL)，从而影响DRAM的性能。本揭示内容提供一种凹陷存取装置的制造方法，其可以改善上述所提到的问题。虽然RAD中的不同栅极的宽度不同，本揭示内容可以控制在回蚀工艺期间的RAD中的不同栅极的蚀刻深度，从而控制RAD中的不同栅极的高度。
图1根据本揭示内容的一些实施方式的凹陷存取装置的制造方法100的流程图。在操作110中，形成沟槽于基板中。在操作120中，氧化沟槽的内表面以在基板内形成栅极氧化层。在操作130中，形成第一栅极层于沟槽的底部中，其中在第一栅极层之上的栅极氧化层的一部分从沟槽中暴露。在操作140中，形成第二栅极层于沟槽中以覆盖第一栅极层和栅极氧化层的此部分，并于第一栅极层之上形成凹槽，其中第二栅极层具有覆盖栅极氧化层的此部分的垂直部分以及具有从凹槽中暴露的上表面的水平部分。在操作150中，对水平部分执行离子布植以形成掺杂的水平部分。在操作160中，移除掺杂的水平部分以暴露第一栅极层。在操作170中，形成第三栅极层以填充凹槽，其中第三栅极层的材料相同于第一栅极层的材料。可以理解的是，简化图1以更好地理解本揭示内容的概念。因此，需注意的是，可以在图1的方法之前、期间和之后提供额外的工艺，一些其他工艺在此仅简要描述。
图2至图19是根据本揭示内容的一些实施方式所绘示的凹陷存取装置的制造方法在工艺各个阶段中的剖面示意图。
请参考图2，提供基板210。基板210可为，举例来说，块体单晶硅基板、绝缘层上覆硅(silicon-on-insulator；SOI)基板或其他合适的基板。在一些实施方式中，基板210由硅(Si)、锗(Ge)、碳化硅(SiC)、砷化镓(GaAs)、和/或其组合或其他合适的半导体基板所组成。
如图3所示，介电层310形成于基板210上，且遮罩320形成于介电层310上。换句话说，介电层310设置于基板210遮罩320之间。在一些实施方式中，介电层310包含二氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷(tetraethoxysilane；TEOS)氧化物、低k材料、和/或其组合或其他合适的介电材料。在一些实施方式中，遮罩320为光阻或硬遮罩。举例来说，遮罩320的材料可为氮化硅或其他合适的遮罩材料。在一些实施方式中，由沉积工艺来形成介电层310，沉积工艺包含热氧化、低压化学气相沉积(low-pressure chemical vapordeposition；LPCVD)、常压化学气相沉积(atmospheric-pressure chemical vapordeposition；APCVD)、等离子体增强化学气相沉积(plasma-enhanced chemical vapordeposition；PECVD)或其他合适的沉积工艺。在一些实施方式中，遮罩320由以下的工艺所形成，包含旋转涂布、物理气相沉积(physical vapor deposition；PVD)、化学气相沉积(chemical vapor deposition；CVD)、蒸镀、溅镀或其他合适的工艺。示例性而非限制性地，在形成遮罩320之后，执行化学机械研磨(chemical mechanical polishing；CMP)工艺。
请参考图4，图案化的遮罩层410沉积于遮罩320上，并用作蚀刻遮罩层以执行一个蚀刻工艺或多个蚀刻工艺。在一些实施方式中，蚀刻工艺是非等向性蚀刻工艺或等向性蚀刻工艺。在一些实施方式中，蚀刻工艺是干蚀刻工艺或湿蚀刻工艺。
请参考图5A和图5B，通过一个蚀刻工艺或多个蚀刻工艺，穿过介电层310和遮罩320，并于基板210中形成沟槽510(图1中的操作110)。沟槽510包含具有第一宽度Wa的第一沟槽510a以及具有第二宽度Wb的第二沟槽510b。在一些实施方式中，第一沟槽510a的第一宽度Wa等于第二沟槽510b的第二宽度Wb，如图5A所示。在一些实施方式中，第一沟槽510a的第一宽度Wa小于第二沟槽510b的第二宽度Wb，如图5B所示。需注意的是，第一沟槽510a和第二沟槽510b的宽度是可以调整的。在形成沟槽510之后，移除图案化的遮罩层410，如图6所示。
请参考图7，通过氧化第一沟槽510a的第一内表面720a以及第二沟槽510b的第二内表面720b，以在基板210内形成栅极氧化层710(图1的操作120)。栅极氧化层710包含第一栅极氧化层710a和第二栅极氧化层710b。应当理解的是，栅极氧化层710在基板210之内。更详细来说，第一栅极氧化层710a和第二栅极氧化层710b在基板210之内。在一些实施方式中，可由沉积方法来形成栅极氧化层710，诸如热氧化、低压化学气相沉积、常压化学气相沉积、等离子体增强化学气相沉积或其他合适的沉积工艺。
请参考图8，形成第一栅极层810(图1的操作130)。第一栅极层810包含上部812和下部814，其中下部814包含第一下部814a和第二下部814b。上部812具有第一高度H1，且下部814具有第二高度H2。上部812形成于遮罩320上。下部814形成于第一沟槽510a和第二沟槽510b的底部之中，在下部814之上的栅极氧化层710的部分712从第一沟槽510a和第二沟槽510b中暴露。需强调的是，第一栅极层810没有沉积在栅极氧化层710的部分712上。在一些实施方式中，上部812的第一高度H1小于下部814的第二高度H2。在一些实施方式中，上部812的第一高度H1等于下部814的第二高度H2。在一些实施方式中，上部812的第一高度H1大于下部814的第二高度H2。需要注意的是，上部812的第一高度H1以及下部814的第二高度H2是可以调整的。第一栅极层810可为导电材料，导电材料可选自于由非晶硅、多晶硅、多晶硅锗、金属氮化物、金属硅化物、金属氧化物和其他合适的金属所组成的群组。在一些实施方式中，第一栅极层810为氮化钛(TiN)。可通过沉积方法来形成第一栅极层810，诸如PVD、CVD、溅镀或其他合适的工艺。在一些实施方式中，第一栅极层810通过非等向性沉积工艺形成，其中沉积机台的交流功率(AC power)是可以调整的。
请参考图9，形成第二栅极层910(图1的操作140)。第二栅极层910包含水平部分912和垂直部分914。水平部分912包含顶部912a和底部912b，其中底部912b具有从第一凹槽930a中暴露的第一上表面920a以及从第二凹槽930b中暴露的第二上表面920b。水平部分912形成于第一栅极层810的上部812上以及第一栅极层810的下部814上。垂直部分914包含第一垂直部分914a、第二垂直部分914b、第三垂直部分914c和第四垂直部分914d。第一垂直部分914a和第二垂直部分914b位于第一栅极层810的第一下部814a上。第三垂直部分914c和第四垂直部分914d位于第一栅极层810的第二下部814b上。侧壁940被垂直部分914覆盖，其中侧壁940包含第一栅极层810的上部812的第一侧壁940a、遮罩320的第二侧壁940b、以与门极氧化层710的部分712的第三侧壁940c。在一些实施方式中，第二栅极层910位于第一沟槽510a中以覆盖第一栅极层810的下部814以及覆盖栅极氧化层710的部分712，从而形成第一凹槽930a于第一栅极层810之上。第二栅极层910可为导电材料，导电材料可选自于由非晶硅、多晶硅、多晶硅锗、金属氮化物、金属硅化物、金属氧化物和其他合适的金属所组成的群组。在一些实施方式中，第一栅极层810为多晶硅。在一些实施方式中，第一栅极层810的材料不同于第二栅极层910的材料。在一些实施方式中，第一栅极层810的材料等于第二栅极层910的材料。在一些实施方式中，第二栅极层910通过沉积方法而形成，诸如PVD、CVD、溅镀或其他合适的工艺。在一些实施方式中，第二栅极层910通过等向性沉积工艺而形成。
请参考图10和图11，在第二栅极层910上执行第一离子布植1000(图1的操作150)。在一些实施方式中，第一离子布植1000的掺杂材料为硅、锗、砷化镓、砷化铟、磷化铟、碳化硅或其他合适的材料。第二栅极层910包含水平部分912(顶部912a和底部912b)以及垂直部分914(第一垂直部分914a、第二垂直部分914b、第三垂直部分914c和第四垂直部分914d)。换句话说，掺杂区域包含第二栅极层910的顶部912a、底部912b以及垂直部分914。在一些实施方式中，第一离子布植1000为毯覆式布植(blanket implantation)。在执行第一离子布植1000之后，第二栅极层910成为掺杂的第二栅极层1110，其中掺杂的第二栅极层1110包含掺杂的水平部分1112以及掺杂的垂直部分1114，如图11所示。换句话说，图10中的水平部分912为图11中的掺杂的水平部分1112，且图10中的垂直部分914为图11中的掺杂的垂直部分1114。掺杂的水平部分1112包含顶部掺杂区域1112a和底部掺杂区域1112b。应当理解的是，水平部分912成为掺杂的水平部分1112，且垂直部分914成为掺杂的垂直部分1114。在一些实施方式中，掺杂的水平部分1112具有高掺杂浓度，且掺杂的垂直部分1114具有低掺杂浓度。换句话说，在执行第一离子布植1000之后，形成具有高掺杂浓度的掺杂的水平部分1112以及具有低掺杂浓度的掺杂的垂直部分1114。
请参考图12，移除掺杂的水平部分1112以暴露第一栅极层810(图1的操作160)，其中第一栅极层810包含上部812和下部814。换句话说，部分地移除掺杂的第二栅极层1110。通过合适的蚀刻工艺来移除掺杂的水平部分1112。在一些实施方式中，蚀刻工艺为湿蚀刻工艺或干蚀刻工艺。湿蚀刻工艺中，蚀刻溶液可包含四甲基氢氧化铵(tetra-methylammonium hydroxide；TMAH)、NH4OH、KOH、HF、其他合适的蚀刻溶液或其组合。干蚀刻工艺中，蚀刻气体可包含CF4、NF3、SF6、He、其他合适的气体或其组合。在一些实施方式中，通过湿蚀刻工艺来移除掺杂的水平部分1112，以暴露第一栅极层810。应当理解的是，在蚀刻工艺期间，具有高掺杂浓度的掺杂的水平部分1112的蚀刻速率大于具有低掺杂浓度的掺杂的垂直部分1114的蚀刻速率。
请参考图13，形成第三栅极层1310以填充第一凹槽930a和第二凹槽930b(图1的操作170)。第三栅极层1310包含部分1310a和部分1310b。也就是说，用第三栅极层1310的部分1310a和部分1310b填充第一凹槽930a和第二凹槽930b。在一些实施方式中，第三栅极层1310的材料相同于第一栅极层810的材料。在一些实施方式中，第三栅极层1310是氮化钛(TiN)。在一些实施方式中，通过沉积方法来形成第三栅极层1310，诸如PVD、CVD、溅镀或其他合适的工艺。在一些实施方式中，沉积为等向性沉积或非等向性沉积。在一些实施方式中，由等向性沉积来形成第三栅极层1310。在一实施方式中，形成第三栅极层1310的方法不同于形成第一栅极层810的方法。
请参考图14，执行平坦化工艺。在一些实施方式中，通过CMP工艺来执行平坦化工艺，且CMP工艺停止于遮罩320的表面1410。也就是说，通过平坦化工艺，部份地移除第三栅极层1310以及掺杂的第二栅极层1110的掺杂的垂直部分1114。因此，部分1310a的一部分保留在第一栅极层810的第一下部814a上，且部分1310b的一部分保留在第一栅极层810的第二下部814b上。通过这样的方式，形成一个实质上平坦的平面。
图15A至图15C是根据本揭示内容的一些实施方式所绘示的凹陷存取装置的制造方法在回蚀阶段的剖面示意图。
请参考图15A和图15C，回蚀第三栅极层1310的第一顶部1420以及第二栅极层910的第二顶部1430。应当理解的是，蚀刻选择性可以通过第三栅极层1310与第二栅极层910的蚀刻速率比来定量表示。在一些实施方式中，当第二栅极层910的蚀刻速率等于第三栅极层1310的蚀刻速率时，第二栅极层910的第一上表面1550与第三栅极层1310的第二上表面1540实质上共平面，如图15A所示。在一些实施方式中，当第二栅极层910的蚀刻速率大于第三栅极层1310的蚀刻速率，第二栅极层910的第一上表面1550低于第三栅极层1310的第二上表面1540，如图15C所示。通过合适的蚀刻工艺来执行回蚀工艺。在一些实施方式中，蚀刻工艺为湿蚀刻工艺或干蚀刻工艺。所使用的蚀刻溶液或蚀刻气体相同于或不同于上述的蚀刻工艺。在一些实施方式中，蚀刻工艺为干蚀刻工艺。在一些实施方式中，应当理解的是，遮罩320用来当作硬遮罩，所以仅有第三栅极层1310的第一顶部1420以及第二栅极层910的第二顶部1430会被回蚀。
请参考图15A和图15B，在回蚀工艺之后，形成凹陷存取装置(recessed accesseddevice；RAD)栅极1530。RAD栅极1530包含第一RAD栅极1530a和第二RAD栅极1530b。RAD栅极1530包含第一栅极层810的下部814、第三栅极层1310以及第二栅极层910。第一RAD栅极1530a具有高度Ha、宽度Wa，且第一RAD栅极1530a的第二栅极层910具有高度ha。第二RAD栅极1530b具有高度Hb、宽度Wb，且第二RAD栅极1530b的第二栅极层910具有高度hb。在一些实施方式中，高度Ha等于高度Hb，且高度ha等于高度hb。在一些实施方式中，高度ha与高度Ha的第一比值为1：2至1：4，且高度hb与高度Hb的第二比值为1：2至1：4。在一些实施方式中，第一比值等于第二比值。在一些实施方式中，宽度Wa等于宽度Wb，如图15A所示。在一些实施方式中，宽度Wa小于宽度Wb，如图15B所示。
请参考图16，形成覆盖层1610以至少覆盖第一RAD栅极1530a和第二RAD栅极1530b。在一些实施方式中，覆盖层1610为光阻或硬遮罩。举例来说，覆盖层1610的材料为氮化硅或其他合适的遮罩材料。在一些实施方式中，覆盖层1610的材料等于遮罩320的材料。可通过旋转涂布、PVD、CVD、蒸镀、溅镀或其他合适的工艺来形成覆盖层1610。
请参考图17，执行平坦化工艺。在一些实施方式中，通过CMP工艺来执行平坦化工艺，且CMP工艺停止于基板210的表面1710。也就是说，完全地移除遮罩320，并部分地移除覆盖层1610，从而留下在第二栅极层910的第一上表面1550以及第三栅极层1310的第二上表面1540上的部分的覆盖层1610。
请参考图18，在基板210上执行第二离子布植1800，从而形成源极/漏极区域1810于基板210中，且源极/漏极区域1810相邻于栅极氧化层710。在一些实施方式中，源极/漏极区域1810的材料包含诸如掺杂硅或锗的半导体材料、诸如掺杂砷化镓、砷化铟、磷化铟或碳化硅化合物的半导体材料或其他合适的一种或多种材料。应当理解的是，覆盖层1610用来当作硬遮罩，所以第二栅极层910和第三栅极层1310不会被掺杂。
请参考图19，移除覆盖层1610。在一些实施方式中，可以通过蚀刻工艺来移除覆盖层1610。蚀刻工艺可为上述的蚀刻工艺。
图20A至图20C是根据本揭示内容的一些实施方式所绘示的凹陷存取装置的剖面示意图。
请参考图20A，提供凹陷存取装置(RAD)2000。RAD 2000包含基板210、第一RAD栅极1530a以及第一栅极氧化层710a。第一RAD栅极1530a嵌入于基板210中。第一栅极氧化层710a设置于基板210和第一RAD栅极1530a之间，其中第一RAD栅极1530a包含第一栅极材料2010a和第二栅极材料2020a。应当理解的是，第一栅极材料2010a是如上所述的第一栅极层810的第一下部814a以及第三栅极层1310的部分1310a，其中第一下部814a的材料相同于部分1310a的材料。在一些实施方式中，第一栅极材料2010a是氮化钛。应当理解的是，第二栅极材料2020a是如上所述的第二栅极层910的第一垂直部分914a和第二垂直部分914b。第一栅极材料2010a设置于第一栅极氧化层710a上，其中第一栅极材料2010a包含第一下部814a以及在第一下部814a上的部分1310a。第二栅极材料2020a设置于第一栅极材料2010a的部分1310a和第一栅极氧化层710a之间。
在一些实施方式中，凹陷存取装置2000还包含嵌入于基板210中且相邻于第一栅极氧化层710a的源极/漏极区域1810。源极/漏极区域1810的材料可包含诸如掺杂硅或锗的半导体材料、诸如掺杂砷化镓、砷化铟、磷化铟或碳化硅化合物的半导体材料或其他合适的一种或多种材料。在一些实施方式中，掺杂的半导体材料和/或掺杂化合物的半导体材料的深度不会大于第二栅极层910的第一垂直部分914a和/或第二垂直部分914b的深度。
在一些实施方式中，第一栅极材料2010a的部分1310a的第二上表面1540实质上与第二栅极材料2020a的第一上表面1550共平面，如图20A所示。
在一些实施方式中，第一栅极材料2010a的部分1310a的第二上表面1540高于第二栅极材料2020a的第一上表面1550，如图20C所示。应当理解的是，图20A和图20C的差异在于第二上表面1540和第一上表面1550的相对位置。图20C中的其他元件和配置与图20A中的相同。
请继续参考图20A，凹陷存取装置(RAD)2000还包含第二RAD栅极1530b和第二栅极氧化层710b。第二RAD栅极1530b嵌入于基板210中。第二栅极氧化层710b设置于基板210和第二RAD栅极1530b之间，其中第二RAD栅极1530b包含第三栅极材料2010b和第四栅极材料2020b。应当理解的是，第三栅极材料2010b是如上所述的第一栅极层810的第二下部814b以及第三栅极层1310的部分1310b，其中第二下部814b的材料相同于部分1310b的材料。应当理解的是，第四栅极材料2020b是如上所述的第二栅极层910的第三垂直部分914c和第四垂直部分914d。第三栅极材料2010b设置于第二栅极氧化层710b上，其中第三栅极材料2010b包含第二下部814b以及在第二下部814b上的部分1310b，且第三栅极材料2010b相同于第一栅极材料2010a。第四栅极材料2020b设置于第三栅极材料2010b的部分1310b和第二栅极氧化层710b之间，其中第四栅极材料2020b相同于第二栅极材料2020a。
请参考图20A和图20B，第一凹陷存取装置栅极1530a的第一宽度Wa小于第二凹陷存取装置栅极1530b的第二宽度Wb。应当理解的是，图20A和图20B的差异在于第一宽度Wa和第二宽度Wb的相对尺寸。图20B中的其他元件和配置与图20A中的相同。
请再次参照图20A、图20B和图20C。在一些实施方式中，第一凹陷存取装置栅极1530a的高度Ha实质上等于第二凹陷存取装置栅极1530b的第二高度Hb。在一些实施方式中，第二栅极层910的第一垂直部分914a和/或第二垂直部分914b的高度ha等于第二栅极层910的第三垂直部分914c和/或第四垂直部分914d的高度hb。在一些实施方式中，第一栅极材料2010a的高度Ha与第二栅极材料2020a的高度ha的比值为介于2：1至4：1之间，举例来说，但不限于，2:1、2.2:1、2.5:1、2.8:1、3:1、3.2:1、3.5:1、3.8:1或4:1。
本揭示内容改善了RAD的栅极宽度不同所造成的问题。更详细来说，即使RAD的不同栅极的宽度不同，本揭示内容也可以将不同凹槽的深度(或不同栅极的高度)控制为相同的凹槽深度(或相同的栅极高度)。此外，本揭示内容可以避免半导体装置中的GIDL。更详细来说，第一栅极材料和第二栅极材料(或第三栅极材料和第四栅极材料)的结构可以避免发生在半导体装置的栅极和漏极之间的GIDL。因此，本揭示内容的RAD可以改善DRAM的性能。
上文概述多个实施方式的特征，使得本领域技术人员可更好地理解本揭示内容的态样。本领域技术人员应了解，可轻易使用本揭示内容作为设计或修改其他工艺及结构的基础，以便执行本文所介绍的实施方式的相同目的及/或实现相同优点。本领域技术人员也应认识到，此类等效构造并未脱离本揭示内容的精神及范畴，且可在不脱离本揭示内容的精神及范畴的情况下产生本文的各种变化、取代及更改。
【符号说明】
100:方法
110:操作
120:操作
130:操作
140:操作
150:操作
160:操作
170:操作
210:基板
310:介电层
320:遮罩
410:图案化的遮罩层
510:沟槽
510a:第一沟槽
510b:第二沟槽
710:栅极氧化层
712:部分
710a:第一栅极氧化层
710b:第二栅极氧化层
720a:第一内表面
720b:第二内表面
810:第一栅极层
812:上部
814:下部
814a:第一下部
814b:第二下部
910:第二栅极层
912:水平部分
912a:顶部
912b:底部
914:垂直部分
914a:第一垂直部分
914b:第二垂直部分
914c:第三垂直部分
914d:第四垂直部分
920a:第一上表面
920b:第二上表面
930a:第一凹槽
930b:第二凹槽
940:侧壁
940a:第一侧壁
940b:第二侧壁
940c:第三侧壁
1000:第一离子布植
1110:掺杂的第二栅极层
1112:掺杂的水平部分
1112a:顶部掺杂区域
1112b:底部掺杂区域
1114:掺杂的垂直部分
1310:第三栅极层
1310a:部分
1310b:部分
1410:表面
1420:第一顶部
1430:第二顶部
1530:RAD栅极
1530a:第一RAD栅极
1530b:第二RAD栅极
1540:第二上表面
1550:第一上表面
1610:覆盖层
1800:第二离子布植
1810:源极/漏极区域
2000:凹陷存取装置(RAD)
2010a:第一栅极材料
2010b:第三栅极材料
2020a:第二栅极材料
2020b:第四栅极材料
H1:第一高度
H2:第二高度
Ha:高度
ha:高度
Hb:高度
hb:高度
Wa:第一宽度
Wb:第二宽度。

Claims (14)

1.一种凹陷存取装置的制造方法，其特征在于，包含：
形成沟槽于基板中；
氧化该沟槽的内表面以在该基板内形成栅极氧化层；
形成第一栅极层于该沟槽的底部中，其中在该第一栅极层之上的该栅极氧化层的一部分从该沟槽中暴露；
形成第二栅极层于该沟槽中以覆盖该第一栅极层以及该栅极氧化层的该部分，并于该第一栅极层之上形成凹槽，其中该第二栅极层具有覆盖该栅极氧化层的该部分的垂直部分以及具有从该凹槽中暴露的上表面的水平部分；
对该水平部分执行离子布植以形成掺杂的水平部分；
移除该掺杂的水平部分以暴露该第一栅极层；以及
形成第三栅极层以填充该凹槽，其中该第三栅极层的材料相同于该第一栅极层的材料。
2.根据权利要求1所述的制造方法，其中，还包含形成源极/漏极区域于该基板中且相邻于该栅极氧化层。
3.根据权利要求1所述的制造方法，其中在形成该第三栅极层以填充该凹槽之后，还包含回蚀该第三栅极层的第一顶部以及该第二栅极层的第二顶部。
4.根据权利要求3所述的制造方法，其中在回蚀该第三栅极层的该第一顶部以及该第二栅极层的该第二顶部之后，该第二栅极层的第一上表面与该第三栅极层的第二上表面共平面。
5.根据权利要求3所述的制造方法，其中在回蚀该第三栅极层的该第一顶部以及该第二栅极层的该第二顶部之后，该第二栅极层的第一上表面低于该第三栅极层的第二上表面。
6.根据权利要求1所述的制造方法，其中该第一栅极层是通过非等向性沉积工艺而形成。
7.根据权利要求1所述的制造方法，其中该离子布植为毯覆式布植。
8.根据权利要求1所述的制造方法，其中移除该掺杂的水平部分以暴露该第一栅极层是通过湿蚀刻工艺而执行。
9.一种凹陷存取装置，其特征在于，包含：
基板；
第一凹陷存取装置栅极，嵌入于该基板中；以及
第一栅极氧化层，设置于该基板和该第一凹陷存取装置栅极之间，其中该第一凹陷存取装置栅极包含：
第一栅极材料，设置于该第一栅极氧化层上，其中该第一栅极材料包含第一下部和在该第一下部上的第一上部；以及
第二栅极材料，设置于该第一栅极材料的该第一上部和该第一栅极氧化层之间，其中该第一栅极材料的该第一上部的第一上表面与该第二栅极材料的第二上表面共平面，或该第一栅极材料的该第一上部的第一上表面高于该第二栅极材料的第二上表面。
10.根据权利要求9所述的凹陷存取装置，其中，还包含源极/漏极区域，嵌入于该基板中且相邻于该第一栅极氧化层。
11.根据权利要求9所述的凹陷存取装置，还包含：
第二凹陷存取装置栅极，嵌入于该基板中；以及
第二栅极氧化层，设置于该基板和该第二凹陷存取装置栅极之间，其中该第二凹陷存取装置栅极包含：
第三栅极材料，设置于该第二栅极氧化层上，其中该第三栅极材料包含第二下部和在该第二下部上的第二上部，且该第三栅极材料相同于该第一栅极材料；以及
第四栅极材料，设置于该第三栅极材料的该第二上部和该第二栅极氧化层之间，其中该第四栅极材料相同于该第二栅极材料。
12.根据权利要求11所述的凹陷存取装置，其中该第一凹陷存取装置栅极的第一宽度小于该第二凹陷存取装置栅极的第二宽度。
13.根据权利要求11所述的凹陷存取装置，其中该第一凹陷存取装置栅极的第一高度等于该第二凹陷存取装置栅极的第二高度。
14.根据权利要求9所述的凹陷存取装置，其中该第一栅极材料的第一高度与该第二栅极材料的第二高度的比值介于2：1至4：1之间。
CN202110912141.0A 2020-08-13 2021-08-10 凹陷存取装置及其制造方法 Active CN114078709B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/993,250 US11139305B1 (en) 2020-08-13 2020-08-13 Recessed access device and manufacturing method thereof
US16/993,250 2020-08-13

Publications (2)

Publication Number Publication Date
CN114078709A CN114078709A (zh) 2022-02-22
CN114078709B true CN114078709B (zh) 2024-03-12

Family

ID=77923827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110912141.0A Active CN114078709B (zh) 2020-08-13 2021-08-10 凹陷存取装置及其制造方法

Country Status (3)

Country Link
US (1) US11139305B1 (zh)
CN (1) CN114078709B (zh)
TW (1) TWI771114B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288231B1 (en) * 2011-08-18 2012-10-16 Nanya Technology Corp. Method of fabricating a recessed channel access transistor device
CN109888003A (zh) * 2019-03-12 2019-06-14 电子科技大学 一种分离栅增强的功率mos器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008144B2 (en) * 2006-05-11 2011-08-30 Micron Technology, Inc. Dual work function recessed access device and methods of forming
KR101119774B1 (ko) * 2009-08-11 2012-03-26 주식회사 하이닉스반도체 반도체 소자 및 그 형성방법
CN109509721B (zh) * 2017-09-14 2021-05-25 联华电子股份有限公司 半导体元件及其制作方法
US10529823B2 (en) * 2018-05-29 2020-01-07 International Business Machines Corporation Method of manufacturing a semiconductor device having a metal gate with different lateral widths between spacers
US11056576B1 (en) * 2020-01-31 2021-07-06 Nanya Technology Corporation Method of manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288231B1 (en) * 2011-08-18 2012-10-16 Nanya Technology Corp. Method of fabricating a recessed channel access transistor device
CN109888003A (zh) * 2019-03-12 2019-06-14 电子科技大学 一种分离栅增强的功率mos器件

Also Published As

Publication number Publication date
TW202221897A (zh) 2022-06-01
CN114078709A (zh) 2022-02-22
TWI771114B (zh) 2022-07-11
US11139305B1 (en) 2021-10-05

Similar Documents

Publication Publication Date Title
US7704835B2 (en) Method of forming a selective spacer in a semiconductor device
US9368502B2 (en) Replacement gate multigate transistor for embedded DRAM
US20070190712A1 (en) Semiconductor device having a trench gate and method of fabricating the same
US9960271B1 (en) Method of forming vertical field effect transistors with different threshold voltages and the resulting integrated circuit structure
CN103390644A (zh) 半导体器件及其制造方法
US11605718B2 (en) Method for preparing semiconductor structure having buried gate electrode with protruding member
US20070210374A1 (en) Vertical-type surrounding gate semiconductor device
US20070170511A1 (en) Method for fabricating a recessed-gate mos transistor device
CN103390556A (zh) 半导体器件制造方法
CN112242346A (zh) 半导体结构及其形成方法
CN106972054B (zh) 半导体器件及其制造方法
CN114078709B (zh) 凹陷存取装置及其制造方法
KR101481708B1 (ko) 리세스 채널 트랜지스터 및 이의 제조방법
US10461191B2 (en) Semiconductor device with undercutted-gate and method of fabricating the same
CN111081546B (zh) 半导体结构及其形成方法
US10043812B1 (en) Semiconductive structure with word line and method of fabricating the same
CN109841507B (zh) 半导体器件及其形成方法
KR20040104369A (ko) 선택적 ＳｉＧｅ/Ｓｉ 에칭을 사용한 칼라 형성 방법
CN112331660B (zh) 一种三维存储器及其制作方法
US7833872B2 (en) Uniform recess of a material in a trench independent of incoming topography
CN110085555B (zh) 半导体结构及其形成方法
CN113903666A (zh) 半导体结构及其形成方法
CN111384160A (zh) 场效应晶体管的制作方法、场效应晶体管及栅极结构
US11342421B1 (en) Recessed access device and manufacturing method thereof
CN112951912B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant