CN107689370B - 高对称性能双向瞬态电压抑制器及其制造方法 - Google Patents
高对称性能双向瞬态电压抑制器及其制造方法 Download PDFInfo
- Publication number
- CN107689370B CN107689370B CN201710608089.3A CN201710608089A CN107689370B CN 107689370 B CN107689370 B CN 107689370B CN 201710608089 A CN201710608089 A CN 201710608089A CN 107689370 B CN107689370 B CN 107689370B
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- type
- transient voltage
- voltage suppressor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 230000001052 transient effect Effects 0.000 title claims abstract description 30
- 230000002457 bidirectional effect Effects 0.000 title abstract description 25
- 239000000758 substrate Substances 0.000 claims description 28
- 238000002955 isolation Methods 0.000 claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000001465 metallisation Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 238000000197 pyrolysis Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 238000003466 welding Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- 230000008569 process Effects 0.000 description 10
- 230000008901 benefit Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000007792 addition Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种高对称性能双向瞬态电压抑制器的制造方法，通过调整纵向NPN结构中的上下两部分N型掺杂浓度梯度和结深，尽可能匹配上下两个PN结物理特性，从而获得两端各个性能参数的高度对称和最优。基于该发明制作的双向瞬态电压抑制器的两端性能指标相差在5％以内，几乎可以认为完全对称，而且彼此之间没有性能损失。
Description
技术领域
本发明涉及半导体器件及其制造技术领域，具体地说，是一种高对称性能双向瞬态电压抑制器及其制造方法。
背景技术
瞬态电压抑制器(TVS，transient voltage suppressor)是在稳压管工艺基础上发展起来的一种新产品，当TVS两端经受瞬间的高能量冲击时，它能以极高的速度使其阻抗骤然降低，同时吸收一个大电流，将其两端间的电压箝位在一个预定的数值上，从而确保后面的电路元件免受瞬态高能量的冲击而破坏，因此，TVS在电压瞬变和浪涌的防护上得到了广泛的应用。
TVS管广泛应用于各种消费类、通信、安防等行业的电子产品之中，尤其目前的电子产品芯片集成度越来越高，主芯片临界尺寸越做越小甚至到达10纳米级别，自然而然主芯片的静电承受能力也越来越脆弱。与此同时，电子产品本身的功能越来越多，其版级电路使用的半导体元器件越来越多，布线也越来越复杂，更容易在使用过程中出现静电、浪涌等过压和过流的情况。此时高性能的TVS管越来越多的被使用和重视。
通用型的双向TVS管，具有适用性高、兼容性好，而且SMT贴片可靠度优良等特点，因而已经被几乎所有的电子产品厂商定为通用料来选用。据统计仅在中国市场，此类通用型双向TVS管的每个月用量，早已达到10亿颗以上，市场价值巨大，同时对芯片成本的要求非常高。
因纵向结构的双向TVS管，具有面积小成本低的优点，目前已成为市面上的主流。纵向结构双向TVS利用垂直的NPN结构，即两个背靠背的PN二极管，来实现双向耐压，同时较薄的P型相当于寄生NPN三极管的基区，当外部电压超过PN二极管击穿电压后，触发三极管snapback(电压回扫，负阻特性)特性来拉低残压(钳位电压)。然而，实际上晶圆制作过程中，上下两个N型掺杂区的浓度、结深等差别很大，所以导致TVS两端的性能不一致，包括两端的击穿电压/触发电压、静电能力、浪涌能力、残压等性能指标彼此相差30％以上，正向一端的浪涌性能尤为差，反向的击穿电压高且snapback能力弱，而实际SMT贴片是不分方向的。
传统的纵向结构双向TVS管，如附图1所示，传统现有技术的结隔离型纵向结构双向TVS的器件剖面图，由于其上下两个PN结物理特性相差较大，使得该型TVS的两端各方面性能差异很大，其中一端的性能实质上下降30％左右。两端性能有很大差异的根本原因在于上下两个PN结的浓度梯度和耗尽区宽度差异很大，浓度梯度主要决定击穿电压，耗尽区宽度同时也决定了寄生NPN三极管的触发和snapback难易度。由于上部的N型掺杂一般是通过离子注入加退火的工艺实现，其扩散的分布是高斯分布，结深较浅耗尽区较窄；而下部的PN结是由N型浓掺杂衬底向P型基区外延扩散形成，其扩散机制是定表面浓度扩散，而且在整个晶圆工艺过程中经过的高温热处理过程也多于上部的PN结，因而下部的PN结的结深较深，耗尽区也较宽。
发明内容
本发明的目的是针对现有技术中的不足，提供一种高对称性能双向瞬态电压抑制器的制造方法，通过调整纵向NPN结构中的上下两部分N型掺杂浓度梯度和结深，尽可能匹配上下两个PN结物理特性，从而获得两端各个性能参数的高度对称和最优。基于该发明制作的双向瞬态电压抑制器的两端性能指标相差在5％以内，几乎可以认为完全对称，而且彼此之间没有性能损失。
为实现上述目的，本发明采取的技术方案是：一种高对称性能双向瞬态电压抑制器的制造方法，包括以下步骤：
步骤01.准备N型掺杂衬底，在所述N型掺杂衬底上生长补偿外延层与P型基区外延层；
步骤02.在P型基区外延的基础上，使用光刻定义出上部PN结的N型掺杂区域，在N型掺杂区域内首先做一步高能离子注入，紧接着再做一步离子注入，两步离子注入完成以后，进入炉管结合使用氧化增强扩散进行高温退火，完成上部PN结的N型掺杂区的扩散形成；这里再N型掺杂区扩散形成的过程中，在TVS上部PN结的N型大剂量注入之前，加入一步高能中束流同型杂质注入，同时结合使用OED氧化增强扩散(Oxidation EnhancedDiffusion)，增大TVS上部PN结的结深，加宽耗尽区宽度。
步骤03.上部PN结的N型掺杂区的周围形成深槽隔离区；
步骤04.在深槽隔离区通过光刻和湿法刻蚀打开接触孔淀积介质层，再淀积金属层作为上电级；
步骤05.完成上电级金属层的刻蚀，淀积钝化层，保护并刻开压焊脚，根据封装体的要求减薄晶圆背面厚度，再做背面金属化形成下电极。
进一步地，步骤01包括先在所述N型掺杂衬底上生长一层补偿外延层，然后在补偿外延层上继续生长P型基区外延层、或者补偿外延层与P型基区外延层同时生长。通过在P型基区外延层生长之前，先长或者同时生长一层浓度更浓的补偿外延层，补偿部分衬底一侧的N型杂质的扩散，降低TVS下部PN结的结深，收窄N型衬底和P型基区之间的过渡区和该PN结的耗尽区宽度。
进一步地，步骤02中所述高温退火温度为1100℃，高温退火时间两小时。
进一步地，步骤03包括通过干法刻蚀深槽，并利用低压热解正硅酸乙酯的方式在深槽中淀积SiO2形成深槽隔离。
利用上述制造方法制造而成的高对称性能双向瞬态电压抑制器，包括：N型掺杂衬底、生长于N型衬底上的补偿外延层和P型基区外延层、N型掺杂区、上电极、下电极、介质层、深槽隔离区。
进一步地，所述补偿外延层介于N型掺杂衬底和P型基区外延层之间，形成下部PN结。
进一步地，所述N型掺杂区扩散形成于P型基区外延层之上，作为上部PN结。
进一步地，所述深槽隔离区设于N型掺杂区的四周，深槽开口尺寸1um，刻蚀深度10um。
进一步地，所述介质层沉积于上电极与深槽隔离区之间。
进一步地，所述上电极是沉积于深槽隔离区上的金属层，所述下电极金属化形成于N型掺杂衬底背面。
本发明优点在于：
1、本发明的方法通过调整纵向NPN结构中的上下两部分N型掺杂浓度梯度和结深，尽可能匹配上下两个PN结物理特性，从而获得两端各个性能参数的高度对称和最优。
2、本发明的双向瞬态电压抑制器的两端性能指标相差在5％以内，在双向TVS两端不损失性能的前提下，进一步提交对称性。
3、本发明制造瞬态电压抑制器的方法及用该方法制造的瞬态电压抑制器，与现有技术相比在达到相同性能指标时，芯片面积可以缩小30％左右，具有较大成本优势。
4、本发明制造瞬态电压抑制器的方法，可以制作低到2.5V工作电压，高到30V以上工作电压的纵向结构双向TVS，只需要调整P区掺杂浓度和厚度，以及上下PN结物理特性匹配度。
5、本发明制造瞬态电压抑制器的方法，可以制作电容低至2pF左右的纵向结构双向TVS，可适用于一般高速信号线的防护，比如USB2.0保护的低成本解决方案。
附图说明
为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中：
图1为传统结隔离方式纵向结构双向TVS的器件剖面图；
图2为本发明示出的高对称性能双向TVS的器件剖面图；
图3为本发明示出的第一步TVS制造工艺过程，即N型衬底准备、补偿外延层及P型基区外延层的生长；
图4为本发明示出的第二步TVS制造工艺过程，即形成上部N型掺杂；
图5为本发明示出的第三步TVS制造工艺过程，即形成深槽隔离区域；
图6为本发明示出的第四步TVS制造工艺过程，即淀积ILD介质层、开孔和淀积金属层。
附图中涉及的附图标记和组成部分如下所示：
01.N型掺杂衬底 02.P型基区外延层 03.N型结隔离区 04.N型掺杂区 05.介质层06.上电极 07.下电极 11.N型掺杂衬底；12.补偿外延层；13.P型基区外延层；14.N型掺杂区；15.深槽隔离区；16.介质层；17.上电极；18.下电极。
需要特别说明的是：本说明书中为了容易和清楚地进行描述，在图中的元件不必是成比例的，并且在不同图中相同的参考标记指示相同的元件。另外，在具体实施例中出于易于描述的目的省略了本领域技术人员公知步骤和元件的描述和细节。为了使附图清楚，将器件结构中的掺杂区域示出为一般具有直线的边缘和角度精确的棱角。然而，本领域中的技术人员要理解的是，由于掺杂元素的扩散和活化，掺杂区域的边缘一般不是直线的，并且其棱角可能没有精确角度。本领域中的技术人员领会到的是，使用单词“优选地”或“实质上”意味着，预计有参数的元件值非常接近某一设定值或设定位置。然而，正如在本领域中公知的一样，总是会有轻微的差异，实际应用中所述值或位置不会严格地与设定值相同。在本领域中，相对于和描述一样的理想目标，可接受多达至少百分之十(10％)(以及关于半导体掺杂浓度多达百分之二十(20％))的差异作为合理差异。
具体实施方式
下面将结合本发明所示出的附图，对本发明的TVS具体晶圆工艺制作方法进行清楚、完整的描述。显然，本说明书中所描述的技术方案仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明的实施例中所涉及的调整纵向结构双向TVS上下两个PN的物理特性匹配度，而获得的其他实施例，都属于本发明的保护范围。
本实施例中选用通用型5V双向TVS，用磷作N型掺杂元素。
如图2所示是本实施例中本发明的高对称性能双向瞬态电压抑制器的完整器件剖面图结构示意图。其结构包括：N型衬底、生长于N型衬底上的补偿外延层和P型基区外延层、扩散形成于P型基区外延层之上的N型掺杂区、设于N型掺杂区四周的深槽隔离区、沉积于深槽隔离区上的金属层上电极、金属化形成于N型衬底背面的下电极、沉积于上电极与深槽隔离区之间的介质层。其中补偿外延层介于N型衬底和P型基区外延层之间，作为下部PN结，N型掺杂区作为上部PN结。
参照附图3-6是本发明高对称性能双向瞬态电压抑制器的工艺制造过程，先准备N型浓掺杂衬底11，掺杂元素为磷(实质上也可以选用砷元素)，优选地，N型浓掺杂衬底11的电阻率为3～5mohm.cm。然后在所述N型掺杂衬底11上生长一层补偿外延层12，作为下部PN结。优选地，补偿外延层12的厚度为2um，掺杂元素为硼，电阻率为10mohm.cm，生长温度1100℃。接着再生长P型基区外延层13，优选地，厚度6um，掺杂元素为硼，电阻率为0.6ohm.cm，生长温度1100℃。在实际生产制造过程中，利用合适的外延生长菜单，补偿外延层12和P型基区外延层13也可以同时生长，提高效率节省成本。
在P型基区外延13基础上，使用光刻定义出上部PN结的N型掺杂区域后，首先做一步高能离子注入，优选地，注入元素为磷，注入能量为1MeV，注入剂量为1E13/CM2，注入角度为7°。紧接着再做一步离子注入，优选地，注入元素为磷，注入能量为80KeV，注入剂量为5E15/CM2，注入角度为7°。当两步离子注入完成以后，再进入炉管进行高温退火，优选地，退火温度为1100℃，高温退火时间两小时，同时结合使用OED氧化增强扩散(OxidationEnhanced Diffusion)，生长2000埃SiO2，完成上部PN结的N型掺杂区14的扩散形成。
在上部PN结的N型掺杂区14的周围，利用干法刻蚀深槽并填充SiO2隔离。优选地，深槽开口尺寸1um，刻蚀深度10um，利用LPTEOS(低压热解正硅酸乙酯)的方式在深槽中淀积1um的SiO2，形成深槽隔离区15。在深槽隔离区15的制造工艺完成以后，淀积SiO2介质层16，并通过光刻和湿法刻蚀打开接触孔形成ILD介质层16，再淀积金属层作为上电级17。优选地，ILD介质层16的SiO2厚度为1um，金属层材质为AlSi(1％)Cu(0.5％)合金，厚度为2um。在金属层上电级17完成刻蚀之后，淀积钝化层保护并刻开压焊脚。然后根据封装体的要求，将晶圆背面的N型衬底11减薄(Backgrinding)到合适厚度，再做背面金属化形成下电极18。
本发明的通用型5V TVS相比于其他传统实现方式的产品，在相同的封装及芯片尺寸的基础上，本发明的TVS各项性能均有30％左右的提升，也即利用本发明的产品在达到相同性能指标时，芯片面积可以缩小30％左右，具有较大成本优势。这一点可通过下表DFN0.6x0.3封装相同芯片面积下各种纵向结构5V双向TVS性能比较的数据显然得出：
利用上述本发明的高对称性能双向瞬态电压抑制器制造方法，只需要调整P型基区外延层的N型掺杂区掺杂浓度和厚度，以及上下PN结物理特性匹配度，可以制造出低到2.5V工作电压，高到30V以上工作电压的纵向结构双向TVS。利用本发明的制造方法也可以制作电容低至2pF左右的纵向结构双向TVS，可适用于一般高速信号线的防护，比如USB2.0保护的低成本解决方案。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明方法的前提下，还可以做出若干改进和补充，这些改进和补充也应视为本发明的保护范围。
Claims (10)
1.一种高对称性能双向瞬态电压抑制器的制造方法，其特征在于，包括以下步骤：
步骤01.准备N型掺杂衬底，在所述N型掺杂衬底上生长P型补偿外延层与P型基区外延层；所述P型补偿外延层的浓度大于P型基区外延层；
步骤02.在P型基区外延的基础上，使用光刻定义出上部PN结的N型掺杂区域，在N型掺杂区域内首先做一步高能N型离子注入，紧接着再做一步N型离子注入，两步离子注入完成以后，进入炉管结合使用氧化增强扩散进行高温退火，完成上部PN结的N型掺杂区的扩散形成；
步骤03.上部PN结的N型掺杂区的周围形成深槽隔离区；
步骤04.在深槽隔离区通过光刻和湿法刻蚀打开接触孔淀积介质层，再淀积金属层作为上电级；
步骤05.完成上电级金属层的刻蚀，淀积钝化层，保护并刻开压焊脚，根据封装体的要求减薄晶圆背面厚度，再做背面金属化形成下电极。
2.根据权利要求1所述的一种高对称性能双向瞬态电压抑制器的制造方法，其特征在于，步骤01包括先在所述N型掺杂衬底上生长一层补偿外延层，然后在补偿外延层上继续生长P型基区外延层、或者补偿外延层与P型基区外延层同时生长。
3.根据权利要求1所述的一种高对称性能双向瞬态电压抑制器的制造方法，其特征在于，步骤02中所述高温退火温度为1100℃，高温退火时间两小时。
4.根据权利要求1所述的一种高对称性能双向瞬态电压抑制器的制造方法，其特征在于，步骤03包括通过干法刻蚀深槽，并利用低压热解正硅酸乙酯的方式在深槽中淀积SiO2形成深槽隔离。
5.一种高对称性能双向瞬态电压抑制器，其特征在于，利用如权利要求1-4中任意一项所述的制造方法制造而成，所述瞬态电压抑制器包括：N型衬底、生长于N型掺杂衬底上的补偿外延层和P型基区外延层、N型掺杂区、上电极、下电极、介质层、深槽隔离区。
6.根据权利要求5所述的一种高对称性能双向瞬态电压抑制器，其特征在于，所述补偿外延层介于N型掺杂衬底和P型基区外延层之间，形成下部PN结。
7.根据权利要求5所述的一种高对称性能双向瞬态电压抑制器，其特征在于，所述N型掺杂区扩散形成于P型基区外延层之上，作为上部PN结。
8.根据权利要求5所述的一种高对称性能双向瞬态电压抑制器，其特征在于，所述深槽隔离区设于N型掺杂区的四周，深槽开口尺寸1um，刻蚀深度10um。
9.根据权利要求5所述的一种高对称性能双向瞬态电压抑制器，其特征在于，所述介质层沉积于上电极与深槽隔离区之间。
10.根据权利要求5所述的一种高对称性能双向瞬态电压抑制器，其特征在于，所述上电极是沉积于深槽隔离区上的金属层，所述下电极金属化形成于N型掺杂衬底背面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710608089.3A CN107689370B (zh) | 2017-07-24 | 2017-07-24 | 高对称性能双向瞬态电压抑制器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710608089.3A CN107689370B (zh) | 2017-07-24 | 2017-07-24 | 高对称性能双向瞬态电压抑制器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107689370A CN107689370A (zh) | 2018-02-13 |
| CN107689370B true CN107689370B (zh) | 2024-03-22 |
Family
ID=61152989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710608089.3A Active CN107689370B (zh) | 2017-07-24 | 2017-07-24 | 高对称性能双向瞬态电压抑制器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107689370B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114038902B (zh) * | 2021-12-01 | 2022-07-01 | 上海镓芯科技有限公司 | 一种薄膜型半导体的瞬态电压抑制二极管 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083958A (ja) * | 2000-09-08 | 2002-03-22 | Sony Corp | イオン注入条件の設定方法および半導体装置の製造方法 |
| CN101877358A (zh) * | 2009-04-30 | 2010-11-03 | 万国半导体有限公司 | 具有对称击穿电压的瞬时电压抑制器 |
| CN103367393A (zh) * | 2012-03-28 | 2013-10-23 | 上海华虹Nec电子有限公司 | 瞬态电压抑制器件及制造工艺方法 |
| CN103840013A (zh) * | 2014-01-26 | 2014-06-04 | 上海韦尔半导体股份有限公司 | 双向tvs二极管及其制造方法 |
| CN104752411A (zh) * | 2015-04-03 | 2015-07-01 | 杭州士兰集成电路有限公司 | 双向对称esd保护器件及其制造方法 |
-
2017
- 2017-07-24 CN CN201710608089.3A patent/CN107689370B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083958A (ja) * | 2000-09-08 | 2002-03-22 | Sony Corp | イオン注入条件の設定方法および半導体装置の製造方法 |
| CN101877358A (zh) * | 2009-04-30 | 2010-11-03 | 万国半导体有限公司 | 具有对称击穿电压的瞬时电压抑制器 |
| CN103367393A (zh) * | 2012-03-28 | 2013-10-23 | 上海华虹Nec电子有限公司 | 瞬态电压抑制器件及制造工艺方法 |
| CN103840013A (zh) * | 2014-01-26 | 2014-06-04 | 上海韦尔半导体股份有限公司 | 双向tvs二极管及其制造方法 |
| CN104752411A (zh) * | 2015-04-03 | 2015-07-01 | 杭州士兰集成电路有限公司 | 双向对称esd保护器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107689370A (zh) | 2018-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108682695B (zh) | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 | |
| CN104218099B (zh) | 半导体装置及其制造方法 | |
| CN104851919A (zh) | 双向穿通半导体器件及其制造方法 | |
| KR101415139B1 (ko) | 저전압 ulc-tvs 반도체 소자 및 그 제조방법 | |
| CN110518063B (zh) | 集成esd保护的沟槽mosfet及制造方法 | |
| CN107919355B (zh) | 超低残压低容瞬态电压抑制器及其制造方法 | |
| CN106169508B (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
| CN106158851B (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
| EP2827373B1 (en) | Protection device and related fabrication methods | |
| KR20240078639A (ko) | SiC 기반 보호 디바이스를 위한 구조 및 방법 | |
| CN107689370B (zh) | 高对称性能双向瞬态电压抑制器及其制造方法 | |
| CN108198810B (zh) | 瞬态电压抑制器及其制造方法 | |
| KR20150096914A (ko) | 저정전용량 tvs 제조방법 및 그 방법으로 제조된 tvs 소자 | |
| CN105679836B (zh) | 一种超低电容tvs二极管结构及其制备方法 | |
| KR101041752B1 (ko) | 다단형 구조의 반도체 필터 및 그 제조방법 | |
| CN107527907B (zh) | 瞬态电压抑制器及其制造方法 | |
| KR101628754B1 (ko) | 양방향 대칭 항복전압을 갖는 듀얼 모드 방호소자의 제조 방법 | |
| US20170084599A1 (en) | Electrostatic discharge protection devices and methods | |
| CN104576731A (zh) | 一种射频ldmos器件及其制造方法 | |
| KR101407273B1 (ko) | 서지 보호용 반도체 장치 및 그 제조방법 | |
| US9966429B2 (en) | Zener diode having a polysilicon layer for improved reverse surge capability and decreased leakage current | |
| CN111430305B (zh) | 一种制作静电放电保护器件的方法及静电放电保护器件 | |
| KR100936644B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN207021265U (zh) | 高对称性能双向瞬态电压抑制器 | |
| CN205582945U (zh) | 一种超低电容tvs二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |