CN107665883A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN107665883A
CN107665883A CN201710623201.0A CN201710623201A CN107665883A CN 107665883 A CN107665883 A CN 107665883A CN 201710623201 A CN201710623201 A CN 201710623201A CN 107665883 A CN107665883 A CN 107665883A
Authority
CN
China
Prior art keywords
mentioned
semiconductor substrate
face
alignment mark
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710623201.0A
Other languages
English (en)
Other versions
CN107665883B (zh
Inventor
小泽梓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN107665883A publication Critical patent/CN107665883A/zh
Application granted granted Critical
Publication of CN107665883B publication Critical patent/CN107665883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Abstract

本发明涉及半导体装置以及半导体装置的制造方法。避免掩模设计变得繁琐并且抑制基于红外线的散射的对准标记的识别不良的产生。半导体基板包含具有形成于第1面的半导体元件的元件形成区域以及具有形成于上述第1面的绝缘体的元件分离区域；与半导体元件连接的第1布线被设置于半导体基板的第1面的一侧；在半导体基板的第2面设置第2布线。用于使第2布线与第1布线匹配的对准标记被设置于在半导体基板的第1面的一侧包含在设置于元件分离区域的绝缘体的延伸的范围内的区域。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及半导体装置以及半导体装置的制造方法。
背景技术
作为半导体的安装技术之一的贯穿电极(TSV：through-silicon via)，例如用于对形成于半导体基板的表面以及里面的布线彼此进行连接，或在层叠了多个半导体晶片的封装中对上下的芯片彼此进行连接的情况。
作为形成贯穿电极的步骤的方式已知有先导通孔法、中间导通孔法以及后导通孔法。先导通孔法是指在半导体基板形成半导体元件之前形成贯穿电极的方式。中间导通孔法是指在半导体基板形成半导体元件之后且在形成元件形成面侧的布线之前形成贯穿电极的方式。后导通孔法是指在半导体基板形成了半导体元件以及元件形成面侧的布线之后形成贯穿电极的方式。
在上述3个方式中的后导通孔法中，在形成贯穿电极的步骤中包含形成从与半导体基板的元件形成面相反侧的面(以下称为里面)到达元件形成面侧的布线的贯穿孔的处理。贯穿孔的形成位置需要与半导体基板的元件形成面侧的布线匹配，在用于形成贯穿孔的蚀刻中所使用的掩模的对位变得重要。
近年使用了以下技术：即从半导体基板的里面侧照射红外线，对通过接受该红外线的反射光或者透过光而形成于半导体基板的元件形成面侧的对准标记进行识别，并基于该对准标记进行半导体基板的里面侧的掩模的对位。
例如，在专利文献1中记载了使用了光刻装置的对位方法，该方法包括：使红外线放射通过基板的至少一部分并引导至对准标记上的步骤；使用非成像检测器对从对准标记反射的红外线放射进行检测的步骤；以及使用检测出的红外线放射对对准标记的位置进行测定的步骤。
另外，作为用于对形成于半导体基板上的半导体元件彼此进行绝缘分离的方法已知有STI(Shallow Trench Isolation：浅沟槽隔离)。在STI法中，在半导体基板的表面形成槽，在半导体基板上以填埋上述槽的方式形成绝缘膜，使绝缘膜的表面平坦化。这里，已知若槽的宽度变宽，则通过平坦处理会产生绝缘膜的表面中央下凹的凹陷。为了抑制该凹陷的产生，例如，如专利文献2记载的那样执行了以下处理：即，在形成于元件分离区域的绝缘膜(场氧化膜)中形成使半导体基板的母材以岛状露出的占位图案。
专利文献1：日本特开2009-147317号公报
专利文献2：日本特开2004-356316号公报
在上述的专利文献1记载了存在被注入硅衬底的掺杂剂使为了识别对准标记而照射的红外线散射的可能性的情况。在专利文献1中记载了，为了解决该问题，在掺杂剂的注入时，通过在对准标记上保持抗蚀剂来阻止掺杂剂被注入到对准标记附近的硅中。具体而言记载了图案化用设备构成为(根据抗蚀剂是负抗蚀剂或正抗蚀剂)在光刻期间不使与对准标记重叠的区域被投影放射光束曝光，或者在光刻期间使其曝光的技术。
然而，根据该方法，在每个注入掺杂剂的步骤中需要在与对准标记对应的位置形成抗蚀剂。作为在掺杂剂的注入中所使用的抗蚀剂，由于适当地利用正型以及负型的抗蚀剂，所以按每个注入掺杂剂的步骤在与对准标记对应的位置形成抗蚀剂的情况下，在掩模设计中需要经历繁琐的工序。另外，利用非破坏检查对注入了掺杂剂的区域进行确认是困难的，即使因错误的掩模设计在对准标记的附近注入了掺杂剂，也很难在形成半导体元件的前步骤中发现掩模设计的错误。该情况下，在半导体元件的形成后的贯穿孔形成时，存在在进行用于从硅衬底的里面识别元件形成面侧的对准标记的红外线照射时第一次发现掩模设计的错误，导致动作的开发期间变长这样问题的可能性。
发明内容
本发明正是鉴于上述问题点而做出的，目的在于不经过繁琐的掩模设计工序而抑制由红外线的散射导致的对准标记的识别不良的产生。
本发明的半导体装置包括：半导体基板，其包括具有形成于第1面的半导体元件的元件形成区域；以及具有形成于上述第1面的绝缘体的元件分离区域；第1布线，设置于上述半导体基板的上述第1面的一侧，与上述半导体元件连接；对准标记，设置于在上述半导体基板的上述第1面的一侧包含在上述绝缘体的延伸的范围内的区域；以及第2布线，其被设置于与上述半导体基板的上述第1面相反的一侧。
本发明的半导体装置的制造方法包括：在半导体基板的第1面的元件分离区域形成绝缘体的步骤；在上述半导体基板的上述第1面的元件形成区域形成半导体元件的步骤；在上述半导体基板的上述第1面的一侧形成与上述半导体元件连接的第1布线的步骤；在上述半导体基板的上述第1面的一侧包含在上述绝缘体的延伸的范围内的区域形成对准标记的步骤；以及在上述半导体基板的与上述第1面相反的一侧的第2面的一侧形成第2布线的步骤。
根据本发明，以不经过繁琐的掩模设计工序而抑制基于红外线的散射的对准标记的识别不良的产生为目的。
附图说明
图1是表示本发明的实施方式的半导体装置的构成的剖视图。
图2A是表示本发明的实施方式的半导体装置的、对准标记附近的构成的俯视图。
图2B是沿图2A中的2B-2B线的剖视图。
图3A是表示对准标记附近的构成的比较例的俯视图。
图3B是沿图3A中的3B-3B线的剖视图。
图4A是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图4B是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图4C是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图4D是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图4E是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图4F是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图4G是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图4H是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图4I是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图4J是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图4K是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图5A是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图5B是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图5C是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图5D是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图5E是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图5F是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图5G是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图5H是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图5I是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图5J是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图5K是表示本发明的实施方式的半导体装置的制造方法的剖视图。
图6是表示本发明的实施方式的对准标记的形成位置的一个例子的俯视图。
图7是表示本发明的其他实施方式的对准标记的构成的剖面。
[附图标记的说明]
1…半导体装置；10…半导体基板；11…绝缘体层；12…占位有源件；30…MOSFET；50…第1布线；60、60A…对准标记；80…贯穿电极；90…第2布线；R1…元件形成区域；R2…元件分离区域。
具体实施方式
以下参照附图对公开的技术的实施方式的一个例子进行说明。此外，在各附图中对相同或者等效的构成要素以及部分赋予相同的参照附图标记。
[第1实施方式]
图1是表示本发明的第1实施方式的半导体装置1的构成的剖视图。半导体装置1具备具有元件形成区域R1以及元件分离区域(场区域)R2的半导体基板10。元件形成区域R1是形成晶体管、电阻元件等半导体元件的区域。图1中作为形成于元件形成区域R1的半导体元件，例示了MOSFET(metal-oxide-semiconductor field-effect transistor：金属氧化物半导体场效应晶体管)30。此外，图1中虽表示了一个元件形成区域R1，但半导体装置1能够包含多个元件形成区域R1。
元件分离区域R2是用于对多个元件形成区域R1进行相互电分离的区域。在元件分离区域R2中，半导体基板10的元件形成面S1侧的表层部设置有包含SiO2等绝缘体11a而构成的绝缘体层11。绝缘体层11具有还被称为场氧化膜的、例如STI(Shallow TrenchIsolation：浅沟槽隔离)结构。
半导体装置1具有覆盖半导体基板10的元件形成面S1侧的第1布线50。第1布线50包含与被形成于元件形成区域R1的半导体元件(MOSFET30)连接的电路布线。第1布线50也可如图1所示具有多层结构。被层叠的布线的各个通过覆盖半导体基板10的元件形成面S1的绝缘膜40而被绝缘，或者通过导通孔41相互连接。
半导体装置1具有覆盖与元件形成面S1相反侧的里面S2侧的第2布线90。第2布线90通过贯穿半导体基板10的贯穿电极80与第1布线50连接。其中，第2布线90也被称为再布线。在本实施方式中，使用后导通孔法形成贯穿电极80。即，在半导体基板10的元件形成面S1侧形成了MOSFET30等半导体元件以及第1布线50之后，形成从半导体基板10的里面S2侧到达第1布线50的贯穿孔，并形成由覆盖该贯穿孔的侧面以及底面的Cu等导体构成的导体膜82从而形成贯穿电极80。第2布线90由与贯穿电极80相同的导体膜82构成。贯穿电极80形成于半导体基板10的元件分离区域R2。
半导体基板10与第2布线90以及贯穿电极80之间分别设置有由SiO2等绝缘体构成的绝缘膜70、71，半导体基板10与第2布线90以及贯穿电极80绝缘。另外，第2布线90以及贯穿电极80的基底膜81包含阻挡金属膜。阻挡金属膜具有防止构成贯穿电极80以及第2布线90的导体成分(例如Cu)向半导体基板10内扩散的作用。
半导体基板10的里面S2设置有覆盖第2布线90并且填埋在贯穿电极80的形成步骤中形成的贯穿孔的阻焊剂110。第2布线90与作为外部连接端子的焊料凸块120连接。
如上述那样，利用后导通孔法形成贯穿电极80的情况下，形成从半导体基板10的里面S2侧到达第1布线50的贯穿孔。贯穿孔的形成位置需要与设置于半导体基板10的元件形成面S1侧的第1布线50匹配。即，需要使贯穿孔的形成位置与形成于第1布线50的焊盘部51对应的位置一致。在本实施方式中，通过将形成于设置有第1布线50的布线层的对准标记60作为对位的基准来使用，来使贯穿孔的形成位置与第1布线50匹配。对准标记60能够从半导体基板10的里面S2侧朝向对准标记60照射红外线，通过接受其反射光或者透过光来进行识别。另外，在使第2布线90的配置与第1布线50匹配的情况下也能够使用对准标记60。
图2A是表示半导体装置1的对准标记60附近的构成的俯视图，图2B是沿图2A中的2B-2B线的剖视图。其中，在图2A中省略了绝缘膜40的图示。
在本实施方式中，对准标记60形成于设置第1布线50的布线层，由与第1布线50相同的导体构成。对准标记60的尺寸以及形状没有被特别地限定，例如，可以是图2A所示的格子状，一边的长度例如可以是100μm左右。对准标记60被配置于与半导体基板10的元件分离区域R2对应的位置。此外，对准标记60也可如后述那样被配置于元件分离区域R2中的划线区域。
这里，形成于元件分离区域R2的绝缘体层(场氧化膜)11具有使用STI法形成的STI结构。即，在半导体基板10的元件形成面S1形成槽，将SiO2等绝缘体埋入槽，通过CMP(Chemical Mechanical Polishing：化学机械抛光)法对绝缘体的表面进行平坦化从而形成绝缘体层11。若构成绝缘体层11的绝缘体11a的面积增大，则由于作为在CMP步骤中实施的研磨处理的阻挡膜使用的硅氮化膜(Si3N4)与构成绝缘体层11的绝缘体(SiO2)11a的研磨速率之差，导致在绝缘体层11的表面中央部产生碟状下凹的凹陷。若产生凹陷则半导体基板10的元件形成面S1侧的平坦性被破坏，第1布线50的形成变得困难。为了抑制凹陷的产生，如图2A以及图2B所示，在绝缘体层11内设置使半导体基板10的母材(硅)以岛状露出的占位有源件(占位部)12。通过在元件分离区域R2中在绝缘体层11内配置多个占位有源件12能够抑制凹陷的产生。
如图2A以及图2B所示，元件分离区域R2在位于对准标记60的附近的部分包含：设置有多个占位有源件12的第1区域A1、和未设置占位有源件的第2区域A2。在图2A中，以虚线围起的区域的内侧是第2区域A2，以虚线围起的区域的外侧是第1区域A1。在第2区域A2中，半导体基板10的表层部全部以绝缘体11a填埋。对准标记60被设置于全部以绝缘体11a填埋的第2区域A2内所包含的区域。即，对准标记60的向与半导体基板10的主面(元件形成面S1以及里面S2)垂直的方向投影的区域包含在不与多个占位有源件12的任一个重叠的区域。
这里，图3A是表示对准标记60附近的构成的比较例的俯视图，图3B是沿图3A中的3B-3B线的剖视图。在图3A以及图3B所示的比较例中，在元件分离区域R2中，多个占位有源件12遍及元件分离区域R2的全域且均匀地配置，因此，对准标记60具有与占位有源件12重叠的部分。在元件形成区域R1形成半导体元件时被注入到半导体基板10的掺杂剂有时也会被注入到占位有源件12。根据图3A以及图3B所示的比较例的构成，在对准标记60的正下方存在注入了掺杂剂D的占位有源件12。这里已知红外线因在硅中注入了掺杂剂而散射。因此，存在为了识别对准标记60从半导体基板10的里面S2侧向对准标记60照射的红外线I通过被注入到占位有源件12的掺杂剂D而散射，产生对准标记60的识别不良的可能性。
本发明者得到了注入到绝缘体中的掺杂剂不使红外线的散射产生这样的见解。本实施方式的半导体装置1是基于该见解而构成的。如图2A以及图2B所示，在本实施方式的半导体装置1中，对准标记60被设置于绝缘体层11中的、以绝缘体11a全部填埋的第2区域A2内包含的区域，向与对准标记60的半导体基板10的主面垂直的方向投影的区域包含在不与多个占位有源件12任一个重叠的区域内。因此，为了识别对准标记60从半导体基板10的里面S2侧朝向对准标记60照射的红外线I经过在第2区域A2延伸的绝缘体11a，不经过注入了掺杂剂D的占位有源件12，因此红外线I到达对准标记60而不发生散射。由此，能够适当地识别对准标记60，抑制对准标记60的识别不良的产生。
以下，对本发明的实施方式的半导体装置1的制造方法的一个例子进行说明。首先，参照图4A～图4K对半导体基板10的元件形成面S1侧的处理进行说明。
首先，准备由硅等半导体构成的半导体基板10(图4A)。接下来，使用公知的热氧化法以覆盖半导体基板10的元件形成面S1的方式形成硅氧化膜(SiO2膜)201。接着，使用公知的CVD(chemical vapor deposition：化学气相沉积)法以覆盖硅氧化膜201的方向形成硅氮化膜(Si3N4膜)202(图4B)。
接下来，使用公知的光刻技术以及蚀刻技术，对硅氧化膜201以及硅氮化膜202实施图案化。硅氧化膜201以及硅氮化膜202被实施与包含形成于元件分离区域R2的占位有源件的绝缘体层(场氧化膜)11的图案对应的图案化。将后面步骤中形成的对准标记60包含在内的第2区域A2(参照图2A、图2B)中除去硅氧化膜201以及硅氮化膜202(图4C)。
接下来，通过将硅氧化膜201以及硅氮化膜202作为掩模对半导体基板10进行蚀刻，在半导体基板10的元件分离区域R2形成槽203。在将后面步骤形成的对准标记60包含在内的第2区域A2形成槽203，通过将未形成槽的区域配置为岛状而在与第2区域A2邻接的第1区域A1形成多个占位有源件12(图4D)。
接下来，使用公知的CVD法以覆盖半导体基板10的元件形成面S1的方式形成由SiO2等绝缘体构成的绝缘膜11f。绝缘膜11f以覆盖硅氧化膜201以及硅氮化膜202的上表面的厚度被形成。在之前的步骤中形成的槽203被埋入绝缘膜11f(图4E)。
接下来，使用公知的CMP法对绝缘膜11f进行平坦化。在基于CMP法的平坦化中一边使研磨液(浆液)流动一边对绝缘膜11f进行研磨。硅氮化膜202作为研磨处理中的阻挡膜而发挥功能。通过在元件分离区域R2预先形成占位有源件12，抑制研磨处理后的绝缘膜11f的表面下凹的凹陷的产生(图4F)。
接下来，通过蚀刻除去硅氧化膜201以及硅氮化膜202。经过以上的步骤，在半导体基板10的元件分离区域R2中，在元件形成面S1的表层部形成包含占位有源件12的绝缘体层(场氧化膜)11(图4G)。在将后面步骤形成的对准标记60包含在内的第2区域A2不设置占位有源件，以绝缘体进行全面填埋。此外，在元件分离区域R2中，优选在贯穿电极80贯穿的区域A3中也不设置占位有源件。
接下来，使用公知的热氧化法在半导体基板10的元件形成面S1形成栅极绝缘膜31。接着，使用公知的CVD法在栅极绝缘膜31上形成构成栅极的多晶硅膜。接下来，通过公知的光刻技术以及蚀刻技术，对栅极绝缘膜31以及多晶硅膜进行图案化，在半导体基板10的元件形成区域R1形成栅极32(图4H)。
接下来，使用公知的光刻技术以及离子注入技术在半导体基板10的元件形成区域R1中，在元件形成面S1的表层部分以低剂量注入砷或者硼等掺杂剂来形成LDD(LightlyDoped Drain：轻掺杂漏)33。接下来，使用公知的CVD法形成覆盖半导体基板10的元件形成面S1全体的硅氮化膜(Si3N4)，使用公知的各向异性蚀刻技术对该硅氮化膜进行蚀刻，从而形成覆盖栅极32的侧面的侧壁34。接下来，使用公知的光刻技术以及离子注入技术，在半导体基板10的元件形成区域R1中，在元件形成面S1的表层部分以高剂量注入砷或者硼等掺杂剂来形成源极35s以及漏极35d。在该离子注入中，通过栅极32以及侧壁34作为掩模的一部分而发挥功能，源极35s以及漏极35d与栅极32以及LDD33自匹配地形成。经过以上的步骤，在半导体基板10的元件形成区域R1形成MOSFET30。此外，在元件分离区域R2中，也能对占位有源件12注入掺杂剂D(图4I)。
接下来，以覆盖半导体基板10的元件形成面S1全体的方式形成由SiO2等绝缘体构成的绝缘膜40。接下来，形成贯穿绝缘膜40而与形成于元件形成区域R1的MOSFET30的源极35s以及漏极35d连接的导通孔41。接下来，在绝缘膜40的表面形成由Al等导电体构成的导电膜，使用公知的光刻技术以及蚀刻技术对该导电膜进行图案化，从而形成与MOSFET30或者形成于元件形成区域R1的其他的半导体元件(未图示)连接的作为第1布线50的电路布线，并且形成对准标记60。对准标记60被配置于在元件分离区域R2设置的绝缘体层11中的以绝缘体11a全部填埋的第2区域A2的上方，并被配置在不与多个占位有源件12任一个重叠的位置(图4J)。
接下来，根据需要，在半导体基板10的元件形成面S1侧通过交替地层叠绝缘膜以及布线，来在半导体基板10的元件形成面S1侧形成多层布线结构。之后，在绝缘膜40的表面形成由硅氮化膜等绝缘体构成的保护膜42(图4K)。
以下，参照图5A～图5K对半导体基板10的里面S2侧的处理进行说明。此外，在图5A～5K中省略了形成于元件形成面S1侧的MOSFET30以及占位有源件12的图示，对第1布线50的图示进行了简化。
图5A是元件形成面S1侧的经过了各处理的状态的半导体基板10。在该半导体基板10的元件形成面S1侧形成的保护膜42使用粘贴材料210粘贴支承基板220。支承基板220由具有能够支承半导体基板10的机械强度的材料构成即可，作为支承基板220例如能够使用玻璃基板。接下来，使用公知的背磨技术对半导体基板10的里面S2进行研削，从而对半导体基板10进行薄化到所希望的厚度(图5B)。
接下来，使用公知的CVD法在半导体基板10的里面S2上形成由SiO2等绝缘体构成的绝缘膜70(图5C)。
接下来，在绝缘膜70的表面涂覆由感光性树脂构成的光致抗蚀剂230(图5D)。接着，使用公知的光刻技术对光致抗蚀剂230进行图案化。即，在与光致抗蚀剂230的贯穿电极的形成位置对应的部分形成开口部231(图5E)。具体而言，经由与光致抗蚀剂230的开口图案对应的光掩模使光致抗蚀剂230曝光，之后进行显影处理。
开口部231的形成位置需要与形成于半导体基板10的元件形成面S1侧的第1布线50匹配。开口部231的形成位置通过用于在光致抗蚀剂230形成开口图案的光掩模的对位来决定。在进行光掩模的对位时，形成于半导体基板10的元件形成面S1侧的对准标记60被作为对位的基准来使用。使从设置于曝光装置的光源照射的红外线从半导体基板10的里面S2侧朝向对准标记60照射，通过接受照射的红外线的反射光或者透过光来识别对准标记60。根据本实施方式的制造方法，从半导体基板10的里面S2侧入射的红外线经过形成于元件分离区域R2的绝缘体层11中的以绝缘体全部填埋的第2区域A2，而不经过注入了掺杂剂D的占位有源件12。因此，从半导体基板10的里面S2侧入射的红外线不被散射地到达对准标记60。由此，能够适当地识别对准标记60，能够适当地进行用于在光致抗蚀剂230形成开口图案的光掩模的对位。
接下来，将实施了图案化的光致抗蚀剂230作为掩模从里面S2侧对半导体基板10进行蚀刻，从而形成到达第1布线50的贯穿孔240(图5F)。
接下来，使用公知的CVD法形成由覆盖贯穿孔240的侧面以及底面的SiO2等绝缘体构成的绝缘膜71。接着，通过利用蚀刻除去覆盖绝缘膜71的贯穿孔240的底面的部分，在贯穿孔240的底面使第1布线50露出(图5G)。
接下来，使用公知的溅射法形成覆盖贯穿孔240的侧壁和底面以及半导体基板10的里面S2的基于Ti以及Ni的层叠的阻挡金属膜、以及由基于Cu的镀敷的种子膜构成的基底膜81。接着，在基底膜81的表面涂覆光致抗蚀剂250，使用公知的光刻技术对光致抗蚀剂250进行图案化。即，在光致抗蚀剂250形成与设置于半导体基板10的里面S2侧的第2布线90的布线图案对应的开口部251。也可基于对准标记60进行光致抗蚀剂250的图案化所使用的光掩模的对位。由此，能够使第2布线90的配置与第1布线50匹配(图5H)。
接着，使用电镀法在从光致抗蚀剂250的开口部251露出的基底膜81的表面形成由Cu等导电体构成的导体膜82(图5I)。之后，除去光致抗蚀剂250(图5J)。通过形成于贯穿孔240的侧面以及底面的导体膜82形成贯穿电极80。另外，通过形成于半导体基板10的里面S2的导体膜82形成第2布线90。贯穿电极80在贯穿孔240的底面与第1布线50连接。第2布线90经由贯穿电极80与第1布线50电连接。
接下来，以覆盖半导体基板10的里面S2侧的全体的方式涂覆由光固化性环氧树脂构成的阻焊剂110，干燥后，经由光掩模进行曝光处理，使阻焊剂110的曝光部分光固化。贯穿孔240的内部被填充阻焊剂110。之后，通过选择性地除去阻焊剂110的未曝光部分，而在焊料凸块形成位置形成开口部。接下来，使用电解电镀法在从阻焊剂110的开口部露出的第2布线90的焊盘部形成焊料凸块120(图5K)。
通过以上的说明可知，根据本发明的实施方式的半导体装置1以及其制造方法，对准标记60被设置于在元件分离区域R2中设置的绝缘体层(场氧化膜)11中的以绝缘体11a全部填埋的第2区域A2内包含的区域，向与对准标记60的半导体基板10的主面垂直的方向投影的区域包含在不与多个占位有源件12任一个重叠的区域内。因此，为了识别对准标记60从半导体基板10的里面S2侧入射的红外线经过沿第2区域A2延伸的绝缘体11a，另一方面却不经过注入了掺杂剂的占位有源件12，因此不散射到达对准标记60。由此，能够抑制对准标记60的识别不良的产生，能够准确地进行用于使贯穿电极80的形成位置与第1布线50匹配的光掩模的对位。
另外，根据本发明的实施方式的半导体装置1以及其制造方法，仅在决定形成于元件分离区域R2的绝缘体层(场氧化膜)11的图案的掩模的设计中考虑对准标记60的形成位置即可。即，不需要针对每个注入掺杂剂的步骤在与对准标记对应的位置形成抗蚀剂，不必经过繁琐的掩模设计工序。
另外，关于形成于元件分离区域R2的绝缘体层(场氧化膜)11的图案，能够进行基于光学显微镜以及电子显微镜的观察，基于非破坏检查的验证是容易的。因此，即使在决定绝缘体层11的图案的掩模的设计中产生错误的情况下，也能够在半导体装置1的制造步骤中的早期的阶段发现掩模设计的错误，能够避免因掩模设计的错误而造成的产品的开发期间变长这样的问题。
图6是表示半导体基板10内的对准标记60的形成位置的一个例子的俯视图。如图6所示，半导体基板10具有包含多个半导体晶片100的半导体晶圆的形态。半导体晶片100最终通过切割被个片化。在切割步骤中在被切割刀切断的区域亦即划线区域300包含在元件分离区域R2。对准标记60配置在元件分离区域R2中的划线区域300内是可能的。这里，对抗蚀剂进行曝光的曝光装置在图6中由虚线围起的曝光区域E依次移动，从而对遍及半导体基板10的全域进行曝光处理。对准标记60被想定用于曝光处理中的光掩模的对位。因此，如图6所示，也可构成为在曝光装置中的1照射量的每个曝光区域E中配备一个或者多个对准标记60。
[第2实施方式]
图7是表示本发明的第2实施方式的对准标记60A的构成的剖面。在上述的第1实施方式中，对准标记60形成于设置第1布线50的布线层，由与第1布线50的材料相同的材料构成。与此相对，第2实施方式的对准标记60A包含设置于构成绝缘体层(场氧化膜)11的绝缘体11a上的、表面具有金属硅化物层62的多晶硅膜61而构成。金属硅化物层62能够通过在多晶硅膜61上堆积了钴、镍或者钛等金属之后，实施热处理来形成。多晶硅膜61能够通过与形成在元件形成区域R1中形成的MOSFET30的栅极32的步骤相同的步骤来形成。
对准标记60A被设置于以下区域：即设置于元件分离区域R2的绝缘体层(场氧化膜)11中的、被绝缘体全部填埋的第2区域A2内包含的区域，并被设置于在俯视时不与多个占位有源件12的任一个重叠的位置。因此，为了识别对准标记60A而从半导体基板10的里面S2侧入射的红外线经过沿第2区域A2延伸的绝缘体11a，但不经过注入了掺杂剂D的占位有源件12，因此不散射地到达对准标记60A。由此，能够抑制对准标记60A的识别不良的产生，能够准确地进行用于使贯穿电极80的形成位置与第1布线50匹配的光掩模的对位。

Claims (16)

1.一种半导体装置，其特征在于，包括：
半导体基板，其包括具有形成于第1面的半导体元件的元件形成区域以及具有形成于上述第1面的绝缘体的元件分离区域；
第1布线，其设置于上述半导体基板的上述第1面的一侧，与上述半导体元件连接；
对准标记，其设置于在上述半导体基板的上述第1面的一侧包含于上述绝缘体的延伸的范围内的区域；以及
第2布线，其设置于上述半导体基板的与上述第1面相反侧。
2.根据权利要求1所述的半导体装置，其特征在于，
上述对准标记设置于设置有上述第1布线的布线层。
3.根据权利要求1或2所述的半导体装置，其特征在于，
上述第2布线配置于与上述第1布线匹配的位置。
4.根据权利要求3所述的半导体装置，其特征在于，
上述第1布线与上述第2布线通过贯穿上述半导体基板的贯穿电极而相互连接。
5.根据权利要求4所述的半导体装置，其特征在于，
上述贯穿电极配置于与上述第1布线匹配的位置。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
上述对准标记通过从上述半导体基板的上述第2面的一侧照射的红外线而被识别。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
上述半导体基板在上述元件分离区域中具有在绝缘体中上述半导体基板以岛状露出的多个占位部，
上述对准标记设置于不与上述多个占位部的任一个重叠的位置。
8.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
上述绝缘体具有STI结构。
9.一种半导体装置的制造方法，其特征在于，包括：
在半导体基板的第1面的元件分离区域形成绝缘体的步骤；
在上述半导体基板的上述第1面的元件形成区域形成半导体元件的步骤；
在上述半导体基板的上述第1面的一侧形成与上述半导体元件连接的第1布线的步骤；
在上述半导体基板的上述第1面的一侧的包含在上述绝缘体的延伸的范围内的区域形成对准标记的步骤；以及
在上述半导体基板的与上述第1面相反的一侧的第2面的一侧形成第2布线的步骤。
10.根据权利要求9所述的制造方法，其特征在于，
上述对准标记设置于设置有上述第1布线的布线层。
11.根据权利要求9或10所述的制造方法，其特征在于，
还包括在上述第1布线以及上述对准标记的形成后形成贯穿上述半导体基板的贯穿电极的步骤，
使用上述对准标记在与上述第1布线匹配的位置配置上述贯穿电极。
12.根据权利要求9至11中任一项所述的制造方法，其特征在于，
使用上述对准标记将上述第2布线配置在与上述第1布线匹配的位置。
13.根据权利要求11或12所述的制造方法，其特征在于，
通过从上述半导体基板的上述第2面的一侧照射红外线来识别上述对准标记。
14.根据权利要求11所述的制造方法，其特征在于，
上述形成贯穿电极的步骤包含形成从上述半导体基板的上述第2面的一侧到达上述第1布线的贯穿孔的步骤，
将通过从上述半导体基板的上述第2面的一侧照射红外线而被识别的上述对准标记作为基准来决定上述贯穿孔的形成位置。
15.根据权利要求9至14中任一项所述的制造方法，其特征在于，
在上述元件分离区域中，形成在绝缘体中上述半导体基板以岛状露出的多个占位部，
将上述对准标记配置于不与上述多个占位部的任一个重叠的位置。
16.根据权利要求9至15中任一项所述的制造方法，其特征在于，
在上述元件分离区域中形成上述绝缘体的步骤包含：
在上述半导体基板的上述第1面形成槽的步骤；
以填埋上述槽的方式在上述半导体基板的上述第1面形成构成上述绝缘体的绝缘膜的步骤；以及
使上述绝缘膜的表面平坦化的步骤。
CN201710623201.0A 2016-07-27 2017-07-27 半导体装置以及半导体装置的制造方法 Active CN107665883B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016147676A JP6955852B2 (ja) 2016-07-27 2016-07-27 半導体装置および半導体装置の製造方法
JP2016-147676 2016-07-27

Publications (2)

Publication Number Publication Date
CN107665883A true CN107665883A (zh) 2018-02-06
CN107665883B CN107665883B (zh) 2022-03-29

Family

ID=61010057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710623201.0A Active CN107665883B (zh) 2016-07-27 2017-07-27 半导体装置以及半导体装置的制造方法

Country Status (3)

Country Link
US (2) US10157853B2 (zh)
JP (4) JP6955852B2 (zh)
CN (1) CN107665883B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581264B2 (en) * 2019-08-21 2023-02-14 Micron Technology, Inc. Electronic devices comprising overlay marks, memory devices comprising overlay marks, and related methods
CN113764258A (zh) * 2020-06-05 2021-12-07 联华电子股份有限公司 半导体装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116999A (ja) * 1997-06-27 1999-01-22 Hitachi Ltd 半導体集積回路装置およびその製造方法ならびにその設計方法
JP2005150686A (ja) * 2003-10-22 2005-06-09 Sharp Corp 半導体装置およびその製造方法
CN102637712A (zh) * 2011-02-09 2012-08-15 佳能株式会社 半导体装置及其制造方法
US20160190041A1 (en) * 2014-12-29 2016-06-30 Globalfoundries Singapore Pte. Ltd. Device without zero mark layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2729413B2 (ja) * 1991-02-14 1998-03-18 三菱電機株式会社 半導体装置
JP2004356316A (ja) 2003-05-28 2004-12-16 Toshiba Corp 半導体装置及びその製造方法
US7816231B2 (en) * 2006-08-29 2010-10-19 International Business Machines Corporation Device structures including backside contacts, and methods for forming same
JP5117698B2 (ja) * 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
NL1036179A1 (nl) 2007-11-20 2009-05-25 Asml Netherlands Bv Lithographic apparatus and method.
JP5259211B2 (ja) * 2008-02-14 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2014229726A (ja) * 2013-05-22 2014-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6202521B2 (ja) * 2013-06-27 2017-09-27 学校法人福岡大学 シリコンウエハ及び配線形成方法
JP6202566B2 (ja) * 2013-10-29 2017-09-27 日東電工株式会社 光電気混載基板およびその製法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116999A (ja) * 1997-06-27 1999-01-22 Hitachi Ltd 半導体集積回路装置およびその製造方法ならびにその設計方法
JP2005150686A (ja) * 2003-10-22 2005-06-09 Sharp Corp 半導体装置およびその製造方法
CN102637712A (zh) * 2011-02-09 2012-08-15 佳能株式会社 半导体装置及其制造方法
US20160190041A1 (en) * 2014-12-29 2016-06-30 Globalfoundries Singapore Pte. Ltd. Device without zero mark layer

Also Published As

Publication number Publication date
CN107665883B (zh) 2022-03-29
JP2023010782A (ja) 2023-01-20
JP2018018941A (ja) 2018-02-01
JP2023181239A (ja) 2023-12-21
US10157853B2 (en) 2018-12-18
US10431553B2 (en) 2019-10-01
US20190081006A1 (en) 2019-03-14
JP6955852B2 (ja) 2021-10-27
JP2021140183A (ja) 2021-09-16
US20180033735A1 (en) 2018-02-01

Similar Documents

Publication Publication Date Title
US9478480B2 (en) Alignment mark and method of formation
DE102014113917B4 (de) Kontaktanschlussflächenstruktur, elektronisches Bauelement und Verfahren zur Herstellung einer Kontaktanschlussflächenstruktur
US10170450B2 (en) Method for bonding and interconnecting integrated circuit devices
TWI575652B (zh) 自積體電路之晶圓背面層整合基板穿孔
US11043448B2 (en) Semiconductor device with vertically separated openings and manufacturing method thereof
US20090212438A1 (en) Integrated circuit device comprising conductive vias and method of making the same
TW201041035A (en) Integrated circuit structure
JP2023181239A (ja) 半導体装置
TW201225183A (en) Semiconductor devices having through-contacts and related fabrication methods
TW200845119A (en) Trench structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels
US20140217577A1 (en) Semiconductor Device and Method for Manufacturing a Semiconductor Device
CN104916580B (zh) 半导体装置的制造方法以及半导体集成电路晶片
CN109712961B (zh) 三维集成电路及其制造方法
CN105957843A (zh) 导电通孔结构
KR100957185B1 (ko) 3차원 집적회로 집적화 시 상부 층 실리콘의 품질을 유지하기 위한 웨이퍼 가공 방법
TW201005826A (en) Semiconductor device, semiconductor chip, manufacturing methods thereof, and stack package
US20140134757A1 (en) Method to Form Multiple Trenches Utilizing a Grayscale Mask
KR100969947B1 (ko) 3차원 ｉｃ 집적화 시 두께 및 하부 층 구조에 무관한 웨이퍼 얼라인먼트 방법
US6677193B2 (en) Method of producing semiconductor device and its structure
US6657312B2 (en) Semiconductor device in which bump used for fixing potential of silicon substrate can be easily formed
US20090273084A1 (en) Optically transparent wires for secure circuits and methods of making same
KR102319994B1 (ko) 반도체 구조체 및 그 제조 방법
KR100998947B1 (ko) 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법
WO2022104972A1 (zh) 半导体器件及其制作方法
US7026198B2 (en) Focused ion beam treatment method and semiconductor device suitable for its implementation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant