CN107633857A - 存储器装置及其压力测试方法 - Google Patents

存储器装置及其压力测试方法 Download PDF

Info

Publication number
CN107633857A
CN107633857A CN201710119680.2A CN201710119680A CN107633857A CN 107633857 A CN107633857 A CN 107633857A CN 201710119680 A CN201710119680 A CN 201710119680A CN 107633857 A CN107633857 A CN 107633857A
Authority
CN
China
Prior art keywords
memory cell
coupled
local bitline
odd
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710119680.2A
Other languages
English (en)
Other versions
CN107633857B (zh
Inventor
陈毓明
洪希贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN107633857A publication Critical patent/CN107633857A/zh
Application granted granted Critical
Publication of CN107633857B publication Critical patent/CN107633857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明涉及一种包含存储器单元阵列和控制单元的存储器装置及其压力测试方法。所述存储器单元阵列包含：按行和列配置的多个存储器单元；在行方向上延伸且耦合到所述存储器单元的相应行的多个字线；以及在列方向上延伸且耦合到所述存储器单元的相应列的多个局部位线。所述控制单元经配置以进行：编程存储器单元的所述行中的所选行以具有数字状态的预定模式，基于所述预定模式将所述局部位线中的所选局部位线耦合到全局位线且将所述局部位线中的非选局部位线耦合到接地，将压力电压施加到所述全局位线，且在预定时间段之后感测存储器单元的所述所选行的数字状态。

Description

存储器装置及其压力测试方法
技术领域
本发明涉及一种存储器装置和所述存储器装置的一种压力测试方法。
背景技术
存储器装置通常用于存储电子装置的可执行代码和数据。许多电子装置长时间操作，且持续向与其相关联的存储器装置传送大量数据且从与其相关联的存储器装置传送出大量数据。此类连续操作可能降低存储器装置的性能。因此，存储器装置被压力测试以确定其是否将根据设计预期而执行以处理应付运行时操作的压力。
发明内容
根据本发明的实施例，存储器装置包含存储器单元阵列和控制单元。所述存储器单元阵列包含：按行和列配置的多个存储器单元；在行方向上延伸且耦合到所述存储器单元的相应行的多个字线；以及在列方向上延伸且耦合到所述存储器单元的相应列的多个局部位线。所述控制单元经配置以进行：编程存储器单元的所述行中的所选行以具有数字状态的预定模式(predetermined pattern)，基于所述预定模式将所述局部位线中的所选局部位线耦合到全局位线且将所述局部位线中的非选局部位线耦合到接地，将压力电压施加到所述全局位线，且在预定时间之后感测存储器单元的所述所选行的数字状态。
根据本发明的另一实施例，存储器装置的压力测试方法包含提供存储器单元阵列，所述存储器单元阵列包含按行和列配置的多个存储器单元、在行方向上延伸且耦合到存储器单元的相应行的多个字线和在列方向上延伸且耦合到存储器单元的相应列的多个局部位线。所述压力测试方法还包含：编程存储器单元的所述行中的所选行以具有数字状态的预定模式，基于所述预定模式将所述局部位线中的所选局部位线耦合到全局位线且将所述局部位线中的非选局部位线耦合到接地，将压力电压施加到所述全局位线，以及在预定时间之后感测存储器单元的所述所选行的数字状态。
并入本发明中且构成本发明的一部分的附图说明所揭示实施例，且连同描述用以解释所揭示实施例。
附图说明
图1为根据所说明实施例的存储器装置的示意图；
图2为根据所说明实施例的存储器装置的存储器阵列和列解码器的电路图；
图3为根据所说明实施例的对存储器装置执行压力测试的过程的流程图；
图4为根据所说明实施例的在压力测试期间存储器装置的电路图；
图5为根据所说明实施例的在压力测试期间在两个相邻局部位线之间发生短路时存储器装置的电路图。
附图标记说明：
100、200：存储器装置
110、210：存储器阵列
120、220：列解码器
130：感测放大器
140：行解码器
150：控制单元
152：处理器
154：存储单元
156：电压产生器
210a：第一存储器阵列部分
210b：第二存储器阵列部分
220a：第一列解码器部分
220b：第二列解码器部分
222：上半部分
224：下半部分
300：过程
310、312、314、316：步骤
500：短路
GBL<0>：第一全局位线
GBL<1>：第二全局位线
LBL<0>～LBL<15>：局部位线
M0_0～M0_15、M1_0～M1_15、Mn_0～Mn_15：存储器单元
P0、P2、P4、P6、P8、P10、P12、P14：偶数传递晶体管
P1、P3、P5、P7、P9、P11、P13、P15：奇数传递晶体管
WL<0>、WL<1>、WL<n-1>、WL<n>：字线
YSA<0>、YSA<2>、YSA<4>、YSA<6>：偶数选择线
YSA<1>、YSA<3>、YSA<5>、YSA<7>：奇数选择线
具体实施方式
现将详细参考本发明的实施例，在附图中说明所述实施例的实例。在可能的情况下，将附图各处使用相同的元件符号来指示相同或类似的部分。
图1为根据所说明实施例的存储器装置100的示意图。根据图1，存储器装置100包含存储器阵列110，存储器阵列110包含按行和列配置的多个存储器单元。存储器装置100还包含列解码器120、感测放大器130、行解码器140和控制单元150。列解码器120耦合到存储器阵列110中的多个局部位线以用于存取存储器阵列110中的一列存储器单元。行解码器140耦合到存储器阵列110中的多个字线以用于存取存储器阵列110中的一行存储器单元。感测放大器130耦合到存储器阵列110以用于读取存储于存储器阵列110中的存储器单元中的数据。尽管列解码器120、感测放大器130和行解码器140被说明为单独电路，但所属领域的技术人员将认识到，列解码器120、感测放大器130和行解码器140可组合在一个电路中。
控制单元150耦合到列解码器120、感测放大器130和行解码器140以用于响应于来自外部装置(未显示)的命令而控制列解码器120、感测放大器130和行解码器140的操作。在图1中所说明的实施例中，控制单元150包含处理器152、存储单元154和电压产生器156。存储单元154经配置以存储指令，所述指令由处理器152执行以响应于来自外部装置的命令信号而控制列解码器120、感测放大器130和行解码器140的操作。处理器152为可经配置以执行存储于存储单元154中的指令的通用处理器。电压产生器156经配置以产生各种电压以用于控制列解码器120、感测放大器130和行解码器140的操作。在替代实施例中，控制单元150可包含经配置以控制列解码器120、感测放大器130和行解码器140的操作的专用逻辑电路。
图2为根据所说明实施例的存储器装置200的存储器阵列210和列解码器220的电路图。存储器装置200为NOR闪存器装置。存储器阵列210包含第一存储器阵列部分210a和第二存储器阵列部分210b。列解码器220包含具有相同结构的第一列解码器部分220a和第二列解码器部分220b。第一存储器阵列部分210a经由第一列解码器部分220a耦合到第一全局位线GBL<0>。第二存储器阵列部分210b经由第二列解码器部分220b耦合到第二全局位线GLB<1>。以下提供关于第一存储器阵列部分210a和第一列解码器部分220a的结构、测试方法和操作的详细解释。第二存储器阵列部分210b和第二列解码器部分220b的结构、控制方法和操作类似于第一存储器阵列部分210a和第一列解码器220a的结构、控制方法和操作，且因此将不重复其详细解释。
第一存储器阵列部分210a包含多个存储器单元M0_0、M0_1、…、和Mn_7，多个局部位线LBL<0>、LBL<1>、…、和LBL<7>(在下文中统称为“LBL<0:7>”)，和多个字线WL<0>、WL<1>、…、WL<n-1>和WL<n>(在下文中统称为“WL<0:n>”)，其中n为大于或等于2的整数。
存储器单元M0_0、M0_1、…、和Mn_7按行和列配置。每一存储器单元包含耦合到局部位线LBL<0:7>中的相应局部位线的第一端子、经耦合以接收接地电压(例如，0V)的第二端子以及耦合到字线WL<0:n>中的对应字线的控制端子(例如，栅极)。举例来说，存储器单元M0_0包含耦合到局部位线LBL<0>的第一端子、耦合到接地的第二端子和耦合到字线WL<0>的控制端子。每行存储器单元可分类为沿存储器单元的平行行的行方向交替配置的偶数存储器单元和奇数存储器单元。举例来说，存储器单元M0_0、M0_1、…、和M0_7的行可分类为偶数存储器单元M0_0、M0_2、M0_4和M0_6，以及与其交替配置的奇数存储器单元M0_1、M0_3、M0_5和M0_7。
字线WL<0:n>在行方向上延伸，且耦合到存储器单元的相应行的控制端子。举例来说，字线WL<0>耦合到所述行的存储器单元M0_0、M0_1、…、和M0_7的控制端子；字线WL<1>耦合到所述行的存储器单元M1_0、M1_1、…、和M1_7的控制端子；等等。
局部位线LBL<0:7>在存储器单元的平行列的列方向上延伸，且耦合到存储器单元M0_0、M0_1、…、和Mn7的相应列的第一端子。举例来说，局部位线LBL<0>耦合到存储器单元M0_0、M1_0、…、和Mn0的列的第一端子；局部位线LBL<1>耦合到存储器单元M0_1、M1_1、…、和Mn_1的列的第一端子。局部位线LBL<0:7>可分类为偶数局部位线LBL<0>、LBL<2>、LBL<4>和LBL<6>以及奇数局部位线LBL<1>、LBL<3>、LBL<5>和LBL<7>，所述偶数局部位线和奇数局部位线沿行方向交替配置。偶数局部位线LBL<0>、LBL<2>、LBL<4>和LBL<6>耦合到偶数存储器单元的相应列。奇数局部位线LBL<1>、LBL<3>、LBL<5>和LBL<7>耦合到奇数存储器单元的相应列。
第一列解码器部分220a耦合在第一存储器阵列部分210a与第一全局位线GBL<0>之间。第一列解码器部分220a包含上半部分222和下半部分224。上半部分222包含多个偶数传递晶体管P0、P2、P4和P6。下半部分224包含多个奇数传递晶体管P1、P3、P5和P7。偶数传递晶体管P0、P2、P4和P6中的每一个包含耦合到偶数局部位线LBL<0>、LBL<2>、LBL<4>和LBL<6>中的相应者的第一端子、耦合到第一全局位线GBL<0>的第二端子和耦合到多个偶数选择线YSA<0>、YSA<2>、YSA<4>和YSA<6>中的相应者的控制端子。类似地，奇数传递晶体管P1、P3、P5和P7中的每一个包含耦合到奇数局部位线LBL<1>、LBL<3>、LBL<5>和LBL<7>中的相应者的第一端子、耦合到第一全局位线GBL<0>的第二端子和耦合到多个奇数选择线YSA<1>、YSA<3>、YSA<5>和YSA<7>中的相应者的控制端子。在一些实施例中，偶数传递晶体管P0、P2、P4和P6以及奇数传递晶体管P1、P3、P5和P7为N型金属氧化物半导体场效应晶体管(N-typeMetal-Oxide-Semiconductor Field-Effect Transistor；N-MOSFET)。
图2中的存储器装置200的所说明配置仅为示范性的，且存储器装置200可包含更多或更少的局部位线、全局位线和传递晶体管。局部位线、全局位线和传递晶体管的数目并不受限。在一些实施例中，存储器阵列部分210a和210b以及列解码器部分220a和220b可复制多次且以周期性形式安置，其中图2中仅显示周期性形式的两个部分。
图3为根据所说明实施例的对存储器装置200执行压力测试的过程300的流程图。存储器装置200可由控制单元(例如，图1的控制单元150)控制。
根据图3，在步骤310处，控制单元150经配置以编程对应于所选字线的存储器单元的所选行以具有数字状态的预定模式(predetermined pattern)。举例来说，在一个实施例中，控制单元150可编程存储器单元的所选行以使得存储器单元的所选行中的所有奇数存储器单元具有第一数字状态，且存储器单元的所选行中的所有偶数存储器单元具有第二数字状态。第一数字状态为ON状态或“1”状态，且具有第一数字状态的存储器单元具有相对低的阈值电压。第二数字状态为OFF状态或“0”状态，且具有第二数字状态的存储器单元具有与具有第一数字状态的存储器单元的阈值电压相比相对高的阈值电压。另外，在步骤310处，控制单元150还编程存储器单元的其它行(在下文中称为“非选行”)以具有第二数字状态。
图4为根据所说明实施例的在压力测试期间的存储器装置200的电路图。如图4中所说明，控制单元150将对应于字线WL<0>的存储器单元M0_0、M0_1、…、M0_7的行选择为存储器单元的所选行。在存储器单元M0_0、M0_1、…、M0_7的所选行中，控制单元150编程奇数存储器单元M0_1、M0_3、M0_5和M0_7以具有第一数字状态(在图4中表示为“ON单元”)，且编程偶数存储器单元M0_0、M0_2、M0_4和M0_6以具有第二数字状态(在图4中表示为“OFF单元”)。因此，存储器单元M0_0、M0_1、…、M0_7的所选行经编程以具有“01010101”的状态模式，其中“1”表示第一数字状态且“0”表示第二数字状态。
在替代实施例中，控制单元150可替代地编程存储器单元的所选行中的所有偶数存储器单元以具有第一数字状态，且编程存储器单元的所选行中的所有奇数存储器单元以具有第二数字状态。
返回参考图3，在步骤312处，控制单元150基于数字状态的预定模式将局部位线中的所选局部位线耦合到全局位线中的其中一个且将局部位线中的非选局部位线耦合到接地。具体来说，控制单元150将耦合到偶数存储器单元或奇数存储器单元中的经编程以具有第二数字状态的存储器单元的奇数局部位线或偶数局部位线中的一些耦合到全局位线，且将奇数局部位线或偶数局部位线中的其它者耦合到接地。举例来说，如果存储器单元的所选行中的偶数存储器单元经编程以具有第二数字状态，则控制单元150将偶数局部位线耦合到全局位线且将奇数局部位线耦合到接地；以及如果存储器单元的所选行中的奇数存储器单元经编程以具有第二数字状态，则控制单元150将奇数局部位线耦合到全局位线且将偶数局部位线耦合到接地。
控制单元150通过将不同电压施加到偶数选择线YSA<0>、YSA<2>、YSA<4>和YSA<6>以及奇数选择线YSA<1>、YSA<3>、YSA<5>和YSA<7>且将不同电压施加到字线WL<0>、WL<1>、…、和WL<n>而执行步骤312。举例来说，在图4中所说明的实施例中，当奇数存储器单元M0_1、M0_3、M0_5和M0_7经编程以具有第一数字状态且偶数存储器单元M0_0、M0_2、M0_4和M0_6经编程以具有第二数字状态时，控制单元150将选择电压(在图4中表示为“YSA HV”)施加到偶数选择线YSA<0>、YSA<2>、YSA<4>和YSA<6>以接通第一列解码器部分220a中的偶数传递晶体管P0、P2、P4和P6，以便将第一存储器阵列部分210a中的偶数局部位线LBL<0>、LBL<2>、LBL<4>和LBL<6>耦合到第一全局位线GBL<0>。控制单元150还将低电压(例如，0V)(在图4中表示为“YSA 0V”)施加到奇数选择线YSA<1>、YSA<3>、YSA<5>和YSA<7>以关断列解码器部分220a中的奇数传递晶体管P1、P3、P5和P7，以便使第一存储器阵列部分210a中的奇数局部位线LBL<1>、LBL<3>、LBL<5>和LBL<7>与第一全局位线GBL<0>断开连接。
另外，控制单元150将第一字线电压施加到耦合到存储器单元的所选行的所选字线，且将第二字线电压施加到其它字线(在下文中称为“非选字线”)。在图4中所说明的实施例中，控制单元150将第一字线电压(在图4中表示为“WL HV”)施加到字线WL<0>，字线WL<0>耦合到存储器单元M0_0、M0_1、…、M0_7的所选行的控制端子，且将0V施加到非选字线WL<1>、WL<2>、…、和WL<n>。因为奇数存储器单元M0_1、M0_3、M0_5和M0_7经编程以具有相对低的阈值电压，所以由施加到字线WL<0>的第一字线电压接通奇数存储器单元M0_1、M0_3、M0_5和M0_7。另一方面，因为偶数存储器单元M0_0、M0_2、M0_4和M0_6以及非选字线WL<1>、WL<2>、…、和WL<n>上的存储器单元经编程以具有相对高的阈值电压，所以这些存储器单元关断。因此，在奇数存储器单元M0_1、M0_3、M0_5和M0_7中的每一个的第一端子与第二端子之间形成电流路径。由于电流路径，连接到奇数存储器单元M0_1、M0_3、M0_5和M0_7中的相应者的第一端子的奇数局部位线LBL<1>、LBL<3>、LBL<5>和LBL<7>上的电压经由到奇数存储器单元M0_1、M0_3、M0_5和M0_7中的相应者的第二端子的接地的连接而下拉到接地。因此，奇数局部位线LBL<1>、LBL<3>、LBL<5>和LBL<7>耦合到接地(在图4中表示为“由单元接地”)。
在步骤314处，控制单元150将压力电压施加到全局位线。举例来说，在图4中所说明的实施例中，控制单元150将压力电压(在图4中表示为“压力HV”)施加到第一全局位线GBL<0>和第二全局位线GBL<1>二个。因为偶数局部位线LBL<0>、LBL<2>、LBL<4>和LBL<6>耦合到第一全局位线GBL<0>，所以将压力电压(在图4中表示为“HV”)施加到偶数局部位线LBL<0>、LBL<2>、LBL<4>和LBL<6>。另一方面，因为奇数局部位线LBL<1>、LBL<3>、LBL<5>和LBL<7>与第一全局位线GBL<0>断开连接，所以奇数局部位线LBL<1>、LBL<3>、LBL<5>和LBL<7>保持耦合到接地。因此，在存储器装置200中的每对相邻局部位线之间施加压力电压。以此方式，对存储器装置200执行压力测试。
在压力测试期间，如果在奇数局部位线LBL<1>、LBL<3>、LBL<5>和LBL<7>中的其中一个与其相邻偶数局部位线之间发生短路，则奇数存储器单元M0_1、M0_3、M0_5和M0_7中的耦合到奇数局部位线的存储器单元的编程将从第一数字状态变为第二数字状态。
图5为根据所说明实施例的在压力测试期间在两个相邻局部位线之间发生短路500时存储器装置200的电路图。如图5中所说明，当在第一存储器阵列部分210a中的奇数局部位线LBL<1>与偶数局部位线LBL<2>之间发生短路500时，在局部位线LBL<1>与LBL<2>之间形成短路电流路径。如先前所描述，将压力电压施加到偶数局部位线LBL<2>，而奇数局部位线LBL<1>接地。因为在奇数局部位线LBL<1>与偶数局部位线LBL<2>之间形成短路电流路径，所以奇数局部位线LBL<1>上的电压从接地电压上拉到压力电压。因此，预编程为第一数字状态的奇数存储器单元M0_1(即，“ON单元”)由施加到其控制端子的字线电压和施加到其第一端子的压力电压编程为第二数字状态(即，“OFF单元”)。因此，存储器单元M0_0、M0_1、…、M0_7的所选行的状态模式变成“00010101”。
一旦奇数存储器单元M0_1编程为第二数字状态，奇数存储器单元M0_1就关断且不再传导电流。因此，局部位线LBL<1>上的电压保持为压力电压。除了奇数存储器单元M0_1被编程为第二数字状态以外，其它奇数存储器单元M0_3、M0_5和M0_7保持处于第一数字状态。然后，存储器装置200的压力测试可继续以检测其它奇数局部位线LBL<3>、LBL<5>和LBL<7>与其相邻偶数局部位线之间的其它短路。
在图5中所说明的实例中，在第一存储器阵列部分210a的区域中的奇数局部位线LBL<1>与偶数局部位线LBL<2>之间发生短路。然而，可能在第一列解码器部分220a的区域中(例如，在存储器单元Mn_0、Mn_1、…、和Mn_7上方的区域中或在存储器单元M0_0、M0_1、…、M0_7下方的区域中)的奇数局部位线LBL<1>与偶数局部位线LBL<2>之间发生短路。在此情况下，奇数存储器单元M0_1也将编程为第二数字状态。因此，所揭示的实施例的压力测试方法不仅可检测存储器阵列部分210a的区域中的短路，而且可检测列解码器部分220a的区域中的短路。
返回参考图3，在步骤316处，在经过一预定时间内进行存储器装置200的压力测试之后，控制单元150感测存储器单元M0_0、M0_1、…、M0_7的所选行的数字状态。具体来说，控制单元150控制感测放大器(例如，图1的感测放大器130)以感测存储器单元M0_0、M0_1、…、M0_7的所选行的数字状态。如果奇数存储器单元M0_1、M0_3、M0_5和M0_7中的任一个具有第二数字状态，则控制单元150将确定在奇数局部位线LBL<1>、LBL<3>、LBL<5>和LBL<7>中的耦合到奇数存储器单元的局部位线周围发生短路。举例来说，如图5中所说明，如果感测放大器130感测到数字状态M0_1从第一数字状态变成第二数字状态，则控制单元150将确定在奇数局部位线LBL<1>周围发生短路。
在此已描述第一存储器阵列部分210a的结构和压力测试方法。所属领域的技术人员现将显而易见的是，第二存储器阵列部分210b具有与针对第一存储器阵列部分210a描述的结构和压力测试方法类似的结构和压力测试方法。
另外，所属领域的技术人员现将显而易见的是，过程300并不限于图3中所说明的实施例。也就是说，过程300可包含图3中所说明的步骤中的一或多个。另外，过程300可包含一或多个额外步骤。此外，过程300中的步骤的序列并不限于图3中所说明的实施例。举例来说，替代在图3中所说明的实施例中在步骤314之后执行步骤316，也可在步骤314之前执行步骤316。
根据所揭示的实施例的用于存储器装置的压力测试方法和系统具有优于常规技术的明显优点。所揭示的实施例的压力测试方法可检测存储器装置中的一个以上短路而不受任何短路中断。另一方面，在常规压力测试方法中，当检测到短路时，将停止整个压力测试。另外，所揭示的实施例的压力测试方法可检测存储器阵列区域和列解码器区域两者中的短路。因此，与常规压力测试方法相比，所揭示的实施例的压力测试方法更有效。
通过考虑说明书并且实践本文中所揭示的本发明，本发明的其它实施例对于所属领域的技术人员而言将是显而易见的。希望本说明书和实例仅被视为示范性的，其中本发明的真实范围和精神由以上权利要求书来指示。

Claims (16)

1.一种存储器装置，其特征在于，包括存储器单元阵列以及控制单元，所述存储器单元阵列，包含：
多个存储器单元，按行和列配置；
多个字线，在行方向上延伸且耦合到所述存储器单元的相应行；以及
多个局部位线，在列方向上延伸且耦合到所述存储器单元的相应列，
所述控制单元经配置以进行：
编程所述存储器单元的所述行中的所选行以具有数字状态的预定模式；
基于所述预定模式将所述局部位线中的所选局部位线耦合到全局位线且将所述局部位线中的非选局部位线耦合到接地；
将压力电压施加到所述全局位线；以及
在一预定时间之后，感测所述存储器单元的所述所选行的数字状态。
2.根据权利要求1所述的存储器装置，其特征在于，所述存储器单元的每一行包含沿所述行方向交替配置的偶数存储器单元和奇数存储器单元，
所述控制单元经配置以在编程所述存储器单元的所述所选行以具有数字状态的所述预定模式时：
编程所述存储器单元的所述所选行中的所述偶数存储器单元或所述奇数存储器单元中的存储器单元以具有第一数字状态；
编程所述存储器单元的所述所选行中的所述偶数存储器单元或所述奇数存储器单元中的其它存储器单元以具有第二数字状态；以及
编程所述存储器单元的非选行以具有所述第二数字状态，
具有所述第一数字状态的所述存储器单元的阈值电压低于具有所述第二数字状态的所述存储器单元的阈值电压。
3.根据权利要求2所述的存储器装置，其特征在于，所述多个局部位线包含耦合到所述偶数存储器单元的偶数局部位线和耦合到所述奇数存储器单元的奇数局部位线，
所述控制单元经配置以在基于所述预定模式将所述局部位线的所述所选局部位线耦合到所述全局位线且将所述局部位线的所述非选局部位线耦合到接地时进行：
如果所述存储器单元的所述所选行中的所述偶数存储器单元经编程以具有所述第二数字状态，则将所述偶数局部位线耦合到所述全局位线且将所述奇数局部位线耦合到接地；以及
如果所述存储器单元的所述所选行中的所述奇数存储器单元经编程以具有所述第二数字状态，则将所述奇数局部位线耦合到所述全局位线且将所述偶数局部位线耦合到接地。
4.根据权利要求3所述的存储器装置，其特征在于，还包含列解码器，所述列解码器包含：
多个偶数传递晶体管，耦合在所述全局位线与所述偶数局部位线中的相应偶数局部位线之间；以及
多个奇数传递晶体管，耦合在所述全局位线与所述奇数局部位线中的相应奇数局部位线之间，
其中所述控制单元经配置以进行：
在将所述偶数局部位线耦合到所述全局位线且将所述奇数局部位线耦合到接地时，接通所述偶数传递晶体管且关断所述奇数传递晶体管；以及
在将所述奇数局部位线耦合到所述全局位线且将所述偶数局部位线耦合到接地时，接通所述奇数传递晶体管且关断所述偶数传递晶体管。
5.根据权利要求3所述的存储器装置，其特征在于，所述控制单元进一步经配置以进行：
将第一字线电压施加到耦合到所述存储器单元的所述所选行的所选字线；以及
将第二字线电压施加到所述存储器阵列中的非选字线。
6.根据权利要求2所述的存储器装置，其特征在于，所述控制单元进一步经配置以在所述预定时间之后：
如果经编程以具有所述第一数字状态的所述存储器单元中的其中一个的数字状态变为所述第二数字状态，则确定在耦合到所述存储器单元的所述局部位线周围发生短路。
7.根据权利要求1所述的存储器装置，其特征在于，所述存储器单元中的每一个包含耦合到相应字线的控制端子、耦合到相应局部位线的第一端子和经耦合以接收接地电压的第二端子。
8.根据权利要求4所述的存储器装置，其特征在于，所述偶数传递晶体管和奇数传递晶体管为N型金属氧化物半导体场效应晶体管。
9.一种存储器装置的压力测试方法，其特征在于，包括：
提供存储器单元阵列，所述存储器单元阵列包含：多个存储器单元，按行和列配置；多个字线，在行方向上延伸且耦合到所述存储器单元的相应行；以及多个局部位线，在列方向上延伸且耦合到所述存储器单元的相应列；
编程所述存储器单元的所述行中的所选行以具有数字状态的预定模式；
基于所述预定模式将所述局部位线中的所选局部位线耦合到全局位线，且将所述局部位线中的非选局部位线耦合到接地；
将压力电压施加到所述全局位线；以及
在一预定时间之后，感测所述存储器单元的所述所选行的数字状态。
10.根据权利要求9所述的压力测试方法，其特征在于，所述存储器单元的每一行包含沿所述行方向交替配置的偶数存储器单元和奇数存储器单元，
所述编程所述存储器单元的所述行中的所述所选行以具有数字状态的所述预定模式包含：
编程所述存储器单元的所述所选行中的所述偶数存储器单元或所述奇数存储器单元中的存储器单元以具有第一数字状态；
编程所述存储器单元的所述所选行中的所述偶数存储器单元或所述奇数存储器单元中的其它存储器单元以具有第二数字状态；以及
编程所述存储器单元的非选行以具有所述第二数字状态，
具有所述第一数字状态的所述存储器单元的阈值电压低于具有所述第二数字状态的所述存储器单元的阈值电压。
11.根据权利要求10所述的压力测试方法，其特征在于，所述多个局部位线包含耦合到所述偶数存储器单元的偶数局部位线和耦合到所述奇数存储器单元的奇数局部位线，
所述基于所述预定模式将所述局部位线中的所述所选局部位线耦合到所述全局位线，且将所述局部位线中的所述非选局部位线耦合到接地包含：
如果所述存储器单元的所述所选行中的所述偶数存储器单元经编程以具有所述第二数字状态，则将所述偶数局部位线耦合到所述全局位线且将所述奇数局部位线耦合到接地；以及
如果所述存储器单元的所述所选行中的所述奇数存储器单元经编程以具有所述第二数字状态，则将所述奇数局部位线耦合到所述全局位线且将所述偶数局部位线耦合到接地。
12.根据权利要求11所述的压力测试方法，其特征在于，还包含：
提供列解码器，所述列解码器包含：
多个偶数传递晶体管，耦合在所述全局位线与所述偶数局部位线中的相应偶数局部位线之间；以及
多个奇数传递晶体管，耦合在所述全局位线与所述奇数局部位线中的相应奇数局部位线之间，
其中所述压力测试方法还包含：
在将所述偶数局部位线耦合到所述全局位线且将所述奇数局部位线耦合到接地时，接通所述偶数传递晶体管且关断所述奇数传递晶体管；以及
在将所述奇数局部位线耦合到所述全局位线且将所述偶数局部位线耦合到接地时，接通所述奇数传递晶体管且关断所述偶数传递晶体管。
13.根据权利要求11所述的压力测试方法，其特征在于，还包含：
将第一字线电压施加到耦合到所述存储器单元的所述所选行的所选字线；以及
将第二字线电压施加到所述存储器阵列中的非选字线。
14.根据权利要求10所述的压力测试方法，其特征在于，还包含：
接通所述存储器单元的所述所选行中的所述偶数存储器单元和所述奇数存储器单元中的经编程以具有所述第一数字状态的存储器单元；以及
关断所述存储器单元的所述所选行中的所述偶数存储器单元和所述奇数存储器单元中的其它经编程以具有所述第二数字状态的存储器单元。
15.根据权利要求10所述的压力测试方法，其特征在于，还包含：
在所述预定时间之后，如果经编程以具有所述第一数字状态的存储器单元中的其中一个的所述数字状态变为所述第二数字状态，则确定在耦合到所述存储器单元的所述局部位线周围发生短路。
16.根据权利要求9所述的压力测试方法，其特征在于，提供所述存储器单元阵列包含：
将所述存储器单元中的每一个的第一端子耦合到所述局部位线中的相应局部位线；
将所述存储器单元中的每一个的第二端子耦合到接地；以及
将所述存储器单元中的每一个的控制端子耦合到所述字线中的相应字线。
CN201710119680.2A 2016-07-18 2017-03-02 存储器装置及其压力测试方法 Active CN107633857B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/213,030 2016-07-18
US15/213,030 US9627091B1 (en) 2016-07-18 2016-07-18 Memory device and stress testing method of same

Publications (2)

Publication Number Publication Date
CN107633857A true CN107633857A (zh) 2018-01-26
CN107633857B CN107633857B (zh) 2020-08-11

Family

ID=58765575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710119680.2A Active CN107633857B (zh) 2016-07-18 2017-03-02 存储器装置及其压力测试方法

Country Status (3)

Country Link
US (1) US9627091B1 (zh)
CN (1) CN107633857B (zh)
TW (1) TWI612526B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739023A (zh) * 2018-07-20 2020-01-31 深圳衡宇芯片科技有限公司 检测固态存储装置存储状态的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11276463B2 (en) 2020-06-16 2022-03-15 Micron Technology, Inc. Matching patterns in memory arrays
US20230267987A1 (en) * 2022-02-24 2023-08-24 Changxin Memory Technologies, Inc. Method and apparatus for intensifying current leakage between adjacent memory cells, and method and apparatus for current leakage detection

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518005A (zh) * 2003-01-24 2004-08-04 株式会社瑞萨科技 降低老化试验时的功耗的半导体存储器
US6973005B2 (en) * 2001-12-12 2005-12-06 Micron Technology, Inc. Flash array implementation with local and global bit lines
US20110228612A1 (en) * 2010-03-18 2011-09-22 Kabushiki Kaisha Toshiba Semiconductor memory and semiconductor memory test method
CN103531245A (zh) * 2012-07-04 2014-01-22 宜扬科技股份有限公司 非挥发性记忆装置中的位线的检测方法
CN104347121A (zh) * 2014-10-28 2015-02-11 武汉新芯集成电路制造有限公司 一种闪存可靠性的筛选测试方法
CN104681102A (zh) * 2015-03-10 2015-06-03 武汉新芯集成电路制造有限公司 快闪存储器位线间缺陷的检测方法
CN105229744A (zh) * 2013-04-08 2016-01-06 苏尔格有限公司 具有局部/全局位线架构以及用于在读取时全局位线放电的另外的电容的存储器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002056671A (ja) 2000-08-14 2002-02-22 Hitachi Ltd ダイナミック型ｒａｍのデータ保持方法と半導体集積回路装置
JP4668199B2 (ja) 2004-08-30 2011-04-13 スパンション エルエルシー 不揮発性記憶装置の消去方法、および不揮発性記憶装置
US8120960B2 (en) 2007-11-07 2012-02-21 Spansion Israel Ltd. Method and apparatus for accessing a non-volatile memory array comprising unidirectional current flowing multiplexers
JP2012178199A (ja) * 2011-02-25 2012-09-13 Elpida Memory Inc 半導体装置及びその制御方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6973005B2 (en) * 2001-12-12 2005-12-06 Micron Technology, Inc. Flash array implementation with local and global bit lines
CN1518005A (zh) * 2003-01-24 2004-08-04 株式会社瑞萨科技 降低老化试验时的功耗的半导体存储器
US20110228612A1 (en) * 2010-03-18 2011-09-22 Kabushiki Kaisha Toshiba Semiconductor memory and semiconductor memory test method
CN103531245A (zh) * 2012-07-04 2014-01-22 宜扬科技股份有限公司 非挥发性记忆装置中的位线的检测方法
CN105229744A (zh) * 2013-04-08 2016-01-06 苏尔格有限公司 具有局部/全局位线架构以及用于在读取时全局位线放电的另外的电容的存储器
CN104347121A (zh) * 2014-10-28 2015-02-11 武汉新芯集成电路制造有限公司 一种闪存可靠性的筛选测试方法
CN104681102A (zh) * 2015-03-10 2015-06-03 武汉新芯集成电路制造有限公司 快闪存储器位线间缺陷的检测方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739023A (zh) * 2018-07-20 2020-01-31 深圳衡宇芯片科技有限公司 检测固态存储装置存储状态的方法
CN110739023B (zh) * 2018-07-20 2021-07-02 深圳衡宇芯片科技有限公司 检测固态存储装置存储状态的方法

Also Published As

Publication number Publication date
TW201804476A (zh) 2018-02-01
US9627091B1 (en) 2017-04-18
CN107633857B (zh) 2020-08-11
TWI612526B (zh) 2018-01-21

Similar Documents

Publication Publication Date Title
EP3407355B1 (en) Memory system with low read power
TW416058B (en) Novel flash memory array and decoding architecture
CN103633095B (zh) 应用于非易失性存储器的一位存储单元及其相关控制方法
CN1971762B (zh) 非易失性半导体存储器及为其编程的方法
CN107633857A (zh) 存储器装置及其压力测试方法
CN107077879A (zh) 用于经划分的sgs线的设备及方法
CN102820051B (zh) 半导体器件及其操作方法
CN105719698A (zh) 熔丝单元电路、熔丝单元阵列及包括其的存储器件
CA2797908A1 (en) Josephson magnetic random access memory system and method
CN107093452A (zh) 包括写辅助电路的sram和操作该sram的方法
CN107851455A (zh) 3d nand存储器中每个串的多个块
CN105047224B (zh) 读取闪存中所储存的数据的方法与存储器控制器
CN107039072A (zh) 非易失性存储器设备和非易失性存储器设备的操作方法
CN107564564A (zh) 存储器单元、存储器件及其电子设备
CN107210062A (zh) 用于铁电存储器中的数据感测的参考电压的设置
TW200903497A (en) High density non-volatile memory array
CN107430881A (zh) 半导体存储装置
CN105448344B (zh) 具有高速低电压双位存储器的1t紧凑型rom单元
CN107045880A (zh) 具有用于高速和低电压的双位存储的高密度rom单元
CN104517639A (zh) 存储器单元的击穿保护
CN106601285A (zh) 存储器装置及其操作方法
CN103971725B (zh) 基于电阻的随机存取存储器
CN109313924B (zh) 减少非易失性存储器单元阵列中的编程干扰的方法和设备
CN103928054B (zh) 一种包含叠层式存储器结构的存储器及其操作方法
CN109273036A (zh) 具有支持存储器操作的虚拟行的非易失性存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant