CN107564564A - 存储器单元、存储器件及其电子设备 - Google Patents

存储器单元、存储器件及其电子设备 Download PDF

Info

Publication number
CN107564564A
CN107564564A CN201710531761.3A CN201710531761A CN107564564A CN 107564564 A CN107564564 A CN 107564564A CN 201710531761 A CN201710531761 A CN 201710531761A CN 107564564 A CN107564564 A CN 107564564A
Authority
CN
China
Prior art keywords
line
bit line
paratope
auxiliary
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710531761.3A
Other languages
English (en)
Other versions
CN107564564B (zh
Inventor
郑钟勋
朴城贤
林优镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107564564A publication Critical patent/CN107564564A/zh
Application granted granted Critical
Publication of CN107564564B publication Critical patent/CN107564564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器件包括了包括多个存储器单元在内的存储器单元阵列、连接到多个存储器单元的多条字线、连接到多个存储器单元的多条位线、连接到多个存储器单元的多条互补位线、多条辅助位线、多条辅助互补位线和开关电路。开关电路在写操作期间将多条辅助位线电连接到多条位线，在写操作期间将多条辅助互补位线电连接到多条互补位线，在读操作期间将多条辅助位线与多条位线电断开，并且在读操作期间将多条辅助互补位线与多条互补位线电断开。

Description

存储器单元、存储器件及其电子设备
相关申请的交叉引用
本申请要求于2016年6月30日在韩国知识产权局提交的韩国专利申请No.10-2016-0082768以及于2017年3月24日在美国专利和商标局提交的美国专利申请15/469,037的优先权，其内容通过引用整体并入本文，其公开内容通过引用并入本文。
技术领域
本发明构思的示例性实施例涉及半导体器件，更具体地，涉及存储器单元和具有存储器单元的存储器件。
背景技术
静态随机存取存储器(SRAM)器件通常在写操作期间通过位线和互补位线将数据存储在存储器单元的锁存电路中，并且在读操作期间通过感测位线和互补位线之间的电压差来读取存储在存储器单元的锁存电路中的数据，所述电压差基于存储在存储器单元的锁存电路中的数据确定。
在SRAM器件中，当位线和互补位线的宽度相对较大时，写操作的性能通常增强并且读操作的性能通常降低。备选地，当位线和互补位线的宽度相对较小时，写操作的性能通常降低并且读操作的性能通常增强。
发明内容
本发明构思的示例性实施例提供了一种增强写操作的性能和读操作的性能的存储器单元。
本发明构思的示例性实施例提供了包括存储器单元在内的存储器件。
根据示例性实施例，存储器件包括了包括多个存储器单元在内的存储器单元阵列、连接到多个存储器单元的多条字线、连接到多个存储器单元的多条位线、连接到多个存储器单元的多条互补位线、多条辅助位线、多条辅助互补位线和开关电路。开关电路在写操作期间将多条辅助位线电连接到多条位线，在写操作期间将多条辅助互补位线电连接到多条互补位线，在读操作期间将多条辅助位线与多条位线电断开，并且在读操作期间将多条辅助互补位线与多条互补位线电断开。
根据示例性实施例，存储器件包括：存储器单元，其存储单个位；字线，连接到存储器单元；位线，连接到存储器单元；互补位线，连接到存储器单元；辅助位线；辅助互补位线和开关电路。开关电路在写操作期间将辅助位线电连接到位线，在写操作期间将辅助互补位线电连接到互补位线，在读操作期间将辅助位线与位线电断开，并且在读操作期间将辅助互补位线与互补位线电断开。
根据示例性实施例，存储器件包括了包括多个存储器单元在内的存储器单元阵列、连接到多个存储器单元的多条字线、连接到多个存储器单元的多条位线、连接到多个存储器单元的多条互补位线、多条辅助位线、多条辅助互补位线和开关电路。开关电路响应于接收到具有指示写操作的第一值的写信号而将多条辅助位线电连接到多条位线，响应于接收到具有指示写操作的第一值的写信号而将多条辅助互补位线电连接到多条互补位线，响应于接收到具有指示读操作的第二值的写信号而将多条辅助位线与多条位线电断开，以及响应于接收到具有指示读操作的第二值的写信号将多条辅助互补位线与多条互补位线电断开。
根据示例性实施例，存储器件包括：存储器单元，其存储单个位；字线，连接到存储器单元；位线，连接到存储器单元；互补位线，连接到存储器单元；辅助位线；辅助互补位线；第一开关，连接在位线和辅助位线之间；以及第二开关，连接在互补位线和辅助互补位线之间。第一开关响应于接收到具有指示写操作的第一值的写信号将辅助位线电连接到位线，并且响应于接收到具有指示读操作的第二值的写信号将辅助位线与位线电断开。第二开关响应于接收到具有指示写操作的第一值的写信号将辅助互补位线电连接到互补位线，并且响应于接收到具有指示读操作的第二值的写信号将辅助互补位线与互补位线电断开。
根据示例性实施例，存储器单元包括字线、位线、互补位线、辅助位线、辅助互补位线、数据存储电路、第一晶体管和第二晶体管。数据存储电路存储一位数据。第一晶体管耦接在位线和数据存储电路的第一电极之间，并且包括耦接到字线的栅极。第二晶体管耦接在互补位线和数据存储电路的第二电极之间，并且包括耦接到字线的栅极。在写操作期间，辅助位线电连接到位线，辅助互补位线电连接到互补位线。在读操作期间，辅助位线与位线电断开，辅助互补位线与互补位线电断开。
根据示例性实施例，存储器件包括存储器单元阵列、多条辅助位线、多条辅助互补位线以及开关电路。存储器单元阵列包括耦接到多条字线、多条位线和多条互补位线的多个存储器单元。多条辅助位线基本上平行于多条位线。多条辅助互补位线基本上平行于多条互补位线。在写操作期间，开关电路被接通以分别将多条辅助位线电连接到多条位线，并且分别将多条辅助互补位线电连接到多条互补位线。在读操作期间，开关电路被断开以分别将多条辅助位线与多条位线电断开，并且分别将多条辅助互补位线与多条互补位线电断开。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，本发明构思的以上和其他特征将变得更显而易见，其中：
图1是示出了根据本发明构思的示例性实施例的存储器件的框图。
图2是示出了根据本发明构思的示例性实施例的包括在图1的存储器件中的存储器单元阵列的示例的电路图。
图3是示出了根据本发明构思的示例性实施例的包括在图1的存储器件中的多条位线、多条互补位线、多条辅助位线和多条辅助互补位线的布置的示例的图。
图4是示出了根据本发明构思的示例性实施例的包括在图1的存储器件中的多条位线、多条互补位线、多条辅助位线和多条辅助互补位线的布置的示例的图。
图5是示出了根据本发明构思的示例性实施例的包括在图1的存储器件中的多条位线、多条互补位线、多条辅助位线和多条辅助互补位线的布置的示例的图。
图6是示出了根据本发明构思的示例性实施例的图1的存储器件的写性能的增强的图。
图7是示出根据本发明构思的示例性实施例的图1的存储器件的读性能的增强的图。
图8是示出了根据本发明构思的示例性实施例的包括在图1的存储器件中的多路复用器电路的示例的框图。
图9是示出了根据本发明构思的示例性实施例的图1的存储器件的操作的图。
图10是示出了根据本发明构思的示例性实施例的移动系统的框图。
具体实施方式
以下将参照附图更全面地描述本发明构思的示例性实施例。贯穿附图的相同附图标记可以表示相同元件。
在此可以使用空间相对术语如“下方”、“之下”、“下部”、“下面”、“之上”、“上部”等，以便于描述如在附图中示出的一个元件或特征相对于另外(一个或多个)元件或(一个或多个)特征的关系。将被理解的是，空间上的相对术语除了包括在附图中示出的方向之外，还意图包含设备在使用中或操作中的不同方向。例如，如果附图中的器件被翻转，则被描述为在其他元件或者特征“之下”或者“下方”或者“下面”的元件将定向在其它元件或者特征的“之上”。因此，示例性术语“之下”和“下面”可以涵盖之上和之下的定向。此外，还将理解，当层被称为在两层“之间”时，其可以是两层之间的唯一层，或者也可以存在一个或多个中间层。
应当理解，术语“第一”、“第二”、“第三”等在本文中用于区分一个元件与另一个元件，并且元件不受这些术语限制。因此，在另一示例性实施例中，示例性实施例中的“第一”元件可以被描述为“第二”元件。如本文中使用的，单数形式“一个”、“一”和“该”还意在包括复数形式，除非上下文明确地另外指示。
本文中，本领域普通技术人员将理解，当两个或更多个元件或值被描述为彼此基本上相同或大致相等时，应当理解，元件或值彼此相同，彼此不可区分或彼此可区分但是在功能上彼此相同。此外，本领域普通技术人员将理解，当两个处理被描述为基本同时地或基本上彼此在相同的时间处执行时，应当理解，可以在精确相同的时间或大致相同的时间处执行处理。将进一步理解，本领域普通技术人员将理解，当将两个部件或方向描述为基本上彼此平行或垂直延伸时，两个部件或方向精确地彼此平行或垂直延伸，或者大致平行或彼此垂直地延伸。
图1是示出了根据本发明构思的示例性实施例的存储器件的框图。
参考图1，存储器件10包括存储器单元阵列100、控制器(也称为控制器电路)200、行解码器(也称为行解码器电路)300、多路复用器(也称为多路复用器电路)400、连接到多路复用器电路400的多个写驱动器(也称为写驱动器电路)500、连接到多路复用器电路400的多个读出放大器(也称为读出放大器电路)600以及数据输入/输出(I/O)缓冲器(也称为数据I/O缓冲器电路)700。
在示例性实施例中，存储器设备10可以是静态随机存取存储器(SRAM)设备。然而，存储器单元10不限于此。
存储器单元阵列100可以包括以多个行和列布置的多个存储器单元。多个存储器单元可以连接到第一至第n字线WL1～WLn、第一至第m位线BL1～BLm以及第一至第m互补位线BLB1～BLBm。这里，n和m表示正整数。多个存储器单元中的每一个可以是例如SRAM单元。然而，多个存储器单元中的每一个不限于此。
控制器200可以基于命令信号CMD和地址信号ADDR来控制存储器件10的操作。可以从外部设备(例如，存储设备10外部的设备)接收命令信号CMD和地址信号ADDR。
控制器200可以基于地址信号ADDR产生行地址RA和列地址CA，向行解码器300提供行地址RA，并向多路复用器电路400提供列地址CA。此外，控制器200可以基于命令信号CMD产生写使能信号W_EN和读使能信号R_EN，并向多路复用器电路400提供写使能信号W_EN和读使能信号R_EN。
行解码器300可以通过第一至第n字线WL1～WLn耦接到存储器单元阵列100。行解码器300可以对从控制器200提供的行地址RA进行解码，并且通过激活与行地址RA相对应的第一至第n字线WL1～WLn中的一条来选择包括在存储器单元阵列100中的多个行中的一行。例如，行解码器300可以将字线驱动电压施加到与行地址RA相对应的字线。
多路复用器电路400可以通过第一至第m位线BL1～BLm和第一至第m互补位线BLB1～BLBm耦接到存储器单元阵列100。多路复用器电路400可以对从控制器200提供的列地址CA进行解码，并且从第一至第m位线BL1～BLm和第一至第m互补位线BLB1～BLBm中选择与列地址CA相对应的位线和互补位线。
此外，当从控制器200提供的写使能信号W_EN被激活时，多路复用器电路400可以将写驱动器500当中的与列地址CA相对应的列的写驱动器500耦接到所选择的位线和所选择的互补位线。例如，当写使能信号W_EN被激活时，多路复用器电路400可以将多个写驱动器500当中的与列地址CA相对应的写驱动器500连接到所选择的位线和所选择的互补位线。在这种情况下，数据I/O缓冲器700可以将从外部设备接收的数据DT提供给与列地址CA相对应的写驱动器500，并且与列地址CA相对应的写驱动器500可以通过所选择的位线和所选择的互补位线将数据DT存储在存储器单元阵列100中。
备选地，当从控制器200提供的读使能信号R_EN被激活时，多路复用器电路400可以将读出放大器600当中的与列地址CA相对应的列的读出放大器600耦接到所选择的位线和所选择的互补位线。例如，当读使能信号R_EN被激活时，多路复用器电路400可以将多个读出放大器600当中的与列地址CA相对应的读出放大器600连接到所选择的位线和所选择的互补位线。在这种情况下，与列地址CA相对应的读出放大器600可以基于所选择的位线的电压和所选择的互补位线的电压产生读数据DT，并且数据I/O缓冲器700可以将从与列地址CA相对应的读出放大器600接收到的数据DT提供给外部设备。
如图1所示，包括在存储器件10中的存储器单元阵列100还可以包括基本上与第一至第m位线BL1～BLm相平行地延伸的第一至第m辅助位线ABL1～ABLm、以及基本上与第一至第m互补位线BLB1～BLBm相平行地延伸的第一至第m辅助互补位线ABLB1～ABLBm。
此外，包括在存储器件10中的存储器单元阵列100还可以包括开关电路110，其耦接在第一至第m位线BL1～BLm和第一至第m辅助位线ABL1～ABLm之间，并耦接在第一至第m互补位线BLB1～BLBm和第一至第m辅助互补位线ABLB1～ABLBm之间。在示例性实施例中，开关电路110可以响应于由控制器200提供的写信号WS而接通。
在写操作期间，控制器200可以将处于激活状态的写信号WS提供给开关电路110。在这种情况下，开关电路110可以响应于处于激活状态的写信号WS而接通，使得第一至第m辅助位线ABL1～ABLm分别电连接到第一至第m位线BL1～BLm，第一至第m辅助互补位线ABLB1～ABLBm分别电连接到第一至第m互补位线BLB1～BLBm。因此，当写信号WS被激活时，存储器件10可以执行写操作。
在读操作期间，控制器200可以将处于解激活状态的写信号WS提供给开关电路110。在这种情况下，开关电路110可以响应于处于解激活状态的写信号WS而断开，使得第一至第m辅助位线ABL1～ABLm分别与第一至第m位线BL1～BLm电断开，并使得第一至第m辅助互补位线ABLB1～ABLBm分别与第一至第m互补位线BLB1～BLBm电断开。因此，当写信号WS被解激活时，存储器件10可以执行读操作。
例如，在示例性实施例中，写信号WS可以具有指示写操作的第一值和指示读操作的第二值。响应于接收到具有指示写操作的第一值的写信号，开关电路110可以将多条辅助位线ABL1～ABLm电连接到多条位线BL1～BLm，并且可以将多条辅助互补位线ABLB1～ABLBm电连接到多条互补位线BLB1～BLBm。响应于接收到具有指示读操作的第二值的写信号，开关电路110可以将多条辅助位线ABL1～ABLm与多条位线BL1～BLm电断开，并且可以将多条辅助互补位线ABLB1～ABLBm与多条互补位线BLB1～BLBm电断开。
图2是示出了根据本发明构思的示例性实施例的包括在图1的存储器件中的存储器单元阵列的示例的电路图。
为了便于说明，图2中仅示出了第一至第m列当中的第k列中包括的存储器单元。这里，k表示等于或小于m的正整数。应当理解，包括在第k列以外的列中的存储器单元具有与参考图2描述的存储器单元相似的结构和配置。
参考图2，存储器单元阵列100的第k列可以包括分别耦接到第一至第n字线WL1～WLn的第一至第n存储器单元101。
由于包括在存储器单元阵列100中的多个存储器单元101的结构相同，为了便于说明，本文中将仅描述耦接到第k列中的第一字线WL1的存储器单元101的结构。
存储器单元101可以包括第一晶体管M1、第二晶体管M2和数据存储电路103。
数据存储电路103可以存储一位数据。
在示例性实施例中，数据存储电路103可以包括第一反相器INV1和第二反相器INV2。
第一反相器INV1的输出电极可以耦接到第二反相器INV2的输入电极，并且第二反相器INV2的输出电极可以耦接到第一反相器INV1的输入电极，使得第一反相器INV1和第二反相器INV2形成锁存电路。
第一晶体管M1可以耦接在第k位线BLk和第一反相器INV1的输入电极之间。第一晶体管M1可以包括耦接到第一字线WL1的栅极。
第二晶体管M2可以耦接在第k互补位线BLBk和第二反相器INV2的输入电极之间。第二晶体管M2可以包括耦接到第一字线WL1的栅极。
包括在存储器单元阵列100中的多个存储器单元101中的每一个可以具有与如图2所示的耦接到第k列中的第一字线WL1的存储器单元101的结构相同的结构。
如上所述，存储器单元阵列100还可以包括开关电路110，其耦接在第一至第m位线BL1～BLm和第一至第m辅助位线ABL1～ABLm之间，并耦接在第一至第m互补位线BLB1～BLBm和第一至第m辅助互补位线ABLB1～ABLBm之间。
如图2所示，开关电路110可以包括多个第一开关SW1、多个第二开关SW2、多个第三开关SW3和多个第四开关SW4。存储器单元阵列100的第一至第m列中的每一列可以包括第一开关SW1中的一个、第二开关SW2中的一个、第三开关SW3中的一个和第四开关SW4中的一个。
参考图2，第一开关SW1可以耦接在第k位线BLk的第一端和第k辅助位线ABLk的第一端之间。第二开关SW2可以耦接在第k位线BLk的第二端和第k辅助位线ABLk的第二端之间。第三开关SW3可以耦接在第k条互补位线BLBk的第一端和第k条辅助互补位线ABLBk的第一端之间。第四开关SW4可以耦接在第k条互补位线BLBk的第二端和第k条辅助互补位线ABLBk的第二端之间。
第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4可以响应于由控制器200提供的写信号WS而接通。
因此，与位线BLk耦接的第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4以及与相同的存储器单元101相对应的互补位线BLBk可以基本上同时响应于写信号WS而接通。第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4可以在写操作期间接通，并且可以在读操作期间断开。
在示例性实施例中，单个信号可以用作写信号WS和写使能信号W_EN两者。例如，单个信号可以用作单个存储体架构中的写信号WS和写使能信号W_EN。在单个存储体架构中，图2所示的存储器单元阵列可以包括第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4，并且可以使用单个多路复用器。在示例性实施例中，可以使用多存储体架构，其中写信号WS和写使能信号W_EN是分离的信号，图2所示的存储器单元阵列包括第一开关SW1和第三开关SW3，而不包括第二开关SW2和第四开关SW4，并且其中使用多个多路复用器。
在示例性实施例中，写信号WS可以具有指示写操作的第一值和指示读操作的第二值。
在图2所示的存储器单元阵列包括第一开关SW1、第二开关、第三开关SW3和第四开关SW4的示例性实施例中，第一开关SW1和第二开关SW2可以响应于接收到具有指示写操作的第一值的写信号而将第k条辅助位线ABLk电连接到第k条位线BLk，并且可以响应于接收到具有指示读操作的第二值的写信号而将第k条辅助位线ABLk与第k条位线BLk电断开。此外，第三开关SW3和第四开关SW4可以响应于接收到具有指示写操作的第一值的写信号而将第k条辅助互补位线ABLBk电连接到第k条互补位线BLBk，并且可以响应于接收到具有指示读操作的第二值的写信号而将第k条辅助互补位线ABLBk与第k条互补位线BLBk电断开。
在图2所示的存储器单元阵列包括第一开关SW1和第三开关SW3而不包括第二开关SW2和第四开关SW4的示例性实施例中，第一开关SW1可以响应于接收到具有指示写操作的第一值的写信号而将第k条辅助位线ABLk电连接到第k条位线BLk，并且可以响应于接收到具有指示读操作的第二值的写信号而将第k条辅助位线ABLk与第k条位线BLk电断开。此外，第三开关SW3可以响应于接收到具有指示写操作的第一值的写信号而将第k条辅助互补位线ABLBk电连接到第k条互补位线BLBk，并且可以响应于接收到具有指示读操作的第二值的写信号而将第k条辅助互补位线ABLBk与第k条互补位线BLBk电断开。
因此，在写操作期间，包括在开关电路110中的第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4可以接通，使得辅助位线ABLk电连接到位线BLk，辅助互补位线ABLBk电连接到互补位线BLBk。
备选地，在读操作期间，包括在开关电路110中的第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4可以断开，使得辅助位线ABLk与位线BLk电断开，并使得辅助互补位线ABLBk与互补位线BLBk电断开。
在示例性实施例中，在写操作期间，控制器200可以共同地向包括在开关电路110中的多个第一开关SW1、多个第二开关SW2、多个第三开关SW3和多个第四开关SW4提供写信号WS。在这种情况下，在写操作期间，第一至第m辅助位线ABL1～ABLm分别电连接到第一至第m位线BL1～BLm，并且第一至第m辅助互补位线ABLB1～ABLBm分别电连接到第一至第m互补位线BLB1～BLBm。
在示例性实施例中，在写操作期间，控制器200可以仅向包括在与列地址CA相对应的列中的第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4提供写信号WS，而不向包括在开关电路110中的每个开关提供写信号。在这种情况下，在写操作期间，包括在与列地址CA相对应的列中的辅助位线ABLk和位线BLk彼此电连接，并且包括在与列地址CA相对应的列中的辅助互补位线ABLBk和互补位线BLBk彼此电连接。
在示例性实施例中，第一至第m辅助位线ABL1～ABLm中的每一条的宽度可以大于第一至第m位线BL1～BLm中的每一条的宽度。此外，第一至第m辅助互补位线ABLB1～ABLBm中的每一条的宽度可以大于第一至第m互补位线BLB1～BLBm中的每一条的宽度。
此外，在示例性实施例中，第一至第m位线BL1～BLm中的每一条的宽度可以基本上等于第一至第m互补位线BLB1～BLBm中的每一条的宽度，并且第一至第m辅助位线ABL1～ABLm中的每一条的宽度可以基本上等于第一至第m辅助互补位线ABLB1～ABLBm中的每一条的宽度。
通常，当金属线的宽度较小时，金属线的电阻较大，并且金属线的寄生电容较小。备选地，当金属线的宽度较大时，金属线的电阻较小，并且金属线的寄生电容较大。
如上所述，在示例性实施例中，第一至第m辅助位线ABL1～ABLm中的每一条的宽度可以大于第一至第m位线BL1～BLm中的每一条的宽度，第一至第m辅助互补位线ABLB1～ABLBm中的每一条的宽度可以大于第一至第m互补位线BLB1～BLBm中的每一条的宽度。因此，第一至第m辅助位线ABL1～ABLm中的每一条的电阻可以小于第一至第m位线BL1～BLm中的每一条的电阻，并且第一至第m辅助位线ABL1～ABLm中的每一条的寄生电容可以大于第一至第m位线BL1～BLm中的每一条的寄生电容。此外，第一至第m辅助互补位线ABLB1～ABLBm中的每一条的电阻可以小于第一至第m互补位线BLB1～BLBm中的每一条的电阻，并且第一至第m辅助互补位线ABLB1～ABLBm中的每一条的寄生电容可以大于第一至第m互补位线BLB1～BLBm中的每一条的寄生电容。
如图1和图2所示，多条位线BL1～BLm、多条互补位线BLB1～BLBm、多条辅助位线ABL1～ABLm以及多条辅助互补位线ABLB1～ABLBm在第一方向上延伸，并且多条字线WL1～WLn在与第一方向交叉的第二方向上延伸。
图3是示出了根据本发明构思的示例性实施例的包括在图1的存储器件中的多条位线、多条互补位线、多条辅助位线和多条辅助互补位线的布置的示例的图。
如图3所示，在示例性实施例中，第一至第m位线BL1～BLm、第一至第m互补位线BLB1～BLBm、第一至第m辅助位线ABL1～ABLm以及第一至第m辅助互补位线ABLB1～ABLBm可以形成在同一层L1上。
在这种情况下，可以在层L1上形成开关电路110(开关SW1、SW2、SW3和SW4)。在写操作期间，第一至第m位线BL1～BLm和第一至第m辅助位线ABL1～ABLm可以通过形成在层L1上的开关电路110彼此电连接，并且第一至第m互补位线BLB1～BLBm和第一至第m辅助互补位线ABLB1～ABLBm可以通过形成在层L1上的开关电路110彼此电连接。
图4是示出了根据本发明构思的示例性实施例的包括在图1的存储器件中的多条位线、多条互补位线、多条辅助位线和多条辅助互补位线的布置的示例的图。
如图4所示，在示例性实施例中，可以在第一层L1上形成第一至第m位线BL1～BLm和第一至第m互补位线BLB1～BLBm，并且第一至第m辅助位线ABL1～ABLm和第一至第m辅助互补位线ABLB1～ABLBm可以形成在位于第一层L1上方的第三层L3上。
在这种情况下，可以在第一层L1和第三层L3之间形成开关电路110(例如，开关SW1、SW2、SW3和SW4)。在写操作期间，第一至第m位线BL1～BLm和第一至第m辅助位线ABL1～ABLm可以通过形成在第一层L1和第三层L3之间的开关电路110彼此电连接，并且第一至第m互补位线BLB1～BLBm和第一至第m辅助互补位线ABLB1～ABLBm可以通过形成在第一层L1和第三层L3之间的开关电路110彼此电连接。
图5是示出了根据本发明构思的示例性实施例的包括在图1的存储器件中的多条字线、多条位线、多条互补位线、多条辅助位线和多条辅助互补位线的布置的示例的图。
图5的第一层L1和第三层L3可以与图4的第一层L1和第三层L3相同。为了便于说明，在图5中未示出形成在第一层L1和第三层L3之间的开关电路110。
参考图5，包括在存储器件10中的第一至第n字线WL1～WLn可以形成在位于第一层L1和第三层L3之间的第二层L2上。例如，在图5中，第二层L2位于第一层L1上方，并且位于第三层L3下方。
在这种情况下，形成在第一层L1和第三层L3之间的开关电路110形成为使得其不与第二层L2上的第一至第n字线WL1～WLn接触。
图6是示出了根据本发明构思的示例性实施例的图1的存储器件的写性能的增强的图。
参考图1、图2和图6，在写操作期间，当写使能信号W_EN被激活时，包括在存储器件10中的写驱动器500可以通过位线BLk和互补位线BLBk将一位数据存储在存储器单元101的数据存储电路103中。
图6表示在存储器单元101存储一位逻辑高电平时在存储器单元101中写入一位逻辑低电平的过程。
当写驱动器500在写使能信号W_EN被激活之后向位线BLk施加低电平电压时，位线BLk的电压V_BL从逻辑高电平降低到逻辑低电平。
当位线BLk的电阻和互补位线BLBk的电阻相对较小时，位线BLk的电压V_BL可以从逻辑高电平迅速降低到逻辑低电平，如图6中的G1所示。
备选地，当位线BLk的电阻和互补位线BLBk的电阻相对较大时，位线BLk的电压V_BL可以从逻辑高电平缓慢降低到逻辑低电平，如图6中的G2中所示。在这种情况下，写操作可能不能在写使能信号W_EN被解激活之前完成，并且可能发生写错误。
如上所述，在根据本发明构思的示例性实施例的存储器件10中，在写操作期间，可以具有相对较大宽度的第一至第m辅助位线ABL1～ABLm可以分别电连接到可以具有相对较小宽度的第一至第m位线BL1～BLm。此外，可以具有相对较大宽度的第一至第m辅助互补位线ABLB1～ABLBm可以分别电连接到可以具有相对较小宽度的第一至第m互补位线BLB1～BLBm。
因此，根据本发明构思的示例性实施例，在写操作期间，写驱动器500和存储器单元101之间的位线的有效电阻降低。结果，可以增强存储器件10的写性能。
图7是示出根据本发明构思的示例性实施例的图1的存储器件的读性能的增强的图。
图7表示在存储器单元101存储一位逻辑高电平时从存储器单元101读取一位数据的过程。
参考图1、图2和图7，在读使能信号R_EN被激活之后，可以基于存储在存储器单元101中的数据的逻辑电平来改变位线BLk的电压V_BL和互补位线BLBk的电压V_BLB。当读使能信号R_EN被激活时，读出放大器600可以基于位线BLk的电压V_BL和互补位线BLBk的电压V_BLB之间的差来确定存储在存储器单元101中的数据的逻辑电平。例如，与列地址CA相对应的读出放大器600可以基于所选择的位线和所选择的互补位线的电压之间的差来产生数据。
当位线BLk的寄生电容和互补位线BLBk的寄生电容相对较大时，互补位线BLBk的电压V_BLB可以从逻辑高电平缓慢降低到逻辑低电平，如图7中的G3所示。在这种情况下，位线BLk的电压V_BL与互补位线BLBk的电压V_BLB之间的差可能缓慢增加，结果可能发生读取错误。
备选地，当位线BLk的寄生电容和互补位线BLBk的寄生电容相对较小时，互补位线BLBk的电压V_BLB可以从逻辑高电平迅速降低到逻辑低电平，如图7中的G4所示。
当可以具有相对较大宽度的第一至第m辅助位线ABL1～ABLm分别电连接到可以具有相对较小宽度的第一至第m位线BL1～BLm，并且可以具有相对较大宽度的第一至第m辅助互补位线ABLB1～ABLBm分别电连接到可以具有相对较小宽度的第一至第m互补位线BLB1～BLBm时，读出放大器600与存储器单元101之间的位线的有效寄生电容可以增加。
然而，如上所述，在根据本发明构思的示例性实施例的存储器件10中，在读操作期间，第一至第m辅助位线ABL1～ABLm可以分别与第一至第m位线BL1～BLm电断开，第一至第m辅助互补位线ABLB1～ABLBm可以分别与第一至第m互补位线BLB1～BLBm电断开。
因此，根据本发明构思的示例性实施例，在读操作期间，读出放大器600和存储器单元101之间的位线的有效寄生电容减小。结果，可以增强存储器件10的读性能。
图8是示出了根据本发明构思的示例性实施例的包括在图1的存储器件中的多路复用器电路的示例的框图。
参考图8，在示例性实施例中，多路复用器电路400可以包括耦接在位线BLk和第一写驱动器500-1之间的第三晶体管M3、耦接在位线BLk和读出放大器600之间的第四晶体管M4、耦接在互补位线BLBk和第二写驱动器500-2之间的第五晶体管M5以及耦接在互补位线BLBk和读出放大器600之间的第六晶体管M6。
在示例性实施例中，第三晶体管M3和第五晶体管M5可以是例如n型金属氧化物半导体(NMOS)晶体管，并且第四晶体管M4和第六晶体管M6可以是例如p型金属氧化物半导体(PMOS)晶体管。
参考图1和图8，多路复用器电路400可以基于从控制器200接收的列地址CA、写使能信号W_EN和读使能信号R_EN来在内部产生写选择信号WRS和读选择信号RDS。
例如，当基于列地址CA选择位线BLk和互补位线BLBk时，可以在写使能信号W_EN被激活的同时激活写选择信号WRS，并且可以在读使能信号R_EN被激活的同时激活读选择信号RDS。
因此，当基于列地址CA选择位线BLk和互补位线BLBk时，第一写驱动器500-1可以耦接到位线BLk，并且第二写驱动器500-2可以耦接到互补位线BLBk，以在写使能信号W_EN被激活时执行写操作。
备选地，当基于列地址CA选择位线BLk和互补位线BLBk时，读出放大器600可以耦接到位线BLk和互补位线BLBk，以在读使能信号R_EN被激活时执行读操作。
图9是示出了根据本发明构思的示例性实施例的图1的存储器件的操作的图。
参考图1和图9，在写操作期间，控制器200可以将处于激活状态的写信号WS提供给耦接到所选择的位线BLk和所选择的互补位线BLBk的第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4。
因此，第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4可以接通。结果，辅助位线ABLk电连接到位线BLk，辅助互补位线ABLBk电连接到互补位线BLBk。
此外，多路复用器电路400可以接通第三晶体管M3和第五晶体管M5。结果，第一写驱动器500-1耦接到位线BLk，第二写驱动器500-2耦接到互补位线BLBk。
因此，第一写驱动器500-1和第二写驱动器500-2可以通过位线BLk和互补位线BLBk将数据存储在存储器单元101中。
由于辅助位线ABLk电连接到位线BLk，辅助互补位线ABLBk电连接到互补位线BLBk，所以位线BLk的有效电阻和互补位线BLBk的有效电阻可以减小。结果，可以增强存储器件10的写性能。
备选地，在读操作期间，控制器200可以将处于解激活状态的写信号WS提供给耦接到所选择的位线BLk和所选择的互补位线BLBk的第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4。
因此，第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4被断开。结果，辅助位线ABLk与位线BLk电断开，辅助互补位线ABLBk与互补位线BLBk电断开。
此外，多路复用器电路400可以接通第四晶体管M4和第六晶体管M6。结果，读出放大器600耦接到位线BLk和互补位线BLBk。
因此，读出放大器600可以基于位线BLk的电压V_BL和互补位线BLBk的电压V_BLB之间的差来读取存储在存储器单元101中的数据。
由于辅助位线ABLk与位线BLk电断开，辅助互补位线ABLBk与互补位线BLBk电断开，所以位线BLk的有效寄生电容和互补位线BLBk的有效寄生电容可以减小。因此，可以增强存储器件10的读性能。
此外，根据示例性实施例，由于存储器件10是使用与无源元件相对应的第一至第m辅助位线ABL1～ABLm和第一至第m辅助互补位线ABLB1～ABLBm形成的，因此可以低成本地形成小尺寸的存储器件10，同时提高写性能和读性能两者。
参考图9所示的存储器单元101，第一晶体管M1的栅电极可以连接到第一字线WL1，第一晶体管M1的第一电极(例如，源电极或漏电极)可以连接到第k位线BLk，并且第一晶体管M1的第二电极(例如，源电极或漏电极)可以连接到第一反相器INV1的输入电极。第二晶体管M2的栅电极可以连接到第一字线WL1，第二晶体管M2的第一电极(例如，源电极或漏电极)可以连接到第k互补位线BLBk，并且第二晶体管M2的第二电极(例如，源电极或漏电极)可以连接到第二反相器INV2的输入电极。
参考图9，存储器件10可以使用VDD预充电配置或Vss预充电配置来进行配置。
在VDD预充电配置中，第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4、第一晶体管M1、第二晶体管M2、第三晶体管M3和第五晶体管M5每个均是NMOS晶体管，第四晶体管M4和第六晶体管M6每个均是PMOS晶体管。
在Vss预充电配置中，第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4、第一晶体管M1、第二晶体管M2、第三晶体管M3和第五晶体管M5每个均是PMOS晶体管，第四晶体管(M4)和第六晶体管(M6)每个均是NMOS晶体管。
根据本发明构思的示例性实施例，在写操作期间的多条位线BL1～BLm中的每一条和多条互补位线BLB1～BLBm中的每一条的有效电阻小于在读操作期间的多条位线BL1～BLm中的每一条和多条互补位线BLB1～BLBm中的每一条的有效电阻。此外，在读操作期间的多条位线BL1～BLm中的每一条和多条互补位线BLB1～BLBm中的每一条的有效寄生电容小于在写操作期间的多条位线BL1～BLm中的每一条和多条互补位线BLB1～BLBm中的每一条的有效寄生电容。
图10是示出了根据本发明构思的示例性实施例的移动系统的框图。
参考图10，移动系统800包括应用处理器AP 810、连接电路820、用户接口830、非易失性存储器件NVM 840、易失性存储器件VM 850和电源860。在示例性实施例中，移动系统800可以是例如移动电话、智能电话、个人数字助手(PDA)、便携式多媒体播放器(PMP)、数码相机、音乐播放器、便携式游戏机、导航系统等等。
应用处理器810可以执行诸如web浏览器、游戏应用、视频播放器等的应用。
连接电路(也称为网络接口)820可以执行与外部设备的有线或无线通信。
易失性存储器件850可以存储由应用处理器810处理的数据，或者可以作为工作存储器进行操作。易失性存储器件850可以是图1的存储器件10。图1的存储器件10的结构和操作如以上参考图1至图9所述。因此，本文中省略了对易失性存储器件850的进一步详细描述。
非易失性存储器件840可以存储用于引导移动系统800的引导图像。
用户接口830可以包括至少一个输入设备和至少一个输出设备，输入设备例如是键区、触摸屏等等，输出设备例如是扬声器、显示设备等等。电源860可以向移动系统800供应电源电压。
在示例性实施例中，移动系统800还可以包括图像处理器和/或存储设备，例如存储卡、固态驱动器(SSD)等。
尽管已经参考本发明构思的示例性实施例具体示出和描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离所附权利要求所限定的本发明构思的精神和范围的情况下，可以进行形式和细节上的多种改变。

Claims (20)

1.一种存储器件，包括：
存储单个位的存储器单元；
连接到所述存储器单元的字线；
连接到所述存储器单元的位线；
连接到所述存储器单元的互补位线；
辅助位线；
辅助互补位线；以及
开关电路，其中所述开关电路在写操作期间将所述辅助位线电连接到所述位线，在写操作期间将所述辅助互补位线电连接到所述互补位线，在读操作期间将所述辅助位线与所述位线电断开，并且在读操作期间将所述辅助互补位线与所述互补位线电断开。
2.根据权利要求1所述的存储器件，其中所述位线、所述互补位线、所述辅助位线和所述辅助互补位线在第一方向上延伸。
3.根据权利要求1所述的存储器件，其中所述字线在与所述第一方向交叉的第二方向上延伸。
4.根据权利要求1所述的存储器件，其中所述辅助位线的宽度大于所述位线的宽度。
5.根据权利要求4所述的存储器件，其中所述辅助互补位线的宽度大于所述互补位线的宽度。
6.根据权利要求5所述的存储器件，其中所述位线的宽度等于所述互补位线的宽度。
7.根据权利要求6所述的存储器件，其中所述辅助位线的宽度等于所述辅助互补位线的宽度。
8.根据权利要求1所述的存储器件，其中所述存储器单元包括第一晶体管、第二晶体管和数据存储电路。
9.根据权利要求8所述的存储器件，其中，所述数据存储电路包括：
第一反相器，包括输入电极和输出电极；和
第二反相器，包括输入电极和输出电极，
其中所述第一反相器的输出电极连接到所述第二反相器的输入电极，所述第二反相器的输出电极连接到所述第一反相器的输入电极。
10.根据权利要求9所述的存储器件，
其中所述第一晶体管的栅电极连接到所述字线，所述第一晶体管的第一电极连接到所述位线，并且所述第一晶体管的第二电极连接到所述第一反相器的输入电极，
其中所述第二晶体管的栅电极连接到所述字线，所述第二晶体管的第一电极连接到所述互补位线，并且所述第二晶体管的第二电极连接到所述第二反相器的输入电极。
11.根据权利要求10所述的存储器件，其中，所述开关电路包括：
第一开关，连接在所述位线的第一端和所述辅助位线的第一端之间；
第二开关，连接在所述位线的第二端和所述辅助位线的第二端之间；
第三开关，连接在所述互补位线的第一端和所述辅助互补位线的第一端之间；以及
第四开关，连接在所述互补位线的第二端和所述辅助互补位线的第二端之间。
12.根据权利要求11所述的存储器件，其中响应于所述开关电路接收到写信号，所述第一开关、所述第二开关、所述第三开关和所述第四开关同时接通。
13.根据权利要求11所述的存储器件，其中所述第一开关、所述第二开关、所述第三开关和所述第四开关在写操作期间接通。
14.根据权利要求11所述的存储器件，其中所述第一开关、所述第二开关、所述第三开关和所述第四开关在读操作期间断开。
15.根据权利要求1所述的存储器件，其中所述位线、所述互补位线、所述辅助位线、所述辅助互补位线和所述开关电路形成在所述存储器件中的同一层上。
16.根据权利要求1所述的存储器件，其中所述位线和所述互补位线形成在所述存储器件中的第一层上，所述辅助位线和所述辅助互补位线形成在所述存储器件中的第三层上，并且所述开关电路形成在所述第一层和所述第三层之间。
17.根据权利要求1所述的存储器件，
其中所述位线和所述互补位线在写操作期间的有效电阻小于所述位线和所述互补位线在读操作期间的有效电阻，
其中所述位线和所述互补位线在读操作期间的有效寄生电容小于所述位线和所述互补位线在写操作期间的有效寄生电容。
18.根据权利要求1所述的存储器件，其中所述存储器件是静态随机存取存储器“SRAM”器件。
19.一种存储器件，包括：
存储器单元阵列，包括多个存储器单元；
连接到所述多个存储器单元的多条字线；
连接到所述多个存储器单元的多条位线；
连接到所述多个存储器单元的多条互补位线；
多条辅助位线；
多条辅助互补位线；以及
开关电路，其中所述开关电路响应于接收到具有指示写操作的第一值的写信号而将所述多条辅助位线电连接到所述多条位线，响应于接收到具有指示写操作的第一值的写信号而将所述多条辅助互补位线电连接到所述多条互补位线，响应于接收到具有指示读操作的第二值的写信号而将所述多条辅助位线与所述多条位线电断开，以及响应于接收到具有指示读操作的第二值的写信号而将所述多条辅助互补位线与所述多条互补位线电断开。
20.一种存储器件，包括：
存储单个位的存储器单元；
连接到所述存储器单元的字线；
连接到所述存储器单元的位线；
连接到所述存储器单元的互补位线；
辅助位线；
辅助互补位线；
第一开关，连接在所述位线和所述辅助位线之间，其中所述第一开关响应于接收到具有指示写操作的第一值的写信号而将所述辅助位线电连接到所述位线，并且响应于接收到具有指示读操作的第二值的写信号而将所述辅助位线与所述位线电断开；以及
第二开关，连接在所述互补位线和所述辅助互补位线之间，其中所述第二开关响应于接收到具有指示写操作的第一值的写信号而将所述辅助互补位线电连接到所述互补位线，并且响应于接收到具有指示读操作的第二值的写信号而将所述辅助互补位线与所述互补位线电断开。
CN201710531761.3A 2016-06-30 2017-06-30 存储器单元、存储器件及其电子设备 Active CN107564564B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020160082768A KR102517711B1 (ko) 2016-06-30 2016-06-30 메모리 셀 및 이를 포함하는 메모리 장치
KR10-2016-0082768 2016-06-30
US15/469,037 2017-03-24
US15/469,037 US9940998B2 (en) 2016-06-30 2017-03-24 Memory cell, memory device, and electronic device having the same

Publications (2)

Publication Number Publication Date
CN107564564A true CN107564564A (zh) 2018-01-09
CN107564564B CN107564564B (zh) 2023-01-13

Family

ID=60807817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710531761.3A Active CN107564564B (zh) 2016-06-30 2017-06-30 存储器单元、存储器件及其电子设备

Country Status (4)

Country Link
US (1) US9940998B2 (zh)
KR (1) KR102517711B1 (zh)
CN (1) CN107564564B (zh)
TW (1) TWI704559B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491427A (zh) * 2018-05-15 2019-11-22 爱思开海力士有限公司 非易失性存储器装置和包括其的存储器系统

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102363670B1 (ko) * 2017-08-23 2022-02-16 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
TWI693766B (zh) 2018-04-18 2020-05-11 力旺電子股份有限公司 靜電放電防護裝置
US11289538B2 (en) * 2019-07-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and semiconductor die, and method of fabricating memory device
US11195567B2 (en) * 2019-12-31 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Balanced negative bitline voltage for a write assist circuit
US11742001B2 (en) * 2020-04-28 2023-08-29 Arm Limited Configurable multiplexing circuitry
US11393831B2 (en) * 2020-07-31 2022-07-19 Taiwan Semiconductor Manufacturing Company Limited Optimized static random access memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050169028A1 (en) * 2003-02-20 2005-08-04 Stmicroelectronics Pvt. Ltd. Content addressable memory cell architecture
CN1767060A (zh) * 2004-10-30 2006-05-03 海力士半导体有限公司 用于低功率系统的半导体存储器装置
WO2010050283A1 (ja) * 2008-10-31 2010-05-06 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリセル及びそれを用いた連想記憶装置
JP2010244646A (ja) * 2009-04-08 2010-10-28 Sony Corp Ｓｒａｍ装置およびそのテスト方法
US20120206988A1 (en) * 2011-02-15 2012-08-16 Tae-Joong Song Negative voltage generator and semiconductor memory device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW235363B (zh) * 1993-01-25 1994-12-01 Hitachi Seisakusyo Kk
JP3579205B2 (ja) 1996-08-06 2004-10-20 株式会社ルネサステクノロジ 半導体記憶装置、半導体装置、データ処理装置及びコンピュータシステム
US5991217A (en) 1996-12-26 1999-11-23 Micro Magic, Inc. Fast SRAM design using embedded sense amps
JP3853513B2 (ja) * 1998-04-09 2006-12-06 エルピーダメモリ株式会社 ダイナミック型ｒａｍ
US5982700A (en) * 1998-05-21 1999-11-09 Integrated Device Technology, Inc. Buffer memory arrays having nonlinear columns for providing parallel data access capability and methods of operating same
US6657880B1 (en) 2002-12-04 2003-12-02 Virtual Silicon Technology, Inc. SRAM bit line architecture
KR100585090B1 (ko) * 2003-06-04 2006-05-30 삼성전자주식회사 스태틱 메모리셀 소프트 결함 검출수단을 구비하는 반도체집적회로 및 이의 소프트 결함 검출방법
US7570527B2 (en) * 2005-06-02 2009-08-04 Texas Instruments Incorporated Static random-access memory having reduced bit line precharge voltage and method of operating the same
US7413981B2 (en) 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
JP4965981B2 (ja) 2006-11-30 2012-07-04 株式会社東芝 半導体記憶装置
US8411513B2 (en) 2010-03-04 2013-04-02 Micron Technology, Inc. Techniques for providing a semiconductor memory device having hierarchical bit lines
WO2012086138A1 (ja) 2010-12-20 2012-06-28 パナソニック株式会社 半導体記憶装置
US8913419B2 (en) 2011-10-24 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
US8755239B2 (en) 2011-11-17 2014-06-17 Texas Instruments Incorporated Read assist circuit for an SRAM
FR3007185B1 (fr) * 2013-06-12 2015-06-19 St Microelectronics Rousset Dispositif de memoire associant un plan-memoire du type sram et un plan-memoire du type non volatil, et procedes de fonctionnement
US9129707B2 (en) * 2013-10-02 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dual port SRAM with dummy read recovery
US9070432B2 (en) 2013-11-12 2015-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Negative bitline boost scheme for SRAM write-assist
US9767891B2 (en) 2013-11-27 2017-09-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Passive SRAM write assist
KR102235211B1 (ko) * 2014-03-25 2021-04-05 삼성전자주식회사 비휘발성 메모리 장치 및 그것을 포함하는 저장 장치, 그것의 쓰기 방법 및 읽기 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050169028A1 (en) * 2003-02-20 2005-08-04 Stmicroelectronics Pvt. Ltd. Content addressable memory cell architecture
CN1767060A (zh) * 2004-10-30 2006-05-03 海力士半导体有限公司 用于低功率系统的半导体存储器装置
WO2010050283A1 (ja) * 2008-10-31 2010-05-06 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリセル及びそれを用いた連想記憶装置
JP2010244646A (ja) * 2009-04-08 2010-10-28 Sony Corp Ｓｒａｍ装置およびそのテスト方法
US20120206988A1 (en) * 2011-02-15 2012-08-16 Tae-Joong Song Negative voltage generator and semiconductor memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491427A (zh) * 2018-05-15 2019-11-22 爱思开海力士有限公司 非易失性存储器装置和包括其的存储器系统
CN110491427B (zh) * 2018-05-15 2023-09-01 爱思开海力士有限公司 非易失性存储器装置和包括其的存储器系统

Also Published As

Publication number Publication date
KR20180003217A (ko) 2018-01-09
TW201812769A (zh) 2018-04-01
KR102517711B1 (ko) 2023-04-04
US9940998B2 (en) 2018-04-10
CN107564564B (zh) 2023-01-13
TWI704559B (zh) 2020-09-11
US20180005692A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
CN107564564A (zh) 存储器单元、存储器件及其电子设备
CN104756192B (zh) 具有节能读取架构的存储器阵列
US9142278B2 (en) Asymmetric write scheme for magnetic bit cell elements
CN109427390B (zh) 存储器件及其操作方法
US8836007B2 (en) Programmable logic switch
US8035146B2 (en) Nonvolatile ferroelectric memory device
CN107910032A (zh) 基于sram的存储器结构及其方法
KR20030097697A (ko) 단일 칩에 ｘｐ 셀 및 ｓｔｒ 셀을 갖는 마그네틱 메모리장치
JP2001338993A (ja) 半導体装置
TW559830B (en) Data memory with a plurality of banks
CN100520970C (zh) 非易失性存储装置以及非易失性存储装置的数据写入方法
CN110301007A (zh) 预写入阵列的存储器单元
CN105321567A (zh) 非易失性存储器装置、编程方法及存储装置
CN107077885A (zh) 半导体器件
CN100419915C (zh) 非易失性半导体存储器件
US20040113187A1 (en) NAND-type magnetoresistive RAM
US20230118295A1 (en) Memory device
US7269077B2 (en) Memory architecture of display device and memory writing method for the same
TW520565B (en) Semiconductor memory
JP3777611B2 (ja) 強誘電体メモリ装置及び電子機器
KR100622757B1 (ko) 불휘발성 강유전체 메모리 장치
KR100479291B1 (ko) 동작 안정성이 높은 비휘발성 메모리 셀을 갖는 반도체기억 장치
CN112542191B (zh) 存储器件
US20220328502A1 (en) Three dimensional memory device
KR100478229B1 (ko) 강유전체 메모리 셀의 연결방법 및 그 연결방법에 의한강유전체 메모리

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant