CN107622987B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107622987B
CN107622987B CN201710575698.3A CN201710575698A CN107622987B CN 107622987 B CN107622987 B CN 107622987B CN 201710575698 A CN201710575698 A CN 201710575698A CN 107622987 B CN107622987 B CN 107622987B
Authority
CN
China
Prior art keywords
case
electrode
heat
electrodes
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710575698.3A
Other languages
English (en)
Other versions
CN107622987A (zh
Inventor
小西康雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN107622987A publication Critical patent/CN107622987A/zh
Application granted granted Critical
Publication of CN107622987B publication Critical patent/CN107622987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

目的在于提供可提高将在电极产生的热量向散热板散热时的散热性而不损害电极和导线的接合性的技术。半导体装置具备散热板(1)、绝缘基板(4)、半导体元件(5)、树脂制壳体(10)以及具有存在于由壳体(10)包围的内侧区域的部分的电极(6、8)。就半导体装置而言，在电极(6、8)的存在于由壳体(10)包围的内侧区域的部分，在连接有导线(7、9)的位置的另一面即下表面，分别配置有从壳体(10)内壁向散热板(1)上表面侧延伸的树脂部(10a、10b)，在电极(6、8)的存在于由壳体(10)包围的内侧区域的部分，在未连接导线(7、9)的位置的另一面即下表面分别配置有导热特性比树脂部(10a、10b)高的导热部件(11、12)。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
半导体装置被利用于从发电及供电涵盖至能量的高效利用以及再生为止的各种情况。就半导体装置而言，在散热板之上配置有具备电流电路图案的绝缘基板，在电流电路图案之上配置有电流开关元件等半导体元件。电流电路图案经由导线而与具备作为与外部之间的电连接部的端子的一个电极连接。另外，半导体元件经由其他导线而与另一个电极连接。这些电极内置于树脂制的壳体，在散热板和一个电极之间及2个电极间配置有导热部件(例如，参照专利文献1)。
专利文献1：日本特开2010-45399号公报
在记载于专利文献1的构造中，通过使用导热部件，从而能够提高将在电极产生的热量向散热板进行散热时的散热性。然而，在由杨氏模量和切变模量示出的导热部件的刚性比壳体低的情况下，在通过超声波进行的导线接合时振动不会良好地传递至电极，因此存在电极和导线的接合性变差的问题。
发明内容
在这里，本发明的目的是提供一种能够提高将在电极产生的热量向散热板进行散热时的散热性，而不损害电极和导线的接合性的技术。
本发明涉及的半导体装置具备：散热板；绝缘基板，其配置于所述散热板之上；半导体元件，其配置于所述绝缘基板之上；树脂制的壳体，其包围所述散热板的上表面侧、所述绝缘基板及半导体元件；以及电极，其具有存在于由所述壳体包围的内侧区域的部分，该部分的一个面经由导线而与所述半导体元件电连接，在所述电极的存在于由所述壳体包围的内侧区域的部分，在连接有所述导线的位置的另一面，配置有从所述壳体的内壁向所述散热板的上表面侧延伸的树脂部，在所述电极的存在于由所述壳体包围的内侧区域的部分，在未连接所述导线的位置的另一面，配置有与所述树脂部相比具有高导热特性的导热部件。
发明的效果
根据本发明，在电极的存在于由壳体包围的内侧区域的部分，在连接有导线的位置的另一面，配置有从壳体的内壁向散热板的上表面侧延伸的树脂部，在电极的存在于由壳体包围的内侧区域的部分，在未连接导线的位置的另一面，配置有与树脂部相比具有高导热特性的导热部件。因此，能够提高将在电极产生的热量向散热板进行散热时的散热性，而不损害电极和导线的接合性。
附图说明
图1是实施方式1涉及的半导体装置的未连接导线的位置的剖视图。
图2是实施方式1涉及的半导体装置的连接有导线的位置的剖视图。
图3是实施方式1涉及的半导体装置的电极的存在于由壳体包围的内侧区域的部分的斜视图。
图4是实施方式2涉及的半导体装置的剖视图。
图5是表示实施方式2涉及的半导体装置的电极的压印加工面的一个例子的仰视图。
图6是表示实施方式2涉及的半导体装置的电极的压印加工面的其他例子的仰视图。
图7是表示实施方式2涉及的半导体装置的电极的压印加工面的其他例子的仰视图。
图8是实施方式3的相当于图1的图。
图9是实施方式3的相当于图4的图。
标号的说明
1散热板，4绝缘基板，5半导体元件，6、8电极，7、9导线，10壳体，10a、10b树脂部，11、12导热部件，13、14凹凸部，15绝缘基板，15a散热部。
具体实施方式
＜实施方式1＞
下面，使用附图对本发明的实施方式1进行说明。图1是实施方式1涉及的半导体装置的未连接导线7、9的位置的剖视图，图2是连接有导线7、9的位置的剖视图。图3是电极6、8的存在于由壳体10包围的内侧区域的部分的斜视图。
如图1～图3所示，半导体装置具备：散热板1、绝缘基板4、半导体元件5、电极6、8以及壳体10。散热板1例如由导热性高的铜等金属构成。绝缘基板4配置于散热板1的上表面。在绝缘基板4的上表面和下表面分别形成有电流电路图案2、3。在绝缘基板4的上表面，隔着电流电路图案2而配置有例如电流开关元件等半导体元件5。
树脂制的壳体10接合于散热板1的上表面的周缘部，在散热板1的上表面侧将绝缘基板4及半导体元件5包围。另外，在壳体10内填充有例如硅凝胶(省略图示)等。
电极6、8内置于壳体10。电极8具备作为与外部电连接的电连接部的端子8a。另外，在图1和图2中并未图示，但电极6也具备作为与外部电连接的电连接部的端子。电极8具有存在于由壳体10包围的内侧区域的部分，该部分的一个面即上表面的一部分经由导线9而与半导体元件5的上部电极(省略图示)电连接。
电极6具有存在于由壳体10包围的内侧区域的部分，该部分的一个面即上表面的一部分经由导线7而与电流电路图案2电连接。在这里，电流电路图案2与半导体元件5的下部电极(省略图示)连接。即，电极6的存在于由壳体10包围的内侧区域的部分的上表面一部分经由导线7而与半导体元件5电连接。
在这里，电极6、8的存在于由壳体10包围的内侧区域的部分是电极6、8的与端子8a相反侧的水平部(以下简称为“水平部”)的端部。此外，在图1～图3中，对于电极6、8的存在于由壳体10包围的内侧区域的部分，在其上表面的近端侧和远端侧分别连接有导线7、9，在该部分的中央部未连接导线7、9。
如图2和图3所示，在电极8的存在于由壳体10包围的内侧区域的部分，在连接有导线9的位置的另一面即下表面，配置有从壳体10的内壁向散热板1的上表面侧延伸的树脂部10b。另外，如图1和图3所示，在电极8的存在于由壳体10包围的内侧区域的部分，在未连接导线9的位置的下表面，配置有与树脂部10b相比具有高导热特性的导热部件12。
如图2和图3所示，在电极6的存在于由壳体10包围的内侧区域的部分，在连接有导线7的位置的另一面即下表面，配置有从壳体10的内壁向散热板1的上表面侧延伸的树脂部10a。另外，如图1和图3所示，在电极6的存在于由壳体10包围的内侧区域的部分，在未连接导线7的位置的下表面，配置有与树脂部10a相比具有高导热特性的导热部件11。另外，如图1所示，与电极8的情况相比，电极6的存在于由壳体10包围的内侧区域的部分更长，导热部件11的一部分埋入于壳体10内。
接下来，对由实施方式1涉及的半导体装置得到的效果进行说明。在以外的构造中，在电极的存在于由壳体包围的内侧区域的部分的整个下表面配置有导热部件。在由杨氏模量和切变模量示出的导热部件的刚性比壳体低的情况下，在通过超声波进行的导线接合时振动不会良好地传递至电极，因此存在电极和导线的接合性变差的问题。
与此相对，就实施方式1涉及的半导体装置而言，在电极6、8的存在于由壳体10包围的内侧区域的部分，在未连接导线7、9的位置的下表面，分别配置有与树脂部10a、10b相比具有高导热特性的导热部件11、12，因此能够提高将在电极6、8产生的热量向散热板1进行散热时的散热性。另外，在电极6、8的存在于由壳体10包围的内侧区域的部分，在连接有导线7、9的位置的下表面，分别配置有从壳体10的内壁向散热板1的上表面侧延伸的树脂部10a、10b，因此该处的刚性和壳体相同。因此，在通过超声波进行的导线接合时振动变得容易传递至电极，能够抑制电极6、8和导线7、9的接合性变差。
因此，能够提高将在电极6、8产生的热量向散热板1进行散热时的散热性，而不损害电极6、8和导线7、9的接合性。并且，由于不损害电极6、8和导线7、9的接合性，因此半导体装置能够长期使用。
＜实施方式2＞
接下来，对实施方式2涉及的半导体装置进行说明。图4是实施方式2涉及的半导体装置的剖视图。此外，在实施方式2中，对与在实施方式1中已说明的结构要素相同的结构要素，标注相同标号并省略说明。
在实施方式2中，在电极6、8的存在于由壳体10包围的内侧区域的部分的另一面即下表面，形成有凹凸状的压印加工面13、14。更具体地说，不只在电极6、8的存在于由壳体10包围的内侧区域的部分，而是在包括埋入至壳体10内的部分在内的水平部整体的下表面形成有压印加工面13、14。
在壳体10处，在包括树脂部10a、10b在内的与电极6、8的水平部的下表面对应的位置，分别形成有与压印加工面13、14嵌合的凹凸部10c、10d。
接下来，对压印加工面13、14的详细内容进行说明。图5是表示实施方式2涉及的半导体装置的电极6的压印加工面13的一个例子的仰视图。图6及图7是表示实施方式2涉及的半导体装置的电极6的压印加工面13的其他例子的仰视图。此外，电极6的压印加工面13和电极8的压印加工面14大致相同，在这里对电极6的压印加工面13进行说明。
如图5所示，压印加工面13例如由电极6的水平部的下表面13a和形成于下表面13a的圆环状的凸部13b构成。另外，如图6所示，压印加工面13也可以由水平部的下表面13a和相互交叉的2个方向的线状的凸部13b构成。并且，如图7所示，压印加工面13也可以由水平部的下表面13a和具有顶部13c的侧视呈三角形状的凸部13b构成。此外，在图5～图7中，也可以将压印加工面13的凹凸颠倒。
如上所述，就实施方式2涉及的半导体装置而言，电极6、8的存在于由壳体10包围的内侧区域的部分的下表面形成为凹凸状，在电极6、8的存在于由壳体10包围的内侧区域的部分的下表面分别配置有树脂部10a、10b，该树脂部10a、10b从壳体10的内壁向散热板1的上表面侧延伸、且各自具有与该部分的下表面嵌合的凹凸部10c、10d。
因此，电极6、8的存在于由壳体10包围的内侧区域的部分和树脂部10a、10b之间的接触面积增加，因此该部分和树脂部10a、10b之间的导热系数提高，在该部分和树脂部10a、10b之间促进热迁移。从电极6、8侧迁移的热量，经过壳体10和散热板1的接触面及接合面向散热板1侧散热，因此能够提高电极6、8的散热性。另外，在电极6、8的存在于由壳体10包围的内侧区域的部分的下表面，未配置导热部件11、12，因此不对电极6、8和导线7、9的接合性造成影响。综上所述，能够提高将在电极6、8产生的热量向散热板1进行散热时的散热性，而不损害电极6、8和导线7、9的接合性。
特别是在电极6、8是例如比引脚端子等其他端子发热量大的主电极的情况下，容易进行半导体装置整体的热设计。
此外，与实施方式1的情况相同地，在电极6、8的存在于由壳体10包围的内侧区域的部分，也可以在未连接导线7、9的位置的下表面分别配置导热部件11、12。在导热部件11、12也分别形成与压印加工面13、14嵌合的凹凸部，从而实现该构造。在该情况下也与上述的情况同样地，能够提高将在电极6、8产生的热量向散热板1进行散热时的散热性，而不损害电极6、8和导线7、9的接合性。
＜实施方式3＞
接下来，对实施方式3涉及的半导体装置进行说明。图8是实施方式3的相当于图1的图，图9是是实施方式3的相当于图4的图。此外，在实施方式3中，对与在实施方式1、2中已说明的结构要素相同的结构要素，标注相同标号并省略说明。
如图8和图9所示，在实施方式3涉及的半导体装置中，取代实施方式1、2的散热板1及绝缘基板4，具备绝缘基板15，在该绝缘基板15的下部具有散热部15a。绝缘基板15是一体型绝缘基板，具备形成于下部的散热部15a和形成于上部的绝缘部15b。在绝缘部15b的上表面形成有电流电路图案2。绝缘基板15是由具有绝缘性且散热性高的材质构成的。更具体地说，绝缘基板15由例如导热性高的树脂或者陶瓷等构成。此外，图8是表示在实施方式1涉及的半导体装置中采用了绝缘基板15的情况的图。图9是表示在实施方式2涉及的半导体装置中采用了绝缘基板15的情况的图。
综上所述，在实施方式3涉及的半导体装置中，取代散热板1及绝缘基板4，具备绝缘基板15，在该绝缘基板15的下部具有散热部15a，因此能够通过准备将各种散热部15a和绝缘部15b组合后的绝缘基板15，从而与半导体元件5的尺寸及所需的散热性相匹配地对最佳的绝缘基板15进行选择。由此，能够扩展半导体元件5的尺寸及散热性的设计范围。
此外，本发明可以在其发明的范围内，将各实施方式自由地进行组合，或对各实施方式进行适当的变形、省略。

Claims (2)

1.一种半导体装置，其具备：
散热板；
绝缘基板，其配置于所述散热板之上；
半导体元件，其配置于所述绝缘基板之上；
树脂制的壳体，其包围所述散热板的上表面侧、所述绝缘基板及所述半导体元件；以及
电极，其具有存在于由所述壳体包围的内侧区域的部分，该部分的一个面经由导线而与所述半导体元件电连接，
在所述电极的存在于由所述壳体包围的内侧区域的部分，在连接有所述导线的位置的另一面，配置有从所述壳体的内壁向所述散热板的上表面侧延伸的树脂部，
在所述电极的存在于由所述壳体包围的内侧区域的部分，在未连接所述导线的位置的另一面，配置有与所述树脂部相比具有高导热特性的导热部件。
2.根据权利要求1所述的半导体装置，其中，
取代所述散热板及所述绝缘基板，具备在下部具有散热部的绝缘基板。
CN201710575698.3A 2016-07-15 2017-07-14 半导体装置 Active CN107622987B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016140001A JP6598740B2 (ja) 2016-07-15 2016-07-15 半導体装置
JP2016-140001 2016-07-15

Publications (2)

Publication Number Publication Date
CN107622987A CN107622987A (zh) 2018-01-23
CN107622987B true CN107622987B (zh) 2020-04-21

Family

ID=60783084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710575698.3A Active CN107622987B (zh) 2016-07-15 2017-07-14 半导体装置

Country Status (4)

Country Link
US (1) US10121719B2 (zh)
JP (1) JP6598740B2 (zh)
CN (1) CN107622987B (zh)
DE (1) DE102017211606A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7183551B2 (ja) * 2018-03-15 2022-12-06 富士電機株式会社 半導体装置
DE102019135271A1 (de) * 2019-12-19 2021-06-24 Seg Automotive Germany Gmbh Leistungsmodul, Stromrichter und Kraftfahrzeugkomponente

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5182274B2 (ja) * 2009-11-17 2013-04-17 三菱電機株式会社 パワー半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2816239B2 (ja) * 1990-06-15 1998-10-27 株式会社日立製作所 樹脂封止型半導体装置
JP2000113428A (ja) * 1998-10-08 2000-04-21 Tdk Corp 薄膜デバイス、薄膜磁気ヘッドおよび磁気抵抗効果素子並びにそれらの製造方法
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
JP4007143B2 (ja) * 2002-10-09 2007-11-14 日産自動車株式会社 電子部品、電子部品の製造方法及び製造装置
US8477492B2 (en) * 2010-08-19 2013-07-02 Apple Inc. Formed PCB
JP2014187346A (ja) * 2013-02-22 2014-10-02 Tokyo Electron Ltd 焼結銀被覆膜の作製方法及び焼成装置及び半導体装置
JP6301602B2 (ja) * 2013-07-22 2018-03-28 ローム株式会社 パワーモジュールおよびその製造方法
JP6057926B2 (ja) * 2014-01-09 2017-01-11 三菱電機株式会社 半導体装置
DE102014114808B4 (de) * 2014-10-13 2018-03-08 Infineon Technologies Ag Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5182274B2 (ja) * 2009-11-17 2013-04-17 三菱電機株式会社 パワー半導体装置

Also Published As

Publication number Publication date
JP6598740B2 (ja) 2019-10-30
US20180019181A1 (en) 2018-01-18
CN107622987A (zh) 2018-01-23
DE102017211606A1 (de) 2018-01-18
JP2018011005A (ja) 2018-01-18
US10121719B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
JP5558714B2 (ja) 半導体パッケージ
JP5656907B2 (ja) パワーモジュール
CN109461710B (zh) 半导体装置
JP2006512778A (ja) 横方向伝導装置用の空間効率パッケージ
JP2016018866A (ja) パワーモジュール
JP5218442B2 (ja) 電力用半導体装置
JP2015142077A (ja) 半導体装置
JP2010034350A (ja) 半導体装置
CN107622987B (zh) 半导体装置
JP4985809B2 (ja) 半導体装置
JP2015056638A (ja) 半導体装置およびその製造方法
CN210349834U (zh) 双面散热的功率器件模组
JP2007027404A (ja) 半導体装置
JP2017191904A (ja) 半導体装置の放熱構造
JP2010073942A (ja) 電子回路装置
JP2015122453A (ja) パワーモジュール
CN112530915A (zh) 半导体装置
JP2004303854A (ja) 半導体装置
CN107611111B (zh) 半导体模块、电力转换装置
JP2015069982A (ja) パワーモジュール
JPWO2017017901A1 (ja) 半導体装置
JP6060053B2 (ja) パワー半導体装置
JP2006294729A (ja) 半導体装置
JP2012049194A (ja) 半導体装置
JP2017191903A (ja) 半導体装置の放熱構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant