JPWO2017017901A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2017017901A1
JPWO2017017901A1 JP2017530999A JP2017530999A JPWO2017017901A1 JP WO2017017901 A1 JPWO2017017901 A1 JP WO2017017901A1 JP 2017530999 A JP2017530999 A JP 2017530999A JP 2017530999 A JP2017530999 A JP 2017530999A JP WO2017017901 A1 JPWO2017017901 A1 JP WO2017017901A1
Authority
JP
Japan
Prior art keywords
bus bar
semiconductor element
connection terminal
metal layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017530999A
Other languages
English (en)
Other versions
JP6684996B2 (ja
Inventor
慎一 好田
慎一 好田
潤一 木村
潤一 木村
臼井　良輔
良輔 臼井
智英 小倉
智英 小倉
厚司 渡邉
厚司 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2017017901A1 publication Critical patent/JPWO2017017901A1/ja
Application granted granted Critical
Publication of JP6684996B2 publication Critical patent/JP6684996B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

金属層に実装される前記半導体素子と、半導体素子に設けられた第１〜第３のの接続端子と、前記第１の接続端子に接合された第１のバスバーと、前記第２の接続端子に接合された第２のバスバーと、を有する。前記半導体素子は金属層と接合され、前記半導体素子の上面に、前記第１〜第３の接続端子が配置される。前記第１のバスバーの一端が前記第１の接続端子に接合され、前記第１のバスバーの他端は出力部であり、前記第２のバスバーの一端が前記第２の接続端子に接合され、前記第２のバスバーの他端が前記金属層に接合される。前記半導体素子の前記第１の面と前記第２のバスバーとは同電位である。

Description

本開示は、各種電子機器に使用される半導体装置に関する。
以下、従来の半導体装置について図面を用いて説明する。図５は従来の半導体装置の構成を示した側面図であり、ベースプレート１には絶縁層２を介してヒートシンク３が設けられている。ベースプレート１の上面には、絶縁体４、絶縁体５が設けられている。なお、ヒートシンク３は絶縁層２の下方に位置する。絶縁体４の上方には、バスバー６が設けられている。さらにバスバー６の上方には、半導体素子７が実装されている。また、半導体素子７の上面にはバスバー８の一方の端部が接続されている。そして、バスバー８は半導体素子７との接合部分から延伸し、バスバー８の他方の端部（端部９）が絶縁体５へ密着配置されている。バスバー８の端部９と、バスバー６の端部１０は、外部への接続端子としての機能を担っている。
なお、この出願の開示に関連する先行技術文献としては、例えば特許文献１が知られている。
特開２００７−２４３１５７号公報
本開示の半導体装置は、導電体である金属層と、前記金属層の第１の面に実装される半導体素子と、前記半導体素子に設けられた第１の接続端子と、前記半導体素子に設けられた第２の接続端子と、前記半導体素子に設けられた第３の接続端子と、前記第１の接続端子に接合された第１のバスバーと、前記第２の接続端子に接合された第２のバスバーと、を有する。前記半導体素子の第１の面は前記金属層の前記第１の面と接合され、前記半導体素子の第２の面に、前記第１の接続端子、前記第２の接続端子、および、前記第３の接続端子が配置され、前記第１のバスバーの一端が前記第１の接続端子に接合され、前記第１のバスバーの他端は出力部であり、前記第２のバスバーの一端が前記第２の接続端子に接合され、前記第２のバスバーの他端が前記金属層に接合され、前記半導体素子の前記第１の面と前記第２のバスバーとは同電位である。
図１は本開示の実施の形態１における半導体装置の構成を示す側面図である。 図２は本開示の実施の形態１における半導体装置の構成を示す上面図である。 図３は本開示の実施の形態２における半導体装置の構成を示す側面図である。 図４は本開示の実施の形態３における半導体装置の構成を示す他の側面図である。 図５は従来の半導体装置の側面図である。
本開示の実施の形態の説明に先立ち、従来の半導体装置における問題点を簡単に説明する。
図５を参照しながら説明した従来の半導体装置では、半導体素子７が動作することで生じる熱は、バスバー６と絶縁体４とを介して、あるいはバスバー８と絶縁体５とを介してベースプレート１へと伝えられる。しかしながら、半導体素子７からベースプレート１への伝熱性は、絶縁体４や絶縁体５が存在することにより低下してしまう。その結果、従来の半導体装置では、半導体素子７の放熱が不十分になるおそれが生じるという課題を有する。
以下、本開示の実施の形態について図面を用いて説明する。
なお、本開示においては説明を分かり易くするために、「上面」、「下面」、「上方」、「下方」等の方向を示す用語を用いて説明するが、「上面」、「下面」、「上方」、「下方」等の方向を示す用語については、相対的な位置関係を示しているだけであり、それに限定されるものではない。
（実施の形態１）
図１は本開示の実施の形態１における半導体装置の構成を示す側面図である。半導体装置１１は、金属層１４と半導体素子１５とバスバー１６とバスバー１７とを有する。
金属層１４は導電体であり、金属層１４の上面に半導体素子１５が実装されている。半導体素子１５が実装されている金属層１４の面を実装面１４Ｃと表す。半導体素子１５の上面１５Ｃに接続端子１８、接続端子１９、接続端子２０が設けられている。接続端子１８はバスバー１６の一端１６Ａに接続され、接続端子１９はバスバー１７の一端１７Ａに接続されている。
バスバー１６の他端１６Ｂは出力部２１であり、バスバー１７の他端１７Ｂは金属層１４に接合されている。半導体素子１５の実装面１５Ｄ（半導体素子１５が金属層１４へ実装される面）とバスバー１７とは同電位である。
以上の構成により、半導体素子１５においては、実装面１５Ｄとは反対側の上面１５Ｃで発生する熱（特に接続端子１８、接続端子１９で発生する熱）は、バスバー１６と出力部２１を通じて半導体装置１１の外部または半導体素子１５とは別に配置された他のデバイス（図示せず）へ、伝熱性が高い導体のみを介して伝えられる。また、半導体素子１５の上面１５Ｃで発生する熱は、バスバー１７を通じて金属層１４へ、伝熱性が高い導体のみを介して伝えられる。そして、半導体素子１５の実装面１５Ｄとバスバー１７とは同電位とされている。従って、半導体素子１５の実装面１５Ｄと金属層１４とは、電気的に絶縁される必要はない。半導体素子１５の実装面１５Ｄと、バスバー１７と金属層１４との接合部１７Ｊとは、近接配置が可能となる。
この結果、バスバー１７は短い形状で構成することが可能となり、バスバー１７の熱抵抗を低くできる。半導体素子１５の特に接続端子１９で発生する熱は効率よく金属層１４へと伝えられ、半導体素子１５の放熱性が向上する。
なお、半導体素子１５は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ（Insulated Gate Bipolar Transistor））、ＭＯＳ型電界効果型トランジスタ（ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor））、ゲート注入型トランジスタ（ＧＩＴ（Gate Injection Transistor））、または、シリコン半導体に限らない。窒化ガリウム半導体（ＧａＮ半導体）または、炭化シリコン半導体（ＳｉＣ半導体）などが用いられてもよい。
以下で、半導体装置１１について詳しく説明する。図２は本開示の実施の形態における半導体装置の構成を示す上面図である。
接続端子１８、接続端子１９、接続端子２０が、半導体素子１５の上面（図１における上方側）に集中して設けられている。また、半導体素子１５は、金属層１４の一方の面（実装面１４Ｃ）に接合部１５Ｊによって実装されている。接合部１５Ｊは薄い半田の層である。接続端子１８はバスバー１６の一端１６Ａに接合部１８Ｊによって接続され、接続端子１９はバスバー１７の一端１７Ａに接合部１９Ｊによって接続されている。バスバー１７の他端１７Ｂは金属層１４に接合部１７Ｊによって接合されている。接合部１７Ｊ、１８Ｊ、１９Ｊは半田で構成されている。そして、半導体素子１５とバスバー１７とは、接合部１５Ｊ，金属層１４，および接合部１７Ｊとを介して電気的に接続され、半導体素子１５とバスバー１７とは同電位となっている。
つまり、本開示の半導体装置１１は、導電体である金属層１４と、金属層１４の実装面１４Ｃに実装される半導体素子１５と、半導体素子１５に設けられた接続端子１８、１９、２０と、接続端子１８に接合されたバスバー１６と、接続端子１９に接合されたバスバー１７と、を有する。そして、半導体素子１５の第１の面（実装面１５Ｄ）は金属層１４と接合され、半導体素子１５の第２の面（上面１５Ｃ）に、接続端子１８、１９、２０が配置されている。バスバー１６の一端１６Ａが接続端子１８に接合され、バスバー１６の他端１６Ｂは出力部である。バスバー１７の一端１７Ａが接続端子１９に接合され、バスバー１７の他端１７Ｂが金属層１４に接合されている。そして、半導体素子１５の第１の面（実装面１５Ｄ）とバスバー１７とは同電位である。
なお、半導体素子１５と金属層１４は、接合部１５Ｊを介して接合されている。バスバー１６と接続端子１８は、接合部１８Ｊを介して接合されている。バスバー１７と接続端子１９は、接合部１９Ｊを介して接合されている。バスバー１７と金属層１４は、接合部１７Ｊを介して接合されている。
言い換えると、概ね発熱する領域に相当する接続端子１９は、接合部１９Ｊとバスバー１７と接合部１７Ｊとを介して金属層１４に、電気的および熱的に結合されている。接合部１９Ｊとバスバー１７と接合部１７Ｊとによる伝熱経路Ａ（図１に矢印で示す）は、絶縁物を介さずに金属層１４と接続端子１９とを結合している。一般的に絶縁物は熱伝導率が低く、絶縁物が伝熱経路に存在すると伝熱経路の熱抵抗が増大してしまう。伝熱経路Ａは熱伝導率が高い金属だけで構成されている。このため、接続端子１９からバスバー１７を介して金属層１４への伝熱性は良く、半導体素子１５で発生する熱は効率よく伝熱経路Ａを通って金属層１４と放熱体１２（図３参照）へ伝えられる。
また、接続端子１９は、半導体素子１５の基板２２と接合部１５Ｊとを介して金属層１４に熱的に結合されている。基板２２はバスバー１７に比較して単位体積あたりの熱抵抗は高いものの、バスバー１７に比較して薄く設けられている。このため、基板２２と接合部１５Ｊとによる伝熱経路Ｂもまた、熱抵抗が低い。このため、接続端子１９から基板２２を介しての金属層１４への伝熱性は良く、半導体素子１５で発生する熱は効率よく伝熱経路Ｂを通って金属層１４へと伝えられる。
一方、接続端子１８は、接合部１８Ｊを介してバスバー１６の一端１６Ａに接続されている。先にも述べたように、バスバー１６の他端１６Ｂは出力部２１に相当し、半導体装置１１の外部や、あるいは半導体素子１５とは別に配置された他のデバイス（図示せず）へと接続される。このため、半導体素子１５で発生する熱は出力部２１を介しても、半導体素子１５の外部へと放出される。
ここで、特に半導体装置１１が電力制御を目的としている場合、接続端子１８や接続端子１９における発熱のみならず、大電流によってバスバー１６およびバスバー１７における発熱も大きくなる。そして、半導体素子１５の上面１５Ｃで発熱が集中する。
これに対応して上記のように、バスバー１７を介して伝熱が行われる伝熱経路Ａと、半導体素子１５の基板２２を介して伝熱が行われる伝熱経路Ｂとが半導体装置１１に存在する。伝熱経路Ａは伝熱経路Ｂに比較して長い距離を有するが、すべてが金属で構成されていて単位体積あたりの熱抵抗が小さく、伝熱経路Ａ全体としての熱抵抗も小さい。伝熱経路Ｂは金属でない領域を有するため単位体積あたりの熱抵抗は大きいが、伝熱経路Ａに比較して短い距離で構成されているので伝熱経路Ｂ全体としての熱抵抗は小さい。
上記構成により、半導体素子１５から放出される熱、および、バスバー１７において生じる熱が金属層１４に伝わる領域は、半導体素子１５の実装面１５Ｄが対向する領域と、バスバー１７の他端１７Ｂが対向する領域とに分散される。つまり、半導体素子１５における放熱のための面積が拡大し、実質的に両面冷却と同等となって放熱効率が向上する。よって、接合部１５Ｊや接合部１７Ｊに半導体素子１５の温度上昇に伴う応力が集中する状況は、生じ難くなる。
また本実施の形態では、バスバー１７の他端１７Ｂと半導体素子１５の実装面１５Ｄは同電位としている。言い換えると、接合部１５Ｊと接合部１７Ｊとは金属層１４によって電気的に接続されている。このため、接合部１５Ｊと接合部１７Ｊとは近接配置が可能となり、バスバー１７の他端１７Ｂと半導体素子１５の実装面１５Ｄとは熱的結合を強くすることができる。この結果、上記のように、本開示の半導体装置１１は、半導体素子１５における放熱のための面積が拡大し、実質的に両面冷却と同等の構成となる。よって、半導体装置１１は、放熱効率が向上し、かつ、接合部１５Ｊと接合部１７Ｊとの何れか一方に、温度上昇が偏ることはない。さらに、接合部１５Ｊと接合部１７Ｊとは近接配置が可能であるので、半導体装置１１の小型化や低面積化することができる。
当然ながら、半導体素子１５で発せられる熱は、金属層１４における接合部１５Ｊと接合部１７Ｊとに分散されるので、接合部１５Ｊおよび接合部１７Ｊにおける接合信頼性の劣化は抑制される。接合信頼性に関しては、熱が分散される点からバスバー１６の一端１６Ａの接合部１８Ｊにおいても同様に劣化は抑制される。
ここで金属層１４は導電性の材質であれば良いが、導電性とともに伝熱性も良好な銅が望ましい。また、金属層１４は、複数の金属によって形成され、表面にめっきが施されていてもよい。
ここで、半導体素子１５を、窒化ガリウム系トランジスタで構成するとよい。窒化ガリウム系トランジスタが用いられる半導体素子１５は、基板２２と窒化物半導体層２３とを有する。基板２２は、接合部１５Ｊによって金属層１４へ接合されている。基板２２の上方に窒化物半導体層２３が位置し、基板２２の下方に金属層１４が配置される。
基板２２に、例えばシリコン基板、サファイア基板、炭化シリコン基板、グラファイト基板、酸化ガリウム基板、窒化物半導体基板などが用いられても良い。特に、シリコン基板が用いられるのが望ましい。
そして、接続端子１８はドレイン端子とし、接続端子１９はソース端子とし、接続端子２０はゲート端子としてもよい。半導体素子１５が窒化ガリウム系トランジスタである場合、図１に示すように、ドレイン端子（接続端子１８）、ソース端子（接続端子１９）、ゲート端子（接続端子２０）は、概ね５〜１０μｍの厚みを有する窒化物半導体層２３の上面（半導体素子１５の上面１５Ｃ）に配置される。
窒化ガリウム系トランジスタが動作しているときには、窒化物半導体層２３が発熱する。したがって、半導体素子１５の上面１５Ｃでの発熱が顕著となる。このため、バスバー１６が接続端子１９へ接続され、バスバー１７が接続端子１９へ接続され、金属層１４と半導体素子１５の外部へ伝熱する。この構成により、半導体素子１５からの放熱効率は向上する。
また、半導体素子１５の窒化物半導体層２３で発生した熱は、概ね２００〜３００μｍの厚みを有する基板２２、および接合部１５Ｊを介して金属層１４へも伝えられる。したがって、先にも説明したように、本開示の半導体装置１１においては、半導体素子１５における放熱のための面積が拡大し、実質的に両面冷却と同等となって放熱効率が向上する。
さらに、窒化ガリウム系トランジスタが用いられることで横型トランジスタを形成する。よって、基板２２であるシリコン基板部とソース端子（接続端子１９）とを、バスバー１７によって容易に導通状態にすることができ、同電位とすることができる。つまり、ゲート端子（接続端子２０）の近傍での電界集中を防止することができる。この結果、ドレイン端子（接続端子１８）とソース端子（接続端子１９）との間に大きな電位差が生じた後に、ドレイン端子とソース端子との間のオン抵抗値が増大する電流コラプス現象が、抑制される。言い換えると、バックフィールドプレート効果が得られる。これにより、半導体装置１１は動作信頼性が向上する。
ここでは、バスバー１７の他端１７Ｂは接合部１７Ｊを介して金属層１４に接続され、半導体素子１５は接合部１５Ｊを介して金属層１４に接続されている。そしてこの金属層１４は所定の配線パターンが形成されたリードフレームであってもよい。
たとえば、接続端子１８や接続端子１９とは熱的、および電気的に絶縁され、かつ、半導体素子１５に対する制御のために用いられる制御部（図示せず）が接続端子２０に接続されるとする。この時、所定の配線パターンが形成されたリードフレーム（金属層１４）の一部に、制御部（図示せず）を実装してもよい。この時、接合部１７Ｊと接合部１５Ｊもまた、電気的および熱的に結合されるように近接配置されている。
この構成により、接続端子２０と制御部（図示せず）とは近接して配置されることが可能となる。したがって、半導体装置１１を小型化することが可能となる。また、接続端子２０と制御部（図示せず）とが近接して配置されるので、接続端子２０と制御部（図示せず）とを接続する制御用導体２６が短くなる。このため、接続端子２０と制御部（図示せず）とを接続する制御用導体２６は、制御部（図示せず）による制御の周波数が高い場合であっても、ノイズの影響を受け難く、かつ、外部へノイズを放射し難くなる。
この結果、半導体装置１１は半導体素子１５を含めて多くのデバイスを高密度化して実装することができ、かつ、動作信頼性が向上する。
このときもリードフレーム（金属層１４）は導電性の材質であれば良いが、導電性とともに伝熱性も良好な銅が望ましい。また、金属層１４は、複数の金属によって形成され、表面にめっきが施されていてもよい。
さらに、バスバー１７は、バスバー１６よりも通電方向の断面積を大きくするとよい。これにより、半導体素子１５から発せられる熱の熱伝導に関する熱抵抗は、バスバー１６よりもバスバー１７の方が小さくなる。
バスバー１７は、バスバー１６よりも通電方向の断面積を大きくする構成の一例について、図２を用いて説明する。例えば、図２に示すように、平面視において、バスバー１６よりバスバー１７の方が導電方向における幅が広い。図２に示す半導体装置１１では、バスバー１７は、バスバー１６よりも通電方向の断面積が大きい。
なお、厚さ方向の大きさを変えることで、バスバー１７は、バスバー１６よりも通電方向の断面積を変えることもできる。
ここで、バスバー１６は、他端１６Ｂが出力部２１に相当するので、ここでは図示していないが他のデバイスに接続される。このとき、バスバー１７が、バスバー１６よりも通電方向の断面積を大きく形成されたうえで、接続端子１９と金属層１４とに接続されることで、半導体素子１５から発せられる熱の多くがバスバー１７から金属層１４へと伝導される。よって、大きな熱量が半導体素子１５から外部のデバイスに伝わることによる、悪影響が抑制される。上記では、通電方向の断面積が、バスバー１６およびバスバー１７における比較の対象となっている。これについては、バスバー１７は、バスバー１６よりも熱伝導方向の断面積を大きくするとしてもよい。
また、半導体素子１５から発せられる熱の多くが、バスバー１６よりも短く形成されたバスバー１７から金属層１４へと伝導される。よって、半導体素子１５から半導体素子１５の外部への伝熱特性、および半導体装置１１全体としての放熱特性が向上する。
（実施の形態２）
次に本開示の実施の形態２について図３を用いて説明する。
図３は本開示の実施の形態２における半導体装置の構成を示す側面図である。
図３に示す実施の形態２の半導体装置１１は、図１を参照しながら説明した実施の形態１の半導体装置１１に、絶縁層１３と放熱体１２とを追加構成している。なお、図１に示す半導体装置１１と同様の構成については、同一の符号を付して説明を省略する場合がある。
半導体素子１５の実装面１５Ｄと絶縁層１３の上面１３Ｃが接するように絶縁層１３が設けられている。さらに、絶縁層１３の下面１３Ｄに接するように放熱体１２が設けられている。このような構成により、半導体素子１５およびバスバー１７から、金属層１４へ伝えられた熱は、効率よく半導体装置１１の外部へと放熱される。
一般的に絶縁物は熱伝導率が低く、絶縁物が伝熱経路に存在すると伝熱経路の熱抵抗が増大してしまう。伝熱経路Ａは熱伝導率が高い金属だけで構成されている。このため、接続端子１９からバスバー１７を介して金属層１４への伝熱性は良く、半導体素子１５で発生する熱は効率よく金属層１４および放熱体１２へと伝えられる。
（実施の形態３）
次に本開示の実施の形態３について図４を用いて説明する。
図４は本開示の実施の形態３における半導体装置の構成を示す側面図である。
図４に示す実施の形態３の半導体装置１１と、図３に示す半導体装置１１の構成で異なる点は、バスバー１７についてだけである。その他の構成については実施の形態２と同一の符号を付して説明を省略するする場合がある。
図１に示す半導体装置１１および図２に示す半導体装置１１では、バスバー１７は、銅などで形成された単一の板状、あるいは棒状の導体を屈曲させることで鉤形に形成されている。
図４に示すように、実施の形態３の半導体装置１１のバスバー１７は、水平バスバー２４と、垂直バスバー２５と、を含む。水平バスバー２４と垂直バスバー２５とは接合部１７ＪＪによって接続されている。水平バスバー２４と垂直バスバー２５とは、概ね直線状に延伸する、棒状、板状または柱状の、あるいは塊状に形成されるとよい。
言い換えると、バスバー１７は、それぞれが直線状に延伸する複数の導体（水平バスバー２４および垂直バスバー２５）が接続されて形成されている。
なお、水平バスバー２４は図４において、水平方向に延伸し、かつ、接続端子１９に向かって一端１７Ａが屈曲しているが、水平バスバー２４のように、屈曲部を有していても、直線状に延伸する構成に含まれる。
上記のように、バスバー１７が形成される際に、屈曲される必要はない。したがって、水平バスバー２４と垂直バスバー２５とは任意の断面積を選択することができ、特に、断面積を大きくすることは容易となる。さらに、水平バスバー２４と垂直バスバー２５とを含むバスバー１７は、屈曲に伴う応力を内包していない。このため、バスバー１７が半導体素子１５から熱を受けても、応力を開放するために変形することはない。よって、接合部１７Ｊ、１７ＪＪ、１９Ｊは、機械的な応力を受け難くなる。この結果として、接合部１７Ｊ、１７ＪＪ、１９Ｊは電気的信頼性、熱的信頼性、および機械的信頼性を維持することができる。
また、水平バスバー２４と垂直バスバー２５とは、通電方向や熱伝導方向において同一の断面積を有する必要はない。水平バスバー２４または垂直バスバー２５のいずれか一方において、断面積を大きくするまたは小さくしてもよい。バスバー１７による半導体素子１５からの伝熱特性と半導体素子１５から金属層１４への伝熱特性との平衡を、水平バスバー２４あるいは、垂直バスバー２５のいずれかによって調節すればよい。したがって、半導体素子１５からの放熱に関する特性は容易に調整できる。
なお、本開示における『接合する』とは、半田などの接合部を介して、接合されている場合を含む。例えば、半導体素子１５と金属層１４とが半田などの接合部１５Ｊで実装されており、半導体素子１５と金属層１４とが直接、接していない場合であっても、半導体素子１５と金属層１４は接合されている。
本開示によれば、半導体素子１５における実装面１５Ｄとは反対の面（上面１５Ｃ）に配置される電極（接続端子１８、接続端子１９、または接続端子２０）で発生する熱は、半導体素子１５およびバスバー１７を通じて半導体素子１５の実装面１５Ｄと接する金属層１４へと伝えられる。また、半導体素子１５の実装部分（実装面１５Ｄ）とバスバー１７とは同電位とされているので、半導体素子１５の実装部分（実装面１５Ｄ）とバスバー１７は電気的に絶縁される必要はない。よって、半導体素子１５の実装部分と、バスバー１７と金属層１４との接合部分とは、近接配置が可能となる。この結果、バスバー１７は短い形状で形成でき、熱抵抗を低くできる。よって半導体素子の電極（接続端子１８、接続端子１９、または接続端子２０）で生じる熱が効率よく金属層１４へと伝えられ、半導体素子の放熱性が向上する。
本開示の半導体装置は、効率のよい放熱性を有するという効果を有し、各種電子機器において有用である。
１ ベースプレート
２ 絶縁層
３ ヒートシンク
４，５ 絶縁体
７ 半導体素子
６，８，１６，１７ バスバー
９，１０ 端部
１１ 半導体装置
１２ 放熱体
１３ 絶縁層
１３Ｃ 上面
１３Ｄ 下面
１４ 金属層
１４Ｃ 実装面
１５ 半導体素子
１５Ｃ 上面
１５Ｄ 実装面
１５Ｊ，１６Ｊ，１７Ｊ，１７ＪＪ，１８Ｊ，１９Ｊ 接合部
１６Ａ，１７Ａ 一端
１６Ｂ，１７Ｂ 他端
１８，１９，２０ 接続端子
２１ 出力部
２２ 基板
２３ 窒化物半導体層
２４ 水平バスバー
２５ 垂直バスバー
Ａ，Ｂ 伝熱経路
窒化ガリウム系トランジスタが動作しているときには、窒化物半導体層２３が発熱する。したがって、半導体素子１５の上面１５Ｃでの発熱が顕著となる。このため、バスバー１６が接続端子１８へ接続され、バスバー１７が接続端子１９へ接続され、金属層１４と半導体素子１５の外部へ伝熱する。この構成により、半導体素子１５からの放熱効率は向上する。
金属層１４と絶縁層１３の上面１３Ｃが接するように絶縁層１３が設けられている。さらに、絶縁層１３の下面１３Ｄに接するように放熱体１２が設けられている。このような構成により、半導体素子１５およびバスバー１７から、金属層１４へ伝えられた熱は、効率よく半導体装置１１の外部へと放熱される。

Claims (6)

  1. 導電体である金属層と、
    前記金属層の第１の面に実装される半導体素子と、
    前記半導体素子に設けられた第１の接続端子と、
    前記半導体素子に設けられた第２の接続端子と、
    前記半導体素子に設けられた第３の接続端子と、
    前記第１の接続端子に接合された第１のバスバーと、
    前記第２の接続端子に接合された第２のバスバーと、
    を備え、
    前記半導体素子の第１の面は前記金属層の前記第１の面と接合され、
    前記半導体素子の第２の面に、前記第１の接続端子、前記第２の接続端子、および、前記第３の接続端子が配置され、
    前記第１のバスバーの一端が前記第１の接続端子に接合され、
    前記第１のバスバーの他端は出力部であり、
    前記第２のバスバーの一端が前記第２の接続端子に接合され、
    前記第２のバスバーの他端が前記金属層に接合され、
    前記半導体素子の前記第１の面と前記第２のバスバーとは同電位である、
    半導体装置。
  2. 前記金属層の第２の面に設けられた絶縁層と、
    前記絶縁層に放熱体と、をさらに備え、
    前記絶縁層の第１の面は金属層と接し、
    前記絶縁層の第２の面は放熱体と接する、
    請求項１に記載の半導体装置。
  3. 前記半導体素子は、窒化ガリウム系トランジスタで構成され、
    前記第１の接続端子はドレイン端子であり、
    前記第２の接続端子はソース端子であり、
    前記第３の接続端子はゲート端子である、
    請求項１に記載の半導体装置。
  4. 前記金属層は、配線パターンが形成されたリードフレームである、
    請求項１に記載の半導体装置。
  5. 前記第２のバスバーの導電方向における断面積は、前記第１のバスバーの通電方向における断面積より大きい、
    請求項１に記載の半導体装置。
  6. 前記第２のバスバーは、それぞれが直線状に延伸する複数の導体が接続されて形成されている
    請求項１に記載の半導体装置。
JP2017530999A 2015-07-29 2016-07-04 半導体装置 Active JP6684996B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015149111 2015-07-29
JP2015149111 2015-07-29
PCT/JP2016/003180 WO2017017901A1 (ja) 2015-07-29 2016-07-04 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017017901A1 true JPWO2017017901A1 (ja) 2018-04-05
JP6684996B2 JP6684996B2 (ja) 2020-04-22

Family

ID=57884239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017530999A Active JP6684996B2 (ja) 2015-07-29 2016-07-04 半導体装置

Country Status (5)

Country Link
US (1) US10211144B2 (ja)
EP (1) EP3331006A4 (ja)
JP (1) JP6684996B2 (ja)
CN (1) CN107851631B (ja)
WO (1) WO2017017901A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112166652A (zh) * 2018-05-29 2021-01-01 京瓷株式会社 电子元件搭载用基板、电子装置以及电子模块
US11721612B2 (en) 2018-10-02 2023-08-08 Rohm Co., Ltd. Semiconductor device with connecting member for electrode and method of manufacturing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156439A (ja) * 1998-11-20 2000-06-06 Mitsubishi Electric Corp パワー半導体モジュール
JP2001332664A (ja) * 2000-05-24 2001-11-30 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2004096135A (ja) * 2003-12-24 2004-03-25 Toyota Central Res & Dev Lab Inc パワーモジュール
WO2012120930A1 (ja) * 2011-03-09 2012-09-13 シャープ株式会社 半導体装置のデバイス実装構造
JP2014086536A (ja) * 2012-10-23 2014-05-12 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60217478D1 (en) 2001-03-28 2007-02-22 Koninkl Philips Electronics Nv Sychrongleichrichter
JP3850739B2 (ja) * 2002-02-21 2006-11-29 三菱電機株式会社 半導体装置
DE10308095B3 (de) * 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
JP5152619B2 (ja) 2006-02-09 2013-02-27 ダイヤモンド電機株式会社 半導体モジュール及びこれを備える半導体装置、並びに、半導体モジュールの製造方法
KR101469770B1 (ko) * 2007-11-21 2014-12-09 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
JP4634497B2 (ja) * 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール
JP2011129607A (ja) 2009-12-16 2011-06-30 Furukawa Electric Co Ltd:The ＧａＮ系ＭＯＳ型電界効果トランジスタ
TWI425907B (zh) 2010-09-21 2014-02-01 Delta Electronics Inc 電子元件和散熱裝置之組合結構及其絕緣元件
US10211134B2 (en) * 2011-09-30 2019-02-19 Mediatek Inc. Semiconductor package
JP2013143519A (ja) 2012-01-12 2013-07-22 Fuji Electric Co Ltd 接続子および樹脂封止型半導体装置
CN202695428U (zh) 2012-06-18 2013-01-23 南京银茂微电子制造有限公司 一种igbt功率模块
US8722467B2 (en) * 2012-06-30 2014-05-13 Alpha & Omega Semiconductor, Inc. Method of using bonding ball array as height keeper and paste holder in semiconductor device package
TWI500135B (zh) * 2012-12-10 2015-09-11 Ind Tech Res Inst 堆疊式功率元件模組
JP6211829B2 (ja) * 2013-06-25 2017-10-11 株式会社東芝 半導体装置
US9780019B2 (en) * 2015-07-24 2017-10-03 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US10128174B2 (en) * 2015-07-24 2018-11-13 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156439A (ja) * 1998-11-20 2000-06-06 Mitsubishi Electric Corp パワー半導体モジュール
JP2001332664A (ja) * 2000-05-24 2001-11-30 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2004096135A (ja) * 2003-12-24 2004-03-25 Toyota Central Res & Dev Lab Inc パワーモジュール
WO2012120930A1 (ja) * 2011-03-09 2012-09-13 シャープ株式会社 半導体装置のデバイス実装構造
JP2014086536A (ja) * 2012-10-23 2014-05-12 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP6684996B2 (ja) 2020-04-22
US10211144B2 (en) 2019-02-19
US20180145020A1 (en) 2018-05-24
EP3331006A1 (en) 2018-06-06
EP3331006A4 (en) 2018-08-22
CN107851631B (zh) 2021-04-02
WO2017017901A1 (ja) 2017-02-02
CN107851631A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
US9171773B2 (en) Semiconductor device
JP7060104B2 (ja) 半導体装置
US11127662B2 (en) Semiconductor device
US9159715B2 (en) Miniaturized semiconductor device
US11456244B2 (en) Semiconductor device
US9997430B2 (en) Heat dissipation structure of semiconductor device
KR101734712B1 (ko) 파워모듈
US11315850B2 (en) Semiconductor device
JP6480856B2 (ja) 半導体モジュール
JP6684996B2 (ja) 半導体装置
EP2178117A1 (en) Power semiconductor module with double side cooling
KR101365501B1 (ko) 반도체장치
JP5925328B2 (ja) パワー半導体モジュール
JP2005174955A (ja) 半導体モジュール
JP6642719B2 (ja) 半導体装置
JP2011222707A (ja) 電力用半導体装置
US10199347B2 (en) Semiconductor device
JP5732955B2 (ja) 半導体装置
JP2015119116A (ja) 半導体装置
JP6450933B2 (ja) 半導体装置
JP2005033123A (ja) 半導体パワーモジュール
JP2013051272A (ja) 半導体装置
JP2014127489A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181106

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190129

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190206

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200311

R151 Written notification of patent or utility model registration

Ref document number: 6684996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151