JP2013051272A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013051272A JP2013051272A JP2011187552A JP2011187552A JP2013051272A JP 2013051272 A JP2013051272 A JP 2013051272A JP 2011187552 A JP2011187552 A JP 2011187552A JP 2011187552 A JP2011187552 A JP 2011187552A JP 2013051272 A JP2013051272 A JP 2013051272A
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- diode
- lead frame
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】2個のIGBTと1個のダイオードを備える半導体装置であって、半導体装置を平面視したときの設置スペースを従来の半導体装置よりも縮小できる構造の半導体装置を開示する。
【解決手段】半導体装置2は、第1IGBT10と、第1IGBT10上に配置されているダイオード30と、ダイオード30上に配置されている第2IGBT20と、第1IGBT10のエミッタ電極12、第2IGBT20のエミッタ電極22、及び、ダイオード30のアノード電極34に接続されている第1リードフレーム40と、第1IGBT10のコレクタ電極16、第2IGBT20のコレクタ電極26、及び、ダイオード30のカソード電極32に接続されている第2リードフレーム50と、を備えている。
【選択図】図1
【解決手段】半導体装置2は、第1IGBT10と、第1IGBT10上に配置されているダイオード30と、ダイオード30上に配置されている第2IGBT20と、第1IGBT10のエミッタ電極12、第2IGBT20のエミッタ電極22、及び、ダイオード30のアノード電極34に接続されている第1リードフレーム40と、第1IGBT10のコレクタ電極16、第2IGBT20のコレクタ電極26、及び、ダイオード30のカソード電極32に接続されている第2リードフレーム50と、を備えている。
【選択図】図1
Description
本発明は、半導体装置に関する。特に、2個のIGBT(Insulated Gate Bipolar Transistor)と1個のダイオードを備える半導体装置に関する。
例えば、特許文献1には、2個のIGBTに対して1個のダイオード(フライホイールダイオード)を備える半導体装置が開示されている(特許文献1の図4、図5等)。
特許文献1の半導体装置では、2個のIBGTは、放熱板上に横方向に並べて配置されている。2個のIGBT上には素子間接続導体が接合され、その素子間接続導体上にダイオードが接合されている。ダイオードは、横方向に並べて配置された2個のIGBTの間に配置されている。特許文献1の半導体装置では、2個のIGBTを横方向に並べて配置できる分の設置スペースが必要となる。
本明細書では、2個のIGBTと1個のダイオードを備える半導体装置であって、半導体装置を平面視したときの設置スペースを従来の半導体装置よりも縮小できる構造の半導体装置を開示する。
本明細書で開示する半導体装置は、第1IGBTと、第1IGBT上に配置されているダイオードと、ダイオード上に配置されている第2IGBTと、第1IGBTのエミッタ電極、第2IGBTのエミッタ電極、及び、ダイオードのアノード電極に接続されている第1リードフレームと、第1IGBTのコレクタ電極、第2IGBTのコレクタ電極、及び、ダイオードのカソード電極に接続されている第2リードフレームと、を備えている。
上記の半導体装置では、第1IGBT上にダイオードを配置し、そのダイオード上に第2IGBTが配置されている。そのため、2個のIGBTと1個のダイオードを横方向に並べて配置する従来の半導体装置と比べて、半導体装置を平面視したときの設置スペースを縮小することができる。
上記の半導体装置では、第1リードフレームは、外部配線が接続される第1端子を備えており、第2リードフレームは、外部配線が接続される第2端子を備えており、第1端子と第2端子は、同一の方向に伸びると共に対向していてもよい。
上記の構成によると、第1端子と第2端子とは、同一方向に伸びると共に対向した位置関係を維持している。そのため、第1端子と第2端子に逆向きに電流が流れると、互いに逆向きの磁界が生じる。それら逆向きの磁界が互いに打ち消しあうことによって、寄生インダクタンスの低減を図ることができる。
上記の半導体装置では、第1IGBTと第2IGBTは、それぞれ、半導体基板と、半導体基板の一方の表面に配置されるエミッタ電極と、半導体基板の他方の表面に配置されるコレクタ電極と、を備えていてもよい。ダイオードは、半導体基板と、半導体基板の一方の表面に配置されるカソード電極と、半導体基板の他方の表面に配置されるアノード電極と、を備えていてもよい。第1リードフレームは、第1IGBTのエミッタ電極とダイオードのアノード電極の間に配置されると共に第1IGBTのエミッタ電極とダイオードのアノード電極とに接続される第1部分と、第2IGBTのエミッタ電極に接続される第2部分と、第1部分と第2部分を接続する第3部分と、を備えていてもよい。第2リードフレームは、第2IGBTのコレクタ電極とダイオードのカソード電極の間に配置されると共に第2IGBTのコレクタ電極とダイオードのカソード電極とに接続される第4部分と、第1IGBTのコレクタ電極に接続される第5部分と、第4部分と第5部分を接続する第6部分と、を備えていてもよい。
上記の構成によると、第1リードフレームの第1部分と第2部分によって、第2IGBTとダイオードが挟まれる。そのため、第2IGBTとダイオードの縦方向の寸法は、第1リードフレームの形状(第3部分の寸法)によって決まる。また、第2リードフレームの第4部分と第5部分とによって、ダイオードと第1IGBTが挟まれる。そのため、第1IGBTとダイオードの縦方向の寸法は、第2リードフレームの形状(第6部分の寸法)によって決まる。第1リードフレームと第2リードフレームは、精度よく形成することができるため、半導体装置の縦方向の寸法精度を向上させることができる。また、第1リードフレームの弾性力を利用して第2IGBTとダイオードとを圧接し、第2リードフレームの弾性力を利用してダイオードと第1IGBTとを圧接する構成を採用すると、各電極とリードフレームを接続するためのハンダを不要とすることができる。
(第1実施例)
図1に示すように、本実施例の半導体装置2は、第1IGBT10と、第2IGBT20と、ダイオード30と、第1リードフレーム40と、第2リードフレーム50と、モールド樹脂60と、第3リードフレーム70と、第4リードフレーム80と、を備える。この半導体装置2では、第1IGBT10の上にダイオード30が配置され、そのダイオード30の上に第2IGBT20が配置されている。モールド樹脂60は、第1IGBT10、第2IGBT20、ダイオード30の外周部に形成されている。第1リードフレーム40は、第2IGBT20とダイオード30を挟むように配置されている。第2リードフレーム50は、ダイオード30と第1IGBT10を挟むように配置されている。
図1に示すように、本実施例の半導体装置2は、第1IGBT10と、第2IGBT20と、ダイオード30と、第1リードフレーム40と、第2リードフレーム50と、モールド樹脂60と、第3リードフレーム70と、第4リードフレーム80と、を備える。この半導体装置2では、第1IGBT10の上にダイオード30が配置され、そのダイオード30の上に第2IGBT20が配置されている。モールド樹脂60は、第1IGBT10、第2IGBT20、ダイオード30の外周部に形成されている。第1リードフレーム40は、第2IGBT20とダイオード30を挟むように配置されている。第2リードフレーム50は、ダイオード30と第1IGBT10を挟むように配置されている。
第1IGBT10は、縦型のIGBTである。第1IGBT10は、半導体基板11の表面(図中の上面)にエミッタ電極12及びゲート電極パッド14を備え、半導体基板11の裏面(図中の下面)にコレクタ電極16を備える。半導体基板11には、図示しない半導体素子構造が形成されている。エミッタ電極12は、半導体基板11の表面側に形成されたエミッタ領域(図示省略)に接触している。半導体基板11の表面側の外周縁付近(エミッタ領域の外周側の領域)には、図示しない耐圧構造が形成されている。耐圧構造は、例えば、リサーフ構造、FLR(Field Limiting Ring)構造等を用いることができる。ゲート電極パッド14は、半導体基板11の表面側に形成されたゲート電極(図示省略)に電気的に接続されている。コレクタ電極16は、半導体基板11の裏面側に形成されたコレクタ領域(図示省略)に接触している。第2IGBT20も、第1IGBT10と同様の構成を有している。即ち、第2IGBT20も、半導体基板21の表面にエミッタ電極22とゲート電極パッド24を備え、半導体基板21の裏面にコレクタ電極26を備える。第2IGBT20でも、半導体基板21に半導体素子構造が形成され、その表面側の外周縁付近に図示しない耐圧構造が形成されている。第1IGBT10及び第2IGBT20は、スイッチング素子として機能する。なお、本実施例の第1IGBT10及び第2IGBT20はSi製である。
ダイオード30は、縦型のダイオード素子である。ダイオード30は、半導体基板31の表面(図中の上面)にカソード電極32を備え、裏面(図中の下面)にアノード電極34を備える。半導体基板31には、図示しない半導体素子構造が形成されている。カソード電極32は、半導体基板31の表面側(図1の上面側)に形成されたカソード領域(図示省略)に接触している。アノード電極34は、半導体基板31の裏面側(図1の下面側)に形成されたアノード領域(図示省略)に接触している。半導体基板31の裏面側の外周縁付近(アノード領域の外周側の領域)には、図示しない耐圧構造が形成されている。耐圧構造は、例えば、リサーフ構造、FLR(Field Limiting Ring)構造等を用いることができる。本実施例のダイオード30はSiC製である。ダイオード30を平面視した際の面積は、第1IGBT10(第2IGBT20)を平面視した際の面積より小さい。
第1リードフレーム40は、板状の導電性部材を曲げて形成した部材である。第1リードフレーム40は、第1部分42、第2部分44、第3部分46を有する。第1部分42は、第1IGBT10のエミッタ電極12とダイオード30のアノード電極34の間に配置される。第1部分42は、その裏面(図中の下面)が第1IGBT10のエミッタ電極12に接続されるとともに、その表面(図中の上面)がダイオード30のアノード電極34に接続されている。第2部分44は、その裏面(図中の下面)が第2IGBT20のエミッタ電極22に接続されている。第2部分44の表面(図中の上面)は露出している。第3部分46は、第1部分42と第2部分44とを接続する。本実施例では、第1リードフレーム40の弾性力によって、第1部分42と第2部分44とで、第2IGBT20とダイオード30とを挟持できるように、第1リードフレーム40の各部42、44、46の寸法が設定されている。また、第1リードフレーム40は、図示しない外部配線と接続される第1端子48を備えている。第1端子48は、第1IGBT10及び第2IGBT20を流れる電流を外部配線に供給するための端子である。第1端子48は、第1リードフレーム40の第2部分44の一端に接続され、半導体装置2の側面(図1の左側面)から引出されている。
第2リードフレーム50も、板状の導電性部材を曲げて形成した部材である。第2リードフレーム50は、第4部分52、第5部分54、第6部分56を有している。第4部分52は、第2IGBT20のコレクタ電極26とダイオード30のカソード電極32の間に配置される。第4部分52は、その表面(図中の上面)が第2IGBT20のコレクタ電極26に接続されるとともに、その裏面(図中の下面)がダイオード30のカソード電極32に接続されている。第5部分54は、その表面(図中の上面)が第1IGBT10のコレクタ電極16に接続されている。第5部分54の裏面(図中の下面)は露出している。第6部分56は、第4部分52と第5部分54とを接続する。第6部分56は、第1リードフレーム50の第3部分46とは反対側の位置に配置されている。本実施例では、第2リードフレーム50の弾性力によって、第4部分52と第5部分54とで第1IGBT10とダイオード30とを挟持できるように、第2リードフレーム50の各部52,54,56の寸法が設定されている。また、第2リードフレーム50は、図示しない外部配線と接続される第2端子58を備えている。第2端子58は、外部配線から第1IGBT10及び第2IGBT20に電流を供給するための端子である。第2端子58は、第2リードフレーム50の第4部分52及び第6部分56に接続され、半導体装置2の側面(図1の左側面)から引出されている。図1より明らかなように、第1端子48と第2端子58は、半導体装置2の同一の面(図1の左側面)から引出され、同一の方向(図中左方向)に伸びるとともに、対向した位置関係を維持している。
ここで、図1に示されるように、本実施例では、第1リードフレーム40の第1部分42と第2部分44によって、第2IGBT20とダイオード30と第2リードフレーム50の第4部分52が挟持される。また、第2リードフレーム50の第4部分52と第2部分54によって、ダイオード30と第1IGBT10と第1リードフレーム40の第1部分42が挟持される。そのため、半導体装置2の縦方向の寸法は、第1リードフレーム40の第3部分46の寸法及び第2リードフレーム50の第6部分56の寸法によって決まる。第1リードフレーム40と第2リードフレーム50は、精度よく形成することができるため、半導体装置2の縦方向の寸法精度を向上させることができる。
また、上述の通り、本実施例の半導体装置2は、第1リードフレーム40の弾性力を利用して、第2IGBT20とダイオード30と第2リードフレーム50の第4部分52との間に圧縮力を作用させる。また、第2リードフレーム50の弾性力を利用して、ダイオード30と第1IGBT10と第1リードフレーム40の第1部分42との間に圧縮力を作用させる。これらによって、各電極とリードフレーム40、50との間の電気的接続が確保され、各電極とリードフレームを接続するためのハンダを不要とすることができる。
また、本実施例では、各電極は、第1リードフレーム40又は第2リードフレーム50に電気的に接続されている。第1リードフレーム40及び第2リードフレーム50は、板状の導電部材を曲げて形成されているため、ボンディングワイヤによって各電極を電気的に接続する場合とは異なり、配線のループ部分が無い。そのため、ボンディングワイヤで各電極を電気的に接続する場合に比べて、配線長を短くすることができる。その結果、寄生インダクタンスを小さくすることができる。
また、第1リードフレーム40の第2部分44の表面と、第2リードフレーム50の第5部分54の裏面はともに外部に露出している。そのため、半導体装置2では、第2IGBT20の熱を第2部分44から放熱し、第1IGBT10の熱を第5部分54から放熱することができる。これによって、半導体装置2の冷却性を向上することができる。
第3リードフレーム70は、板状の導電性部材である。第3リードフレーム70は、一端が第1IGBT10のゲート電極パッド14に接続されており、他端が図示しない外部配線に接続されている。第3リードフレーム70は、第1IGBT10のゲート電極にゲート信号(ゲート電圧)を供給するためのリードフレームである。第4リードフレーム80は、第3リードフレーム70と同様の部材である。第4リードフレーム80は、一端が第2IGBT20のゲート電極パッド24に接続されており、他端が図示しない外部配線に接続されている。第4リードフレーム80は、第2IGBT20のゲート電極にゲート信号(ゲート電圧)を供給するためのリードフレームである。なお、ゲート電極パッド14、24に接続される部材は、リードフレーム70、80に代えて、ボンディングワイヤ等の他の導電性部材であってもよい。
モールド樹脂60は、第1IGBT10、第2IGBT20及びダイオード30の外周部に形成されている。モールド樹脂60は、エポキシ、ポリイミド等の電気絶縁性材料で形成されている。モールド樹脂60は、第1IGBT10、第2IGBT20の表面外周部及びダイオード30の裏面外周部に逃げ部62を備えている。すなわち、逃げ部62は、第1IGBT10、第2IGBT20、及び、ダイオード30にそれぞれ形成された耐圧構造の部分に形成されている。逃げ部62を備えることにより、第1IGBT10の耐圧構造と第1リードフレーム40の第1部分42との間にモールド樹脂60が配置され、ダイオード30の耐圧構造と第1リードフレーム40の第1部分42との間にモールド樹脂60が配置され、第2IGBT20の耐圧構造と第2部分44との間にモールド樹脂60が配置される。これによって、リードフレーム40、50を流れる電流が耐圧構造に影響を及ぼすことを防止することができる。なお、モールド樹脂60は、各リードフレーム40、50、70、80間の電気絶縁性が確保することができる幅及び厚さを有している。
次いで、図2を参照して、第1IGBT10、第2IGBT20、ダイオード30の各要素の回路構成を説明する。本実施例の半導体装置2では、ダイオード30は、2個のIGBT10、20に対して逆並列に接続されている。また、第1IGBT10と第2IGBT20は並列に接続されている。第1IGBT10のエミッタ電極12と、第2IGBT20のエミッタ電極22と、ダイオード30のアノード電極34は、第1リードフレーム40に接続されている。第1IGBT10のコレクタ電極16と、第2IGBT20のコレクタ電極26と、ダイオード30のカソード電極32は、第2リードフレーム50に接続されている。本実施例の半導体装置2では、第1IGBT10と第2IGBT20が並列に接続されている。このため、仮に一方のIGBTが故障によって動作しない場合であっても、他方のIGBTが動作することで、出力を低減させて半導体装置2の駆動を継続することができる。
次いで、図3を参照して、第1IGBT10及び第2IGBT20をオンする場合の電流の流れを説明する。第1IGBT10及び第2IGBT20に電流を流すためには、第1端子48を接地線に接続し、第2端子58を電源線に接続する。その状態で、第3リードフレーム70及び第4リードフレーム80にゲート信号を供給すると、第1IGBT10及び第2IGBT20がオン状態となり、第1IGBT10及び第2IGBT20を電流が流れる。第1IGBT10及び第2IGBT20を流れた電流は、第1端子48を通って外部配線に供給される。即ち、図3の矢印に示すように電流が流れる。この際、電流はダイオード30を流れない。第1IGBT10及び第2IGBT20をオンする場合、対向する第1端子48と第2端子58に逆向きに電流が流れる。その結果、互いに逆向きの磁界が生じる。それら逆向きの磁界が互いに打ち消しあうことによって、寄生インダクタンスの低減を図ることができる。なお、第1IGBT10及び第2IGBT20をオンからオフに切り換える場合は、、第3リードフレーム70及び第4リードフレーム80へのゲート信号の供給を停止する。これによって、第1IGBT10及び第2IGBT20がオン状態からオフ状態に切り換わり、第1IGBT10及び第2IGBT20を電流が流れなくなる。
次いで、図4を参照して、半導体装置2のダイオード30に電流(例えば、還流電流)が流れる場合の電流の流れを説明する。第1端子48に印加される電圧が第2端子58に印加される電圧よりも高くなると、ダイオード30がオン状態となり、ダイオード30に電流が流れる。この場合は、外部配線から第1端子48に電流が供給され、第1端子48に供給された電流は、第1リードフレーム40を介してダイオード30を流れ、ダイオード30から第2リードフレーム50に流れる。第2リードフレーム50に流れた電流は、第2端子58を通って外部配線に供給される。即ち、図4の矢印に示すように電流が流れる。なお、ダイオード30に電流が流れる場合は、第1IGBT10及び第2IGBT20には電流は流れない。ダイオード30に電流が流れるときも、対向する第1端子48と第2端子58に逆向きに電流が流れる。その結果、寄生インダクタンスの低減を図ることができる。
以上、本実施例の半導体装置2について説明した。本実施例の半導体装置2では、第1IGBT10上にダイオード30を配置し、そのダイオード30上に第2IGBT20が配置されている。そのため、2個のIGBTと1個のダイオードを横方向に並べて配置する従来の半導体装置と比べて、半導体装置を平面視したときの設置スペースを縮小することができる。
また、本実施例の半導体装置2では、第1IGBT10と第2IGBT20の間に挟まれているダイオード30がSiC製である。一般的に、SiC製のダイオードは、Si製のダイオードと比べて耐熱性に優れる。そのため、ダイオード30の上下に配置されている2個のIGBT10、20の熱によってダイオード30が破壊され難い。
(第2実施例)
図5を参照して、第2実施例について、第1実施例と異なる点を中心に説明する。図5に示すように、本実施例の半導体装置102は、第1リードフレーム140及び第2リードフレーム150の構造が第1実施例とは異なる。なお、図5では、ゲート電極パッド14、24に接続される導電性部材の図示を省略している。本実施例でも、第1リードフレーム140は、第1部分142、第2部分144、及び第3部分146を備え、第2リードフレーム150は、第4部分152、第5部分154、及び第6部分156を備える。本実施例では、第1リードフレーム140の第3部分146と第2リードフレームの第6部分156とが同じ側に配置されている点が第1実施例と異なる。本実施例では、図5に示すように、第3部分146と第6部分156とは一部が対向している。
図5を参照して、第2実施例について、第1実施例と異なる点を中心に説明する。図5に示すように、本実施例の半導体装置102は、第1リードフレーム140及び第2リードフレーム150の構造が第1実施例とは異なる。なお、図5では、ゲート電極パッド14、24に接続される導電性部材の図示を省略している。本実施例でも、第1リードフレーム140は、第1部分142、第2部分144、及び第3部分146を備え、第2リードフレーム150は、第4部分152、第5部分154、及び第6部分156を備える。本実施例では、第1リードフレーム140の第3部分146と第2リードフレームの第6部分156とが同じ側に配置されている点が第1実施例と異なる。本実施例では、図5に示すように、第3部分146と第6部分156とは一部が対向している。
また、図5には、第1IGBT10及び第2IGBT20をオンする場合の電流の流れが矢印で示されている。本実施例では、第1IGBT10及び第2IGBT20をオンする場合、対向する第1端子148と第2端子158に逆向きに電流が流れるとともに、対向する第3部分146と第6部分156にも逆向きの電流が流れる。その結果、第1端子148と第2端子158の間と、第3部分146と第6部分156の間のそれぞれにおいて、互いに逆向きの磁界が生じる。それら逆向きの磁界が互いに打ち消しあうことによって、寄生インダクタンスの低減を図ることができる。なお、図5の半導体装置102のダイオードに電流が流れる場合の電流の流れは、上記の図4の場合とほぼ同様であるため、詳細な説明は省略する。
本発明の変形例を以下に列挙する。
(1)上記の各実施例では、第1端子48と第2端子58は、同一の方向に伸びると共に対向している。これに代えて、第1端子48と第2端子が異なる方向に伸びるように構成してもよい。
(2)上記の各実施例では、第1IGBT10及び第2IGBT20はいずれも縦型のIGBTである。これに代えて、第1IGBT10及び第2IGBT20を横型のIGBTとしてもよい。この変形例の場合も、第1IGBT10上にダイオード30を配置し、そのダイオード30上に第2IGBT20を配置する。また、第1リードフレーム40によって、第1IGBT10のエミッタ電極12、第2IGBT20のエミッタ電極22、及びダイオード30のアノード電極34を接続するとともに、第2リードフレーム50によって、第1IGBT10のコレクタ電極16、第2IGBT20のコレクタ電極26、及びダイオード30のカソード電極32を接続する。
(3)上記の各実施例において、第1リードフレーム40の第2部分44の表面と、第2リードフレーム50の第5部分54の裏面の少なくとも一方に、放熱フィンを備えてもよい。この場合、第1IGBT10と第2IGBT20の冷却性が向上する。また、放熱フィンに代えて、冷却水を通す流路等、任意の冷却器を備えてもよい。
(4)上記の各実施例において、半導体装置2は、第1IGBT10の温度を測定するための温度センサを備えてもよい。この際、温度センサは、第1IGBT10のエミッタ電極12上に配置されることが好ましい。半導体装置2のうち、第1IGBT10のエミッタ電極12が最も高温になり易い部分であるためである。
(1)上記の各実施例では、第1端子48と第2端子58は、同一の方向に伸びると共に対向している。これに代えて、第1端子48と第2端子が異なる方向に伸びるように構成してもよい。
(2)上記の各実施例では、第1IGBT10及び第2IGBT20はいずれも縦型のIGBTである。これに代えて、第1IGBT10及び第2IGBT20を横型のIGBTとしてもよい。この変形例の場合も、第1IGBT10上にダイオード30を配置し、そのダイオード30上に第2IGBT20を配置する。また、第1リードフレーム40によって、第1IGBT10のエミッタ電極12、第2IGBT20のエミッタ電極22、及びダイオード30のアノード電極34を接続するとともに、第2リードフレーム50によって、第1IGBT10のコレクタ電極16、第2IGBT20のコレクタ電極26、及びダイオード30のカソード電極32を接続する。
(3)上記の各実施例において、第1リードフレーム40の第2部分44の表面と、第2リードフレーム50の第5部分54の裏面の少なくとも一方に、放熱フィンを備えてもよい。この場合、第1IGBT10と第2IGBT20の冷却性が向上する。また、放熱フィンに代えて、冷却水を通す流路等、任意の冷却器を備えてもよい。
(4)上記の各実施例において、半導体装置2は、第1IGBT10の温度を測定するための温度センサを備えてもよい。この際、温度センサは、第1IGBT10のエミッタ電極12上に配置されることが好ましい。半導体装置2のうち、第1IGBT10のエミッタ電極12が最も高温になり易い部分であるためである。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:半導体装置
10:第1IGBT
12:エミッタ電極
14:ゲート電極
16:コレクタ電極
20:第2IGBT
22:エミッタ電極
24:ゲート電極
26:コレクタ電極
30:ダイオード
32:カソード電極
34:アノード電極
40、140:第1リードフレーム
42、142:第1部分
44、144:第2部分
46、146:第3部分
48、148:第1端子
50、150:第2リードフレーム
52、152:第4部分
54、154:第5部分
56、156:第6部分
58、158:第2端子
60:第3リードフレーム
70:第4リードフレーム
10:第1IGBT
12:エミッタ電極
14:ゲート電極
16:コレクタ電極
20:第2IGBT
22:エミッタ電極
24:ゲート電極
26:コレクタ電極
30:ダイオード
32:カソード電極
34:アノード電極
40、140:第1リードフレーム
42、142:第1部分
44、144:第2部分
46、146:第3部分
48、148:第1端子
50、150:第2リードフレーム
52、152:第4部分
54、154:第5部分
56、156:第6部分
58、158:第2端子
60:第3リードフレーム
70:第4リードフレーム
Claims (3)
- 第1IGBTと、
前記第1IGBT上に配置されているダイオードと、
前記ダイオード上に配置されている第2IGBTと、
前記第1IGBTのエミッタ電極、前記第2IGBTのエミッタ電極、及び、前記ダイオードのアノード電極に接続されている第1リードフレームと、
前記第1IGBTのコレクタ電極、前記第2IGBTのコレクタ電極、及び、前記ダイオードのカソード電極に接続されている第2リードフレームと、を備えている、
半導体装置。 - 前記第1リードフレームは、外部配線が接続される第1端子を備えており、
前記第2リードフレームは、外部配線が接続される第2端子を備えており、
前記第1端子と前記第2端子は、同一の方向に伸びると共に対向している、
請求項1に記載の半導体装置。 - 前記第1IGBTと前記第2IGBTは、それぞれ、半導体基板と、前記半導体基板の一方の表面に配置されるエミッタ電極と、前記半導体基板の他方の表面に配置されるコレクタ電極と、を備えており、
前記ダイオードは、半導体基板と、前記半導体基板の一方の表面に配置されるカソード電極と、前記半導体基板の他方の表面に配置されるアノード電極と、を備えており、
前記第1リードフレームは、前記第1IGBTのエミッタ電極と前記ダイオードのアノード電極の間に配置されると共に前記第1IGBTのエミッタ電極と前記ダイオードのアノード電極とに接続される第1部分と、前記第2IGBTのエミッタ電極に接続される第2部分と、前記第1部分と前記第2部分を接続する第3部分と、を備えており、
前記第2リードフレームは、前記第2IGBTのコレクタ電極と前記ダイオードのカソード電極の間に配置されると共に前記第2IGBTのコレクタ電極と前記ダイオードのカソード電極とに接続される第4部分と、前記第1IGBTのコレクタ電極に接続される第5部分と、前記第4部分と前記第5部分を接続する第6部分と、を備えている、請求項1又は2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011187552A JP2013051272A (ja) | 2011-08-30 | 2011-08-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011187552A JP2013051272A (ja) | 2011-08-30 | 2011-08-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013051272A true JP2013051272A (ja) | 2013-03-14 |
Family
ID=48013116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011187552A Withdrawn JP2013051272A (ja) | 2011-08-30 | 2011-08-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013051272A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9627955B2 (en) | 2014-02-18 | 2017-04-18 | Toyota Jidosha Kabushiki Kaisha | Semiconductor module |
-
2011
- 2011-08-30 JP JP2011187552A patent/JP2013051272A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9627955B2 (en) | 2014-02-18 | 2017-04-18 | Toyota Jidosha Kabushiki Kaisha | Semiconductor module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011097053A (ja) | インダクタンスを低減した電力モジュール組立体 | |
US11456244B2 (en) | Semiconductor device | |
JPWO2013008424A1 (ja) | 電力用半導体モジュール | |
WO2020059285A1 (ja) | 半導体装置 | |
WO2017056176A1 (ja) | 半導体装置およびそれを備える半導体モジュール | |
JP2012175070A (ja) | 半導体パッケージ | |
JP4531087B2 (ja) | 電力用半導体装置 | |
JP2014183078A (ja) | 半導体装置 | |
US9590622B1 (en) | Semiconductor module | |
KR101734712B1 (ko) | 파워모듈 | |
JP2013125889A (ja) | 半導体装置 | |
JP7481343B2 (ja) | 半導体装置 | |
JP2017112131A (ja) | 半導体モジュールおよび半導体装置 | |
JP2005277014A (ja) | 半導体装置 | |
JP5880664B1 (ja) | 半導体装置 | |
KR101897639B1 (ko) | 파워 모듈 | |
JP2013051272A (ja) | 半導体装置 | |
WO2017017901A1 (ja) | 半導体装置 | |
US10855196B2 (en) | Semiconductor device | |
US10847489B2 (en) | Semiconductor device | |
JP2014072385A (ja) | 半導体装置 | |
US20230197561A1 (en) | Power semiconductor module comprising a substrate, power semiconductor components and comprising a pressure body | |
US20230282622A1 (en) | Semiconductor device | |
US20190355649A1 (en) | Semiconductor device | |
JP5880663B1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141104 |