CN107579037A - 电容器结构及其制造方法 - Google Patents
电容器结构及其制造方法 Download PDFInfo
- Publication number
- CN107579037A CN107579037A CN201610567820.8A CN201610567820A CN107579037A CN 107579037 A CN107579037 A CN 107579037A CN 201610567820 A CN201610567820 A CN 201610567820A CN 107579037 A CN107579037 A CN 107579037A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- opening
- interlayer hole
- bottom electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 239000004020 conductor Substances 0.000 claims abstract description 82
- 230000004888 barrier function Effects 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 353
- 238000000034 method Methods 0.000 claims description 71
- 239000011229 interlayer Substances 0.000 claims description 66
- 230000005611 electricity Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 description 48
- 229910052751 metal Inorganic materials 0.000 description 41
- 239000002184 metal Substances 0.000 description 41
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 239000010936 titanium Substances 0.000 description 16
- 239000000758 substrate Substances 0.000 description 15
- 229910052721 tungsten Inorganic materials 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 239000010937 tungsten Substances 0.000 description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 238000000059 patterning Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- -1 tungsten (W) Chemical class 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 3
- 239000012774 insulation material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 3
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开一种电容器结构及其制造方法，该制造方法包括以下步骤。在第一导体层上形成堆叠结构，其中堆叠结构从第一导体层起依序包括第一介电层、蚀刻终止层与第二介电层。在堆叠结构中形成介层窗，其中介层窗包括阻障层与导电插塞，且介层窗与第一导体层电连接。在第二介电层中形成第一开口，其中第一开口环绕介层窗。移除导电插塞，以形成第二开口。在第一开口与第二开口中形成电容结构，其中电容结构包括下电极、电容介电层以及上电极，且下电极与第一导体层电连接。
Description
技术领域
本发明涉及一种半导体元件及其制造方法，且特别是涉及一种电容器结构及其制造方法。
背景技术
一般应用于金属氧化物半导体(CMOS)的精密电容可为金属-绝缘-金属(MIM)电容或是多晶硅-绝缘-多晶硅(PIP)电容。然而，由于多晶硅-绝缘-多晶硅(PIP)电容是形成于金属氧化物半导体之前，因此在形成金属氧化物半导体时所使用的加热及氧化制作工艺将会降低多晶硅-绝缘-多晶硅(PIP)电容的效能。据此，现今半导体产业中，较常选用形成于金属氧化物半导体之后的金属-绝缘-金属(MIM)电容做为金属氧化物半导体(CMOS)的精密电容。
然而，随着半导体元件微缩，电容器可使用面积下降，导致电容密度下降，因而影响半导体元件功能。因此，如何在有限的面积中建构一个具有高电容值的电容结构已然成为重要的研究课题。
发明内容
本发明提供一种电容器结构及其制造方法，其可提升电容器结构的电容值，并改善其制作工艺的稳定性。
本发明提出一种电容器结构的制造方法，包括以下步骤。在第一导体层上形成堆叠结构，其中堆叠结构从第一导体层起依序包括第一介电层、蚀刻终止层与第二介电层。在堆叠结构中形成介层窗，其中介层窗包括阻障层与导电插塞，且介层窗与第一导体层电连接。在第二介电层中形成第一开口，其中第一开口环绕介层窗。移除导电插塞，以形成第二开口。在第一开口与第二开口中形成电容结构，其中电容结构包括下电极、电容介电层以及上电极，且下电极与第一导体层电连接。
依照本发明的一实施例所述，在上述的电容器结构的制造方法中，第一开口暴露部分蚀刻终止层。
依照本发明的一实施例所述，在上述的电容器结构的制造方法中，介层窗的形成方法包括以下步骤。在堆叠结构中形成介层窗开口，其中介层窗开口暴露部分第一导体层。在介层窗开口的表面形成阻障层。在介层窗开口中填入导电插塞。
依照本发明的一实施例所述，在上述的电容器结构的制造方法中，电容结构的形成方法包括以下步骤。在第一开口与第二开口的表面形成下电极。在下电极上形成电容介电层。在第一开口与第二开口中填入上电极。
依照本发明的一实施例所述，在上述的电容器结构的制造方法中，在形成电容结构之后，还包括以下步骤。在第二介电层上形成绝缘层并覆盖下电极，且暴露部分上电极。在绝缘层上形成第二导体层，其中第二导体层与上电极电连接。
本发明提出一种电容器结构的制造方法，包括以下步骤。在第一导体层上依序形成第一介电层与第二介电层。在第一介电层与第二介电层中形成介层窗，其中介层窗包括阻障层与导电插塞，且介层窗与第一导体层电连接。在第二介电层中形成第一开口，其中第一开口环绕介层窗。移除导电插塞，以形成第二开口。在第一开口与第二开口中形成电容结构，其中电容结构包括下电极、电容介电层以及上电极，且下电极与第一导体层电连接。
依照本发明的一实施例所述，在上述的电容器结构的制造方法中，在形成第二介电层之前，还包括在第一介电层上形成蚀刻终止层。
依照本发明的一实施例所述，在上述的电容器结构的制造方法中，第一开口暴露部分蚀刻终止层。
依照本发明的一实施例所述，在上述的电容器结构的制造方法中，介层窗的形成方法包括以下步骤。在第一介电层与第二介电层中形成介层窗开口，其中介层窗开口暴露部分第一导体层。在介层窗开口的表面形成阻障层。在介层窗开口中填入导电插塞。
依照本发明的一实施例所述，在上述的电容器结构的制造方法中，电容结构的形成方法包括以下步骤。在第一开口与第二开口的表面形成下电极。在下电极上形成电容介电层。在第一开口与第二开口中填入上电极。
依照本发明的一实施例所述，在上述的电容器结构的制造方法中，在形成电容结构之后，还包括以下步骤。在第二介电层上形成绝缘层并覆盖下电极，且暴露部分上电极。在绝缘层上形成第二导体层，其中第二导体层与上电极电连接。
本发明提出一种电容器结构，包括：第一导体层、第一介电层、第二介电层、第一电容结构以及第二电容结构。第一介电层位于第一导体层上。第二介电层位于第一介电层上。第一电容结构位于第一介电层与第二介电层中，其中第一电容结构包括第一下电极、第一电容介电层以及第一上电极，且第一下电极与第一导体层电连接。第二电容结构位于第二介电层中，且环绕第一电容结构，其中第二电容结构包括第二下电极、第二电容介电层以及第二上电极，而第二下电极与第一下电极电连接。
依照本发明的一实施例所述，在上述的电容器结构中，还包括蚀刻终止层位于第一介电层与第二介电层之间。
依照本发明的一实施例所述，在上述的电容器结构中，还包括：绝缘层，位于第二介电层上，并覆盖第一下电极与第二下电极，且暴露部分第一上电极与第二上电极。蚀刻终止层位于第一介电层与第二介电层之间。第二导体层，位于绝缘层上，且与第一上电极与第二上电极电连接。
基于上述，在本发明的电容结构的制造方法中，在第一开口中的电容结构环绕于第二开口中的电容结构而形成具有同心图案的电容结构。以上视的角度来看，此同心图案的电容结构具有三层电容介电层，因此，可提供额外的电容面积，以提升同心图案电容结构的电容值。另外，由于第一介电层与第二介电层之间存在蚀刻终止层，因此，在移除介层窗中的导电插塞以形成第二开口时，可避免阻障层倒塌。如此一来，可防止后续形成于第一开口与第二开口中的电容结构倒塌，以提升电容结构的制作工艺稳定性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1H是本发明的第一实施例的电容器结构的制造方法的示意图；
图2A至图2D是本发明的第二实施例的电容器结构的制造方法的示意图；
图3A为第一实施例的电容器结构的剖面示意图；
图3B为第一与第二实施例的电容器结构的上视图。
符号说明
10：基底
100：第一导体层
102：第一介电层
104：蚀刻终止层
104’：图案化金属层
104a：金属内连线
106：第二介电层
108：堆叠结构
108a、108’：介层窗开口
110、126：阻障层
112：导电插塞
114：介层窗
116、202：图案化光致抗蚀剂层
116a、208a、102a、202a：开口
118：第一开口
120：第二开口
122：下电极
124：电容介电层
128：导电材料层
130：上电极
132、132a、132b：电容结构
134：绝缘层
136：第二导体层
R1：电容阵列区
R2：周边区域
具体实施方式
图1A至图1G是依照本发明的第一实施例的电容器结构的制造方法的示意图。
首先，请参照图1A，提供基底10，基底10中可包括多个晶体管(未绘示)。此基底10可分为电容阵列区R1与周边区域R2。在此基底10上形成第一导体层100。第一导体层100的形成方法例如是化学气相沉积法(CVD)、物理气相沉积法(PVD)或其组合。第一导体层100的材料例如是钨(W)、钛(Ti)、钽(Ta)、铜(Cu)、铝(Al)等金属或其合金或者其金属氮化物。
接着，在第一导体层100上形成堆叠结构108。堆叠结构108从第一导体层100起依序包括第一介电层102、蚀刻终止层104与第二介电层106。
第一介电层102、蚀刻终止层104与第二介电层106的形成方法例如是化学气相沉积法。
第一介电层102与第二介电层106的材料例如是以四乙氧基硅烷(TEOS)为反应气体进行化学气相沉积法所形成的氧化硅或选自硼磷硅玻璃(BPSG)、磷掺杂硅玻璃(PSG)、低介电常数(low k)材料等。在一实施例中，第二介电层106与第一介电层102的材料可以相同亦或不同。
蚀刻终止层104的材料例如是蚀刻选择性不同于第二介电层106的材料。举例而言，当第二介电层106的材料为氧化硅时，蚀刻终止层104的材料可为金属(诸如Al、Au、Ag、Ta、W、Ti)或其金属氮化物、氮化硅、氮氧化硅、富含硅氧化物(Silicon Rich Oxide)等。在本实施例中，第一介电层102与第二介电层106的材料例如是以四乙氧基硅烷(TEOS)为反应气体进行化学气相沉积法所形成的氧化硅，而蚀刻终止层104的材料例如是氮化硅，但本发明不以此为限。
接着，请参照图1B，在堆叠结构108中形成介层窗114。介层窗114包括阻障层110与导电插塞112，且介层窗114与第一导体层100电连接。形成介层窗114的步骤如下：先进行光刻及蚀刻制作工艺，而于堆叠结构108中形成介层窗开口108a，此介层窗开口108a暴露部分第一导体层100。接着，在介层窗开口108a的表面与第二介电层106上形成阻障层110。之后，在阻障层110上形成导电材料层(未绘示)并填满介层窗开口108a。然后，移除位于第二介电层106上的阻障层110与导电材料层而形成具有阻障层110与导电插塞112的介层窗114。移除部分阻障层110与导电材料层的方法包括进行平坦化制作工艺，例如进行化学机械研磨(CMP)制作工艺，但本发明不限于此。在本实施例中，介层窗114可以与在周边区域R2形成的导电插塞(conductive via)于相同制作工艺中一起形成。
阻障层110的材料例如是钛/氮化钛(Ti/TiN)、氮化钨(WN)、钛钨合金(TiW)、氮化钌(RuN)、氮化铱(IrN)、氮化锆(ZrN)、氮化铪(HfN)、氮化钽(TaN)或其组合。导电插塞112的材料例如是钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)或其组合。在本实施例中，阻障层110的材料例如是氮化钛，而导电插塞112的材料则例如是钨，但本发明不以此为限。
然后，请参照图1C，在第二介电层106上形成图案化光致抗蚀剂层116。此图案化光致抗蚀剂层116例如通过旋涂的方式形成一层光致抗蚀剂层，然后进行曝光、显影而于光致抗蚀剂层中形成开口116a。此开口116a暴露介层窗114与介层窗114周围部分第二介电层106，但本发明不以此为限。举例来说，图案化光致抗蚀剂层116也可覆盖于介层窗114上，而开口116a只暴露介层窗114周围的部分第二介电层106。
之后，请参照图1D，以图案化光致抗蚀剂层116为掩模，移除部分第二介电层106而形成环绕介层窗114的第一开口118。移除部分第二介电层106的方法例如是进行蚀刻制作工艺。由此，在基底10的电容阵列区R1上的第二介电层106中形成第一开口118，其中第一开口118环绕介层窗114。在本实施例中，第一开口118可贯穿第二介电层106，以暴露部分蚀刻终止层104。
在本实施例中，在进行蚀刻制作工艺时，由于蚀刻终止层104具有不同于第二介电层106的蚀刻选择性，因此第一开口118可精准地形成于第二介电层106中且环绕于介层窗114。之后，移除图案化光致抗蚀剂层116。移除图案化光致抗蚀剂层116的方法例如是进行湿式去光致抗蚀剂、灰化等制作工艺。
接着，请参照图1E，移除介层窗114中的导电插塞112，以形成第二开口120。移除导电插塞112的方法例如是湿蚀刻、干蚀刻等。在本实施例中，选用对阻障层110与导电插塞112具有高蚀刻选择比的蚀刻液，以湿蚀刻的方式将导电插塞112移除，而形成第二开口120。举例来说，在阻障层110的材料为氮化钛，而导电插塞112的材料为钨的情况下，蚀刻液的成分可例如是稀释的硫酸加双氧水，但本发明并不以此为限。
在一实施例中，介层窗114也可以与在周边区域R2形成的导电插塞于不同制作工艺中形成；举例来说，介层窗114也可以是由非导电的牺牲材料层(未绘示)与阻障层110所构成，而牺牲材料层的材料可选自蚀刻速率不同于阻障层110的材料，因此，可以干蚀刻、湿蚀刻等方式将介层窗114中的牺牲材料层移除，以形成第二开口120，但本发明不以此为限。
另外，在本实施例中，由于第一介电层102与第二介电层106之间存在蚀刻终止层104。在移除介层窗114中的导电插塞112以形成第二开口120时，此蚀刻终止层104可避免阻障层110倒塌。
然后，请参照图1F，在第一开口118与第二开口120中形成电容结构132。形成电容结构132的步骤例如是于第一开口118与第二开口120的表面以及第二介电层106上依序形成下电极122、电容介电层124以及阻障层126。
形成下电极122与阻障层126的方法例如是化学气相沉积法(CVD)、物理气相沉积法(PVD)或其组合。形成电容介电层124的方法例如是化学气相沉积法(CVD)。下电极122的材料例如是钛/氮化钛、氮化钨、钛钨合金、氮化钌、氮化铱、氮化锆、氮化铪、氮化钽或其组合。电容介电层124的材料例如是氧化硅、氮化硅、氧化硅/氮化硅/氧化硅(Oxide-Nitride-Oxide,ONO)、高介电常数(high-k)材料或其组合，其中高介电常数材料例如是氧化钽(Ta2O5)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化钛(TiO2)等。阻障层126的材料例如是钛/氮化钛、氮化钨、钛钨合金、氮化钌、氮化铱、氮化锆、氮化铪、氮化钽或其组合。在本实施例中，下电极122的材料例如是氮化钛；电容介电层124的材料例如是高介电常数材料；而阻障层126的材料则例如是氮化钛，但本发明不以此为限。
接着，在阻障层126上形成导电材料层128，此导电材料层128填满第一开口118与第二开口120。
形成导电材料层128的方法例如是化学气相沉积法(CVD)、物理气相沉积法(PVD)或其组合。导电材料层128的材料例如是钨、铜、钛、钽、氮化钛、氮化钽或其组合。在本实施例中，阻障层126的材料例如是氮化钛，而导电材料层128的材料例则如是钨，但本发明不以此为限。
之后，移除第二介电层106上的下电极122、电容介电层124、阻障层126以及导电材料层128以形成包括下电极122、电容介电层124以及上电极130(由阻障层126与导电材料层128所构成)的电容结构132。移除第二介电层106上的下电极122、电容介电层124、阻障层126以及导电材料层128的方法包括进行平坦化制作工艺，例如是进行化学机械研磨(CMP)制作工艺。
接着，请参照图1G，移除部分下电极122，使得下电极122的顶面低于上电极130的顶面。
移除部分下电极122的方法例如是湿蚀刻、干蚀刻等。在本实施例中，选用对下电极122与导电材料层128具有高蚀刻选择比的蚀刻液，以湿蚀刻的方式移除部分下电极122；举例来说，在下电极122的材料为氮化钛，而导电材料层128的材料为钨的情况下，蚀刻液的成分则可例如是稀释的硫酸加双氧水，但本发明并不以此为限。
接着，请继续参照图1G，在移除部分下电极122之后，移除相邻两个电容结构132之间的部分第二介电层106，使得第二介电层106的顶面低于下电极122的顶面。移除部分第二介电层106的方法例如是湿蚀刻、干蚀刻等。
然后，请参照图1H，在第二介电层106上形成覆盖下电极122并暴露出部分上电极130的绝缘层134。
形成绝缘层134的方法例如是先通过化学气相沉积法形成覆盖于第二介电层106与电容结构132的绝缘材料层(未绘示)。接着，移除导电材料层128顶面上的绝缘材料层，以形成覆盖下电极122并暴露出导电材料层128顶面的绝缘层134。移除绝缘材料层的方法包括进行平坦化制作工艺，例如是进行化学机械研磨(CMP)制作工艺。绝缘层134的材料例如是氧化硅、氮化硅、氮氧化硅或其组合。
如此一来，绝缘层134可良好的隔绝电容结构132中的下电极122与上电极130，避免下电极122与上电极130因电连接而产生短路的问题，以提升电容结构的稳定性。
接着，请继续参照图1H，在绝缘层134上形成第二导体层136，其中第二导体层136与上电极130电连接。在本实施例中，第二导体层136直接接触于上电极130的导电材料层128，但本发明并不以此为限。
形成第二导体层136的方法例如是物理气相沉积法。第二导体层136的材料例如是钨、钛、钽、铜、铝等金属或其合金或者其金属氮化物。在一实施例中，第二导体层136的材料可与第一导体层100相同亦或不同。
如此一来，第一开口118中的电容结构132环绕于第二开口120中的电容结构132而形成具有同心图案的电容结构132。以上视的角度来看，电容介电层124分别位于第一开口118与第二开口120的表面而形成具有三层同心图案的电容介电层124，其在第二开口120与第一开口118之间的阻障层110表面上提供额外的电容面积，以提升同心图案电容结构132的电容值。另外，在本实施例中，由于第一介电层102与第二介电层106之间存在蚀刻终止层104，此蚀刻终止层104可防止形成于第一开口118与第二开口120中的电容结构132倒塌，以提升电容结构的制作工艺稳定性。
图2A至图2D是依照本发明的第二实施例的电容器结构的制造方法的示意图，其中本发明第二实施例与第一实施例的相同构件以相同标号表示，且相同构件的材料及其制作工艺已于前文中进行详尽地描述，故在下文中不再重复赘述。
首先，请参照图2A，提供基底10，基底10中可包括多个晶体管(未绘示)。此基底10可分为电容阵列区R1与周边区域R2。在此基底10上形成第一导体层100。
在第一导体层100上形成第一介电层102。然后，在周边区域R2上的第一介电层102中形成金属内连线104a。形成金属内连线104a的步骤如下：先进行光刻及蚀刻制作工艺，而在第一介电层102中形成开口102a，此开口暴露部分地一导体层100。接着，在第一介电层102上与开口102a中形成导体材料层(未绘示)并填满开口102a。然后，移除位于第一介电层102上的导体材料层而形成金属内连线104a。移除部分导体材料层的方法包括进行平坦化制作工艺，例如进行化学机械研磨(CMP)制作工艺，但本发明不限于此。
金属内连线104a的材料例如是铝(Al)、金(Au)、铜(Cu)、银(Ag)、钽(Ta)、钨(W)、钛(Ti)等金属或其金属氮化物。
然后，在第一介电层102上形成图案化金属层104’，其中图案化金属层104’暴露部分第一介电层102。图案化金属层104’的形成方法例如是先以物理气相沉积法将金属层(未绘示)形成于第一介电层102上，再对其进行光刻及蚀刻制作工艺而形成，但本发明不限于此。在一实施例中，图案化金属层104’可以与在周边区域R2形成的金属内连线104a于相同制作工艺中一起形成。
图案化金属层104’的材料例如是铝(Al)、金(Au)、铜(Cu)、银(Ag)、钽(Ta)、钨(W)、钛(Ti)等金属或其金属氮化物。在一实施例中，图案化金属层104’的材料可与金属内连线104a相同亦或不同。
接着，在第一介电层102上形成覆盖图案化金属层104’的第二介电层106。
之后，请参照图2B，在第二介电层106上形成图案化光致抗蚀剂层202，其中图案化光致抗蚀剂层202暴露部分第二介电层106。图案化光致抗蚀剂层202的形成方法例如是通过旋涂的方式形成一层光致抗蚀剂层，然后进行曝光、显影而于光致抗蚀剂层中形成暴露部分第二介电层106的开口202a。此开口202a在电容阵列区R1中位于相邻的两个图案化金属层104’之间，且开口202a的宽度可小于或等于相邻的两个图案化金属层104’之间的宽度，但本发明并不以此为限。在本实施例中，开口202a在电容阵列区R1中的宽度等于相邻的两个图案化金属层104’之间的宽度。
之后，请参照图2C，以图案化光致抗蚀剂层202为掩模，在基底10的电容阵列区R1中移除部分第一介电层102与部分第二介电层106而于相邻的两个图案化金属层104’之间形成暴露部分第一导体层100的介层窗开口108’；而在基底10的周边区域R2则是移除部分第二介电层106而于第二介电层106中形成暴露部分图案化金属层104’的介层窗开口108’。移除部分第一介电层102与部分第二介电层106的方法例如是干蚀刻、湿蚀刻等。移除图案化光致抗蚀剂层202。移除图案化光致抗蚀剂层202的方法例如是进行湿式去光致抗蚀剂、灰化等制作工艺。
然后，请参照图2D，在介层窗开口108’的表面形成阻障层110并填入导电插塞112以形成介层窗114，其中介层窗114与第一导体层100电连接。
另外，在本实施例中，基底10的电容阵列区R1上的介层窗114形成于相邻的两个图案化金属层104’之间，且与图案化金属层104’电连接，但本发明不限于此。举例来说，基底10的电容阵列区R1上的介层窗114与图案化金属层104’之间也可包括第二介电层106，以隔绝介层窗114与图案化金属层104’。
之后，进行如同图1C至图1H的制作工艺步骤，据此，本发明的第二实施例与第一实施例的差异仅在于第一介电层102与第二介电层106之间的蚀刻终止层104变为图案化金属层104’，故其余各构件的连接关系、材料与形成方法已于前文中进行详尽地描述，故于下文中不再重复赘述。
如此一来，第一开口118中的电容结构132环绕于第二开口120中的电容结构132而形成具有同心图案的电容结构132。以上视的角度来看，电容介电层124分别位于第一开口118与第二开口120的表面而形成具有三层同心图案的电容介电层124，其在第二开口120与第一开口118之间的阻障层110表面上提供额外的电容面积，以提升同心图案电容结构132的电容值。另外，在本实施例中，由于第一介电层102与第二介电层106之间存在图案化金属层104’，此图案化金属层104’可防止形成于第一开口118与第二开口120中的电容结构132倒塌，以提升电容结构的制作工艺稳定性。此外，可通过设计图案化金属层104’的图案，使得沟槽(未绘示)可以与介层窗开口108’于相同制作工艺中一起形成。
请同时参照图3A及图3B，本发明提供一种电容器结构，包括：第一导体层100、第一介电层102、第二介电层106、第一电容结构132a以及第二电容结构132b。第一介电层102位于第一导体层100上。第二介电层106位于第一介电层102上。第一电容结构132a位于第一介电层102与第二介电层106中，其中第一电容结构132a包括下电极122a、电容介电层124a以及上电极130a，且下电极122a与第一导体层100电连接。第二电容结构132b位于第二介电层106中，且环绕第一电容结构132a，其中第二电容结构132b包括下电极122b、电容介电层124b以及上电极130b，而第一电容结构132a以及第二电容结构132b共用下电极，亦即第一电容结构132a的下电极122a以及第二电容结构132b的下电极122b彼此电连接。如此一来，第二电容结构132b环绕于第一电容结构132a而于基底10的电容阵列区R1中形成具有同心图案的电容结构。
在一实施例中，在第一介电层102与第二介电层106之间更设置有蚀刻终止层104。
在一实施例中，电容器结构还包括绝缘层134与第二导体层136。绝缘层134位于第二介电层106上，并覆盖下电极122a与下电极122b，且暴露部分上电极130a与上电极130b。第二导体层136，位于绝缘层134上，且电连接上电极130a与上电极130b。如此一来，第一电容结构132a的上电极130a以及第二电容结构132b的上电极130b彼此电连接，亦即第一电容结构132a以及第二电容结构132b共用上电极。
综上所述，在本发明的电容结构的制造方法中，在第一开口中的电容结构环绕于第二开口中的电容结构而形成具有同心图案的电容结构。以上视的角度来看，电容介电层分别位于第一开口与第二开口的表面而形成具有三层同心图案的电容介电层，其在第二开口与第一开口之间的阻障层表面上提供额外的电容面积，以提升同心图案电容结构的电容值。另外，由于第一介电层与第二介电层之间存在蚀刻终止层或图案化金属层，因此，在移除介层窗中的导电插塞以形成第二开口时，可避免阻障层倒塌。如此一来，可防止后续形成于第一开口与第二开口中的电容结构倒塌，以提升电容结构的制作工艺稳定性。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
Claims (14)
1.一种电容器结构的制造方法，包括：
在第一导体层上形成堆叠结构，其中所述堆叠结构从所述第一导体层起依序包括第一介电层、蚀刻终止层与第二介电层；
在所述堆叠结构中形成介层窗，其中所述介层窗包括阻障层与导电插塞，且所述介层窗与所述第一导体层电连接；
在所述第二介电层中形成第一开口，其中所述第一开口环绕所述介层窗；
移除所述导电插塞，以形成第二开口；以及
在所述第一开口与所述第二开口中形成电容结构，其中所述电容结构包括下电极、电容介电层以及上电极，且所述下电极与所述第一导体层电连接。
2.如权利要求1所述的电容器结构的制造方法，其中所述第一开口暴露部分所述蚀刻终止层。
3.如权利要求1所述的电容器结构的制造方法，其中形成所述介层窗的步骤包括：
在所述堆叠结构中形成介层窗开口，其中所述介层窗开口暴露部分所述第一导体层；
在所述介层窗开口的表面形成所述阻障层；以及
在所述介层窗开口中填入所述导电插塞。
4.如权利要求1所述的电容器结构的制造方法，其中形成所述电容结构的步骤包括：
在所述第一开口与所述第二开口的表面形成所述下电极；
在所述下电极上形成所述电容介电层；以及
在所述第一开口与所述第二开口中填入所述上电极。
5.如权利要求1所述的电容器结构的制造方法，其中在形成所述电容结构之后，还包括：
在所述第二介电层上形成绝缘层并覆盖所述下电极，且暴露部分所述上电极；以及
在所述绝缘层上形成第二导体层，其中所述第二导体层与所述上电极电连接。
6.一种电容器结构的制造方法，包括：
在第一导体层上依序形成第一介电层与第二介电层；
在所述第一介电层与所述第二介电层中形成介层窗，其中所述介层窗包括阻障层与导电插塞，且所述介层窗与所述第一导体层电连接；
在所述第二介电层中形成第一开口，其中所述第一开口环绕所述介层窗；
移除所述导电插塞，以形成第二开口；以及
在所述第一开口与所述第二开口中形成电容结构，其中所述电容结构包括下电极、电容介电层以及上电极，且所述下电极与所述第一导体层电连接。
7.如权利要求6所述的电容器结构的制造方法，其中在形成所述第二介电层之前，还包括在所述第一介电层上形成蚀刻终止层。
8.如权利要求7所述的电容器结构的制造方法，其中所述第一开口暴露部分所述蚀刻终止层。
9.如权利要求6所述的电容器结构的制造方法，其中形成所述介层窗的步骤包括：
在所述第一介电层与所述第二介电层中形成介层窗开口，其中所述介层窗开口暴露部分所述第一导体层；
在所述介层窗开口的表面形成所述阻障层；以及
在所述介层窗开口中填入所述导电插塞。
10.如权利要求6所述的电容器结构的制造方法，其中形成所述电容结构的步骤包括：
在所述第一开口与所述第二开口的表面形成所述下电极；
在所述下电极上形成所述电容介电层；以及
在所述第一开口与所述第二开口中填入所述上电极。
11.如权利要求6所述的电容器结构的制造方法，其中在形成所述电容结构之后，还包括：
在所述第二介电层上形成绝缘层并覆盖所述下电极，且暴露部分所述上电极；以及
在所述绝缘层上形成第二导体层，其中所述第二导体层与所述上电极电连接。
12.一种电容器结构，包括：
第一导体层；
第一介电层，位于所述第一导体层上；
第二介电层，位于所述第一介电层上；
第一电容结构，位于所述第一介电层与所述第二介电层中，其中所述第一电容结构包括第一下电极、第一电容介电层以及第一上电极，且所述第一下电极与所述第一导体层电连接；以及
第二电容结构，位于所述第二介电层中，且环绕所述第一电容结构，其中所述第二电容结构包括第二下电极、第二电容介电层以及第二上电极，而所述第二下电极与所述第一下电极电连接。
13.如权利要求12所述的电容器结构，还包括蚀刻终止层位于所述第一介电层与所述第二介电层之间。
14.如权利要求12所述的电容器结构，还包括：
绝缘层，位于所述第二介电层上，并覆盖所述第一下电极与所述第二下电极，且暴露部分所述第一上电极与所述第二上电极；以及
第二导体层，位于所述绝缘层上，且与所述第一上电极与所述第二上电极电连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105121265A TWI593120B (zh) | 2016-07-05 | 2016-07-05 | 電容器結構及其製造方法 |
| TW105121265 | 2016-07-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107579037A true CN107579037A (zh) | 2018-01-12 |
| CN107579037B CN107579037B (zh) | 2020-08-04 |
Family
ID=60048690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610567820.8A Active CN107579037B (zh) | 2016-07-05 | 2016-07-19 | 电容器结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107579037B (zh) |
| TW (1) | TWI593120B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210098373A1 (en) * | 2019-09-26 | 2021-04-01 | Intel Corporation | Integrated circuit structures having differentiated interconnect lines in a same dielectric layer |
| CN114122256A (zh) * | 2020-09-01 | 2022-03-01 | 华邦电子股份有限公司 | 半导体结构及其制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI833494B (zh) * | 2022-12-08 | 2024-02-21 | 南亞科技股份有限公司 | 半導體結構及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090257169A1 (en) * | 2008-04-09 | 2009-10-15 | Industrial Technology Research Institute | Stacked capacitor structure and manufacturing method thereof |
| CN102117776A (zh) * | 2010-01-05 | 2011-07-06 | 华邦电子股份有限公司 | 埋入式栅极字元线装置的堆迭式电容结构及电容制造方法 |
| CN102623430A (zh) * | 2011-01-28 | 2012-08-01 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| US20140120689A1 (en) * | 2012-05-02 | 2014-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating semiconductor device |
-
2016
- 2016-07-05 TW TW105121265A patent/TWI593120B/zh active
- 2016-07-19 CN CN201610567820.8A patent/CN107579037B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090257169A1 (en) * | 2008-04-09 | 2009-10-15 | Industrial Technology Research Institute | Stacked capacitor structure and manufacturing method thereof |
| CN102117776A (zh) * | 2010-01-05 | 2011-07-06 | 华邦电子股份有限公司 | 埋入式栅极字元线装置的堆迭式电容结构及电容制造方法 |
| CN102623430A (zh) * | 2011-01-28 | 2012-08-01 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| US20140120689A1 (en) * | 2012-05-02 | 2014-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210098373A1 (en) * | 2019-09-26 | 2021-04-01 | Intel Corporation | Integrated circuit structures having differentiated interconnect lines in a same dielectric layer |
| CN114122256A (zh) * | 2020-09-01 | 2022-03-01 | 华邦电子股份有限公司 | 半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201803133A (zh) | 2018-01-16 |
| TWI593120B (zh) | 2017-07-21 |
| CN107579037B (zh) | 2020-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102005143B1 (ko) | Rram 기술을 위한 금속 랜딩 방법 | |
| US7476922B2 (en) | Logic device having vertically extending metal-insulator-metal capacitor between interconnect layers and method of fabricating the same | |
| US7332764B2 (en) | Metal-insulator-metal (MIM) capacitor and method of fabricating the same | |
| US8310026B2 (en) | Semiconductor device and method for fabricating the same | |
| US7220652B2 (en) | Metal-insulator-metal capacitor and interconnecting structure | |
| US10580581B2 (en) | High-density metal-insulator-metal capacitors | |
| KR100809321B1 (ko) | 다중 ｍｉｍ 캐패시터 및 이의 제조 방법 | |
| CN109560194B (zh) | 半导体装置及其制造方法 | |
| CN107204330B (zh) | 半导体器件及其制造方法 | |
| TWI543241B (zh) | 電容器及其製造方法 | |
| TW202017156A (zh) | 記憶胞及其製造方法 | |
| CN107369669A (zh) | 集成电路 | |
| US20090294903A1 (en) | Anti-fusse structure and method of fabricating the same | |
| KR100835409B1 (ko) | 다마신 ｍｉｍ형 커패시터를 갖는 반도체 소자의 제조방법 | |
| US6686239B2 (en) | Capacitors of semiconductor devices and methods of fabricating the same | |
| US20070065966A1 (en) | Process for single and multiple level metal-insulator-metal integration with a single mask | |
| CN107579037A (zh) | 电容器结构及其制造方法 | |
| US20200027946A1 (en) | Capacitor structures and methods for fabricating the same | |
| US7709878B2 (en) | Capacitor structure having butting conductive layer | |
| US6410386B1 (en) | Method for forming a metal capacitor in a damascene process | |
| WO2020181527A1 (zh) | 电容器及其制作方法 | |
| CN106847787A (zh) | 金属-绝缘层-金属电容的结构及其制造方法 | |
| KR101153224B1 (ko) | 다마신 공정에 의해 형성된 캐패시터와 금속 배선을 갖는 반도체 소자 제조방법 | |
| CN110556357B (zh) | 电容结构及其制造方法 | |
| TWI670860B (zh) | 電容結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200630 Address after: Hsinchu Science Industrial Park, Taiwan, China Applicant after: Powerchip Technology Corp. Address before: Hsinchu Science Industrial Park, Taiwan, China Applicant before: Powerchip Technology Corp. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |