CN107564905B - 一种高压esd器件结构的制备方法、结构及其应用电路 - Google Patents

一种高压esd器件结构的制备方法、结构及其应用电路 Download PDF

Info

Publication number
CN107564905B
CN107564905B CN201710631962.0A CN201710631962A CN107564905B CN 107564905 B CN107564905 B CN 107564905B CN 201710631962 A CN201710631962 A CN 201710631962A CN 107564905 B CN107564905 B CN 107564905B
Authority
CN
China
Prior art keywords
region
type
voltage
device structure
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710631962.0A
Other languages
English (en)
Other versions
CN107564905A (zh
Inventor
郑泽人
王艳颖
张辉
周乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Resources Microelectronics Chongqing Ltd
Original Assignee
China Resources Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Resources Microelectronics Chongqing Ltd filed Critical China Resources Microelectronics Chongqing Ltd
Priority to CN201710631962.0A priority Critical patent/CN107564905B/zh
Publication of CN107564905A publication Critical patent/CN107564905A/zh
Application granted granted Critical
Publication of CN107564905B publication Critical patent/CN107564905B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供一种高压ESD器件结构的制备方法、结构及其应用电路，所述制备方法包括：于p型硅衬底形成高压n阱区域；于高压n阱区域的一侧形成p型体区；于高压n阱区域的另一侧形成n型扩散区域；于p型体区上形成第一p+和第一n+区域；于n型扩散区域上依次形成第二n+、第二p+、第三n+和第三p+区域，第二n+、第二p+、第三n+、第三p+区域与高压n阱区域及p型体区组成达林顿管；及于p型体区和高压n阱区域上形成第一栅氧层和第一多晶硅层，于高压n阱区域及n型扩散区域上形成第二栅氧层和第二多晶硅层。通过本发明的高压ESD器件结构的制备方法、结构及其应用电路，解决了现有ESD器件结构的电流泄放能力较弱的问题。

Description

一种高压ESD器件结构的制备方法、结构及其应用电路
技术领域
本发明属于电路ESD保护领域，特别是涉及一种高压ESD器件结构的制备方法、结构及其应用电路。
背景技术
集成电路器件工作在一定的电压、电流和功耗限定范围内，大量聚集的静电荷在条件适宜的情况下就会产生高压放电，静电放电通过器件引线的高压瞬时传送，可能会使氧化层端口，造成器件的功能失常。而ESD保护器件则是将其内部看成一齐纳稳压二极管，当输入电流超过它的额定电压时，就会被击穿，把过多的电能量导回大地，以起到保护电路的作用。
现有使用LDNMOS(横向扩散的双沟槽MOS管)的ESD结构如图1所示，通过增加LDNMOS源极的距离来提高所述ESD器件的性能，但是LDNMOS的阻抗、漏电和ESD触发电压(Vt1)都会随之增加，进而限制所述ESD结构的电流泄放能力。
鉴于此，有必要设计一种新的高压ESD器件结构的制备方法、结构及其应用电路用于解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高压ESD器件结构的制备方法、结构及其应用电路，用于解决现有ESD器件结构的电流泄放能力较弱的问题。
为实现上述目的及其他相关目的，本发明提供一种高压ESD器件结构的制备方法，所述制备方法包括：
S1：提供一p型硅衬底；
S2：于所述p型硅衬底上表面进行n型离子注入，以形成高压n阱区域；
S3：于所述高压n阱区域的一侧上表面进行p型离子注入，以形成p型体区；
S4：于所述高压n阱区域的另一侧上表面进行n型离子注入，以形成n型扩散区域；
S5：于所述p型体区上表面分别进行p型离子注入和n型离子注入，依次形成第一p+区域和第一n+区域，所述第一p+区域和第一n+区域通过导线连接，以形成源极；
S6：于所述n型扩散区域上表面分别进行n型离子注入、p型离子注入、n型离子注入和p型离子注入，依次形成第二n+区域、第二p+区域、第三n+区域和第三p+区域，所述第二n+区域、第二p+区域、第三n+区域和第三p+区域通过导线连接，以形成漏极；其中，所述第二n+区域、第二p+区域、第三n+区域、第三p+区域与高压n阱区域及p型体区组成达林顿管；以及
S7：于所述p型体区和高压n阱区域上表面形成第一栅氧层，同时于所述高压n阱区域及n型扩散区域上表面形成第二栅氧层，并于所述第一栅氧层上表面形成第一多晶硅层，以形成栅极，同时于所述第二栅氧层上表面形成第二多晶硅层，以形成金属场板。
优选地，所述S2中注入的n型离子为磷离子，所述磷离子的注入能量为100～500eV，注入剂量为1e12～5e12。
优选地，所述S3中注入的p型离子为硼离子，所述硼离子的注入能量为10～200eV，注入剂量为8e12～1e14。
优选地，所述S4中注入的n型离子为磷离子，所述磷离子的注入能量为50～500eV，注入剂量为8e12～6e14。
优选地，所述S5中注入的p型离子为氟化硼，所述氟化硼的注入能量为40～350eV，注入剂量1e14～8e15；所述S5中注入的n型离子为砷离子，所述砷离子的注入能量为20～300eV，注入剂量1e14～8e15。
优选地，所述S6中注入的n型离子为砷离子，所述砷离子的注入能量为20～300eV，注入剂量1e14～8e15；所述S6中注入的p型离子为氟化硼，所述氟化硼的注入能量为40～350eV，注入剂量1e14～8e15。
优选地，所述制备方法还包括在所述p型硅衬底上形成包围所述器件结构的隔离结构。
本发明还提供一种高压ESD器件结构，所述高压ESD器件结构包括：
p型硅衬底；
形成于所述p型硅衬底上部的高压n阱区域；
形成于所述高压n阱区域一侧的p型体区；
依次形成于所述p型体区上部的第一p+区域和第一n+区域，所述第一p+区域和第一n+区域通过导线连接，以形成源极；
形成于所述高压n阱区域另一侧的n型扩散区域；
依次形成于所述n型扩散区域上部的第二n+区域、第二p+区域、第三n+区域和第三p+区域，所述第二n+区域、第二p+区域、第三n+区域和第三p+区域通过导线连接，以形成漏极；其中，所述第二n+区域、第二p+区域、第三n+区域、第三p+区域与高压n阱区域及p型体区组成达林顿管；
形成于所述p型体区和高压n阱区域上表面的第一栅氧层，及形成于所述第一栅氧层上表面的第一多晶硅层，其中，所述第一栅氧层和所述第一多晶硅层形成栅极；
形成于所述高压n阱区域及n型扩散区域上表面的第二栅氧层，及形成于所述第二栅氧层上表面的第二多晶硅层，其中，所述第二栅氧层和所述第二多晶硅层形成金属场板。
优选地，所述第一栅氧层的厚度为100～200埃，所述第二栅氧层的厚度为500～1000埃。
优选地，所述第一多晶硅层的厚度为2000～5000埃，所述第二多晶硅层的厚度为2000～5000埃。
优选地，所述高压ESD器件结构还包括形成于所述p型硅衬底上、且包围所述器件结构的隔离结构。
优选地，所述隔离结构的材料为SiO2，所述隔离结构的厚度为3000～6000埃。
本发明还提供一种电路结构，所述电路结构包括上述任一项所述的高压ESD器件结构。
如上所述，本发明的高压ESD器件结构的制备方法、结构及其应用电路，具有以下有益效果：通过本发明所述制备方法制备的高压ESD器件结构，通过异极型达林顿管辅助触发ESD保护，在保证LDNMOS性能的情况下，大幅提高了所述高压ESD器件结构的ESD保护能力，使得所述高压ESD器件结构的耐压性能明显提高，以达到保护电路不被静电击穿。
附图说明
图1显示为现有LDNMOS ESD器件的结构示意图。
图2a至图2e显示为本发明所述高压ESD器件结构制备过程的各步骤结构示意图。
图3a显示为现有LDNMOS ESD器件的性能测试曲线图，图3b显示为本发明所述高压ESD器件结构的性能测试曲线图。
元件标号说明
1 p型硅衬底
2 高压n阱区域
3 p型体区
4 n型扩散区域
5 第一p+区域
6 第一n+区域
7 第二n+区域
8 第二p+区域
9 第三n+区域
10 第三p+区域
11 第一栅氧层
12 第二栅氧层
13 第一多晶硅层
14 第二多晶硅层
15 隔离结构
S1～S7 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2a至图3b。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图2a至图2e所示，本实施例提供一种高压ESD器件结构的制备方法，所述制备方法包括：
S1：提供一p型硅衬底1；
S2：于所述p型硅衬底1上表面进行n型离子注入，以形成高压n阱区域2；
S3：于所述高压n阱区域2的一侧上表面进行p型离子注入，以形成p型体区3；
S4：于所述高压n阱区域2的另一侧上表面进行n型离子注入，以形成n型扩散区域4；
S5：于所述p型体区3上表面分别进行p型离子注入和n型离子注入，依次形成第一p+区域5和第一n+区域6，所述第一p+区域5和第一n+区域6通过导线连接，以形成源极；
S6：于所述n型扩散区域4上表面分别进行n型离子注入、p型离子注入、n型离子注入和p型离子注入，依次形成第二n+区域7、第二p+区域8、第三n+区域9和第三p+区域10，所述第二n+区域7、第二p+区域8、第三n+区域9和第三p+区域10通过导线连接，以形成漏极；其中，所述第二n+区域7、第二p+区域8、第三n+区域9、第三p+区域10与高压n阱区域2及p型体区3组成达林顿管；以及
S7：于所述p型体区3和高压n阱区域2上表面形成第一栅氧层11，同时于所述高压n阱区域2及n型扩散区域4上表面形成第二栅氧层12，并于所述第一栅氧层11上表面形成第一多晶硅层13，以形成栅极，同时于所述第二栅氧层12上表面形成第二多晶硅层14，以形成金属场板。
下面请参阅图2a至图2e对本实施例所述高压ESD器件结构的制备步骤进行详细说明。
如图2a所示，提供一p型硅衬底1。
如图2b所示，于所述p型硅衬底1上表面进行n型离子注入，以形成高压n阱区域2。
作为示例，注入的n型离子包括但不限于磷离子，所述磷离子的注入能量为100～500eV，注入剂量为1e12～5e12。
优选地，在本实施例中，所述磷离子的注入能量为300eV，注入剂量为3e12；当然，在其它实施例中，所述磷离子的注入能量还可以为100eV、150eV、200eV、250eV、350eV、400eV、450eV、或500eV等，注入剂量还可以为1e12、2e12、4e12、或5e12等多种组合。
如图2c所示，于所述高压n阱区域2的一侧上表面进行p型离子注入，以形成p型体区3；及于所述高压n阱区域2的另一侧上表面进行n型离子注入，以形成n型扩散区域4
作为示例，注入的p型离子包括但不限于硼离子，所述硼离子的注入能量为10～200eV，注入剂量为8e12～1e14。
优选地，在本实施例中，所述硼离子的注入能量为100eV，注入剂量为5e13；当然，在其它实施例中，所述硼离子的注入能量还可以为10eV、45eV、90eV、120eV、160eV、或200eV等，注入剂量还可以为8e12、1e13、或1e14等多种组合。
作为示例，注入的n型离子包括但不限于磷离子，所述磷离子的注入能量为50～500eV，注入剂量为8e12～6e14。
优选地，在本实施例中，所述磷离子的注入能量为300eV，注入剂量为1e14；当然，在其它实施例中，所述磷离子的注入能量还可以为50eV、100eV、150eV、200eV、250eV、350eV、400eV、450eV或500eV等，注入剂量还可以为8e12、1e13、或6e14等多种组合。
如图2d所示，于所述p型体区3上表面分别进行p型离子注入和n型离子注入，依次形成第一p+区域5和第一n+区域6，所述第一p+区域5和第一n+区域6通过导线连接，以形成源极；以及于所述n型扩散区域4上表面分别进行n型离子注入、p型离子注入、n型离子注入和p型离子注入，依次形成第二n+区域7、第二p+区域8、第三n+区域9和第三p+区域10，所述第二n+区域7、第二p+区域8、第三n+区域9和第三p+区域10通过导线连接，以形成漏极；其中，所述第二n+区域7、第二p+区域8、第三n+区域9、第三p+区域10与高压n阱区域2及p型体区3组成达林顿管。
作为示例，形成第一p+区域时，注入的p型离子为氟化硼，所述氟化硼的注入能量为40～350eV，注入剂量1e14～8e15；而形成第一n+区域时，注入的n型离子则为砷离子，所述砷离子的注入能量为20～300eV，注入剂量1e14～8e15。
作为示例，形成所述第二n+区域时，注入的n型离子为砷离子，所述砷离子的注入能量为20～300eV，注入剂量1e14～8e15；形成所述第二p+区域时，注入的p型离子为氟化硼，所述氟化硼的注入能量为40～350eV，注入剂量1e14～8e15；形成所述第三n+区域时，注入的n型离子为砷离子，所述砷离子的注入能量为20～300eV，注入剂量1e14～8e15；形成所述第三p+区域时，注入的p型离子为氟化硼，所述氟化硼的注入能量为40～350eV，注入剂量1e14～8e15。
优选地，在本实施例中，形成所述第一p+区域、第二p+区域、第三p+区域时，所述氟化硼的注入能量为200eV，注入剂量为1e15；当然，在其它实施例中，所述氟化硼的注入能量还可以为40eV、90eV、135eV、190eV、250eV、300eV或350eV等，注入剂量还可以为1e14、5e14、或8e15等多种组合。
优选地，在本实施例中，形成所述第一n+区域、第二n+区域、第三n+区域时，所述砷离子的注入能量为140eV，注入剂量为1e15；当然，在其它实施例中，所述砷离子的注入能量还可以为20eV、70eV、120eV、170eV、220eV、260eV或300eV等，注入剂量还可以为1e14、5e14、或8e15等多种组合。
如图2e所示，于所述p型体区3和高压n阱区域2上表面形成第一栅氧层11，同时于所述高压n阱区域2及n型扩散区域4上表面形成第二栅氧层12，并于所述第一栅氧层11上表面形成第一多晶硅层13，以形成栅极，同时于所述第二栅氧层12上表面形成第二多晶硅层14，以形成金属场板。
作为示例，采用高温氧化工艺形成所述第一栅氧化层11和第二栅氧化层12；所述第一栅氧化层11的厚度为100～200埃，所述第二栅氧层的厚度为500～1000埃。
作为示例，采用化学气相沉积工艺形成所述第一多晶硅层13和第二多晶硅层14；所述第一多晶硅层的厚度为2000～5000埃，所述第二多晶硅层的厚度为2000～5000埃。
作为示例，所述制备方法还包括在所述p型硅衬底上形成包围所述器件结构的隔离结构。
作为示例，采用高温氧化工艺形成所述隔离结构，其中，所述隔离结构的材料为SiO2，所述隔离结构的厚度为3000～6000埃。
实施例二
如图2e所示，本实施例提供一种高压ESD器件结构，所述高压ESD器件结构包括：
p型硅衬底1；
形成于所述p型硅衬底1上部的高压n阱区域2；
形成于所述高压n阱区域2一侧的p型体区3；
依次形成于所述p型体区3上部的第一p+区域5和第一n+区域6，所述第一p+区域5和第一n+区域6通过导线连接，以形成源极；
形成于所述高压n阱区域2另一侧的n型扩散区域4；
依次形成于所述n型扩散区域4上部的第二n+区域7、第二p+区域8、第三n+区域9和第三p+区域10，所述第二n+区域7、第二p+区域8、第三n+区域9和第三p+区域10通过导线连接，以形成漏极；其中，所述第二n+区域7、第二p+区域8、第三n+区域9、第三p+区域10与高压n阱区域2及p型体区3组成达林顿管；
形成于所述p型体区3和高压n阱区域2上表面的第一栅氧层11，及形成于所述第一栅氧层11上表面的第一多晶硅层13，其中，所述第一栅氧层11和所述第一多晶硅层13形成栅极；
形成于所述高压n阱区域2及n型扩散区域4上表面的第二栅氧层12，及形成于所述第二栅氧层12上表面的第二多晶硅层14，其中，所述第二栅氧层12和所述第二多晶硅层14形成金属场板。
作为示例，所述第一栅氧层11的厚度为100～200埃，所述第二栅氧层12的厚度为500～1000埃。
作为示例，所述第一多晶硅层13的厚度为2000～5000埃，所述第二多晶硅层14的厚度为2000～5000埃。
作为示例，所述高压ESD器件结构还包括形成于所述p型硅衬底上、且包围所述器件结构的隔离结构15。
优选地，所述隔离结构15的材料为SiO2，所述隔离结构15的厚度为3000～6000埃。
需要说明的是，当本实施例所述高压ESD器件结构的漏极受到正向脉冲后，由于达林顿管第一级NPN击穿电压略低于LDNMOS的击穿电压(BVds)，因此先被触发击穿，击穿电流反馈给第二级寄生PNP管，由于达林顿管的放大特性(B＝B1*B2)，使ESD电流在NPN和PNP构成的网络中得到迅速泄放，进而实现大幅提高了所述高压ESD器件结构的泄放能力。由图3a和图3b可知，现有LDNMOS ESD器件的HBM在3000V以上，而本实施例所述高压ESD器件结构的HBM可以达到33000V以上，可见，本实施例所述高压ESD器件结构的耐压性能明显提升。
实施例三
本实施例提供一种电路结构，所述电路结构包括上述实施例二所述的高压ESD器件结构。
优选地，所述高压ESD器件结构设置于待设置电路的I/O接口上，以实现保护待设置电路不被静电击穿。
综上所述，本发明的高压ESD器件结构的制备方法、结构及其应用电路，具有以下有益效果：通过本发明所述制备方法制备的高压ESD器件结构，通过异极型达林顿管辅助触发ESD保护，在保证LDNMOS性能的情况下，大幅提高了所述高压ESD器件结构的ESD保护能力，使得所述高压ESD器件结构的耐压性能明显提高，以达到保护电路不被静电击穿。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种高压ESD器件结构的制备方法，其特征在于，所述制备方法包括：
S1：提供一p型硅衬底；
S2：于所述p型硅衬底上表面进行n型离子注入，以形成高压n阱区域；
S3：于所述高压n阱区域的一侧上表面进行p型离子注入，以形成p型体区；
S4：于所述高压n阱区域的另一侧上表面进行n型离子注入，以形成n型扩散区域；
S5：于所述p型体区上表面分别进行p型离子注入和n型离子注入，依次形成第一p+区域和第一n+区域，所述第一p+区域和第一n+区域通过导线连接，以形成源极；
S6：于所述n型扩散区域上表面分别进行n型离子注入、p型离子注入、n型离子注入和p型离子注入，依次形成第二n+区域、第二p+区域、第三n+区域和第三p+区域，所述第二n+区域、第二p+区域、第三n+区域和第三p+区域通过导线连接，以形成漏极；其中，所述第二n+区域、第二p+区域、第三n+区域、第三p+区域与高压n阱区域及p型体区组成达林顿管；以及
S7：于所述p型体区和高压n阱区域上表面形成第一栅氧层，同时于所述高压n阱区域及n型扩散区域上表面形成第二栅氧层，并于所述第一栅氧层上表面形成第一多晶硅层，以形成栅极，同时于所述第二栅氧层上表面形成第二多晶硅层，以形成金属场板。
2.根据权利要求1所述的高压ESD器件结构的制备方法，其特征在于，所述S2中注入的n型离子为磷离子，所述磷离子的注入能量为100～500eV，注入剂量为1e12～5e12/cm2。
3.根据权利要求1所述的高压ESD器件结构的制备方法，其特征在于，所述S3中注入的p型离子为硼离子，所述硼离子的注入能量为10～200eV，注入剂量为8e12～1e14/cm2。
4.根据权利要求1所述的高压ESD器件结构的制备方法，其特征在于，所述S4中注入的n型离子为磷离子，所述磷离子的注入能量为50～500eV，注入剂量为8e12～6e14/cm2。
5.根据权利要求1所述的高压ESD器件结构的制备方法，其特征在于，所述S5中注入的p型离子为氟化硼，所述氟化硼的注入能量为40～350eV，注入剂量1e14～8e15/cm2；所述S5中注入的n型离子为砷离子，所述砷离子的注入能量为20～300eV，注入剂量1e14～8e15/cm2。
6.根据权利要求1所述的高压ESD器件结构的制备方法，其特征在于，所述S6中注入的n型离子为砷离子，所述砷离子的注入能量为20～300eV，注入剂量1e14～8e15/cm2；所述S6中注入的p型离子为氟化硼，所述氟化硼的注入能量为40～350eV，注入剂量1e14～8e15/cm2。
7.根据权利要求1所述的高压ESD器件结构的制备方法，其特征在于，所述制备方法还包括在所述p型硅衬底上形成包围所述器件结构的隔离结构。
8.一种高压ESD器件结构，其特征在于，所述高压ESD器件结构包括：
p型硅衬底；
形成于所述p型硅衬底上部的高压n阱区域；
形成于所述高压n阱区域一侧的p型体区；
依次形成于所述p型体区上部的第一p+区域和第一n+区域，所述第一p+区域和第一n+区域通过导线连接，以形成源极；
形成于所述高压n阱区域另一侧的n型扩散区域；
依次形成于所述n型扩散区域上部的第二n+区域、第二p+区域、第三n+区域和第三p+区域，所述第二n+区域、第二p+区域、第三n+区域和第三p+区域通过导线连接，以形成漏极；其中，所述第二n+区域、第二p+区域、第三n+区域、第三p+区域与高压n阱区域及p型体区组成达林顿管；
形成于所述p型体区和高压n阱区域上表面的第一栅氧层，及形成于所述第一栅氧层上表面的第一多晶硅层，其中，所述第一栅氧层和所述第一多晶硅层形成栅极；
形成于所述高压n阱区域及n型扩散区域上表面的第二栅氧层，及形成于所述第二栅氧层上表面的第二多晶硅层，其中，所述第二栅氧层和所述第二多晶硅层形成金属场板。
9.根据权利要求8所述的高压ESD器件结构，其特征在于，所述第一栅氧层的厚度为100～200埃，所述第二栅氧层的厚度为500～1000埃。
10.根据权利要求8所述的高压ESD器件结构，其特征在于，所述第一多晶硅层的厚度为2000～5000埃，所述第二多晶硅层的厚度为2000～5000埃。
11.根据权利要求8所述的高压ESD器件结构，其特征在于，所述高压ESD器件结构还包括形成于所述p型硅衬底上、且包围所述器件结构的隔离结构。
12.根据权利要求11所述的高压ESD器件结构，其特征在于，所述隔离结构的材料为SiO2，所述隔离结构的厚度为3000～6000埃。
13.一种电路结构，其特征在于，所述电路结构包括如权利要求8～12任一项所述的高压ESD器件结构。
CN201710631962.0A 2017-07-28 2017-07-28 一种高压esd器件结构的制备方法、结构及其应用电路 Active CN107564905B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710631962.0A CN107564905B (zh) 2017-07-28 2017-07-28 一种高压esd器件结构的制备方法、结构及其应用电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710631962.0A CN107564905B (zh) 2017-07-28 2017-07-28 一种高压esd器件结构的制备方法、结构及其应用电路

Publications (2)

Publication Number Publication Date
CN107564905A CN107564905A (zh) 2018-01-09
CN107564905B true CN107564905B (zh) 2020-04-03

Family

ID=60974680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710631962.0A Active CN107564905B (zh) 2017-07-28 2017-07-28 一种高压esd器件结构的制备方法、结构及其应用电路

Country Status (1)

Country Link
CN (1) CN107564905B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0320665D0 (en) * 2002-09-25 2003-10-01 Mediatek Inc NPN darlington ESD protection circuit
CN102738144A (zh) * 2011-04-06 2012-10-17 南亚科技股份有限公司 静电放电防护装置及其静电放电防护电路
CN103165600A (zh) * 2013-02-26 2013-06-19 北京时代民芯科技有限公司 一种esd保护电路
CN103378089A (zh) * 2012-04-28 2013-10-30 上海华虹Nec电子有限公司 一种高压静电保护结构
CN105244349A (zh) * 2015-10-27 2016-01-13 上海华虹宏力半导体制造有限公司 静电保护电路
CN105552872A (zh) * 2015-12-18 2016-05-04 锐迪科创微电子（北京）有限公司 一种esd保护电路
CN106328644A (zh) * 2015-06-18 2017-01-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件和电子装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0320665D0 (en) * 2002-09-25 2003-10-01 Mediatek Inc NPN darlington ESD protection circuit
FR2844929B1 (fr) * 2002-09-25 2007-03-23 Media Tek Inc Circuit de protection contre les decharges electrostatiques, a circuit darlington npn
CN102738144A (zh) * 2011-04-06 2012-10-17 南亚科技股份有限公司 静电放电防护装置及其静电放电防护电路
CN103378089A (zh) * 2012-04-28 2013-10-30 上海华虹Nec电子有限公司 一种高压静电保护结构
CN103165600A (zh) * 2013-02-26 2013-06-19 北京时代民芯科技有限公司 一种esd保护电路
CN106328644A (zh) * 2015-06-18 2017-01-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件和电子装置
CN105244349A (zh) * 2015-10-27 2016-01-13 上海华虹宏力半导体制造有限公司 静电保护电路
CN105552872A (zh) * 2015-12-18 2016-05-04 锐迪科创微电子（北京）有限公司 一种esd保护电路

Also Published As

Publication number Publication date
CN107564905A (zh) 2018-01-09

Similar Documents

Publication Publication Date Title
US9520488B2 (en) Silicon-controlled rectifier electrostatic discharge protection device and method for forming the same
US8217461B1 (en) ESD protection circuit
JP5389022B2 (ja) 静電放電保護デバイスおよびこれを含む半導体デバイスの製造方法
CN104704636A (zh) 具有用于负电压操作的隔离式scr的esd保护电路
CN105489503B (zh) 半导体结构及其形成方法、静电保护电路
CN101584045B (zh) 静电放电保护器件以及用于保护半导体器件不受静电放电事件损害的方法
CN107564905B (zh) 一种高压esd器件结构的制备方法、结构及其应用电路
CN105470134B (zh) 一种半导体器件及其制造方法、电子装置
CN106298777B (zh) 一种用作esd保护的ggnmos器件及其制作方法
CN106384718B (zh) 一种中高压沟槽型mosfet器件的制作方法及结构
CN104465666B (zh) Soi工艺的静电保护结构及其构成的静电保护电路
CN206401295U (zh) 一种低容低残压瞬态电压抑制二极管器件
CN115632050A (zh) Ggnmos结构及其制作方法
CN111430306B (zh) 用于薄外延工艺esd保护的ggnmos器件制备工艺及ggnmos器件
CN108389857B (zh) 提高维持电压的多晶硅假栅静电释放器件及其制作方法
CN107623000B (zh) 静电放电保护电路及其制作方法
CN108364945B (zh) 一种提高维持电压的双栅栅控静电释放器件及其制作方法
US9343556B2 (en) Methods and apparatus for ESD protection circuits
JP2016536778A (ja) 改善された逆サージ能力及び削減されたリーク電流のポリシリコン層を有するツェナーダイオード
US10192954B2 (en) Junctionless nanowire transistor and manufacturing method for the same
CN216054724U (zh) 低压放电管芯片
TWI251324B (en) Semiconductor device and manufacturing method thereof
CN115579360B (zh) 用于esd保护的pnp_scr器件结构及制作工艺
CN103187295B (zh) Ggnmos的制作方法
TWI804736B (zh) 具有橫向絕緣閘極雙極性電晶體之功率元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing

Applicant after: Huarun Microelectronics (Chongqing) Co., Ltd.

Address before: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing

Applicant before: China Aviation (Chongqing) Microelectronics Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant