CN107546143B - 电子芯片中的低差量部件 - Google Patents

电子芯片中的低差量部件 Download PDF

Info

Publication number
CN107546143B
CN107546143B CN201611023603.9A CN201611023603A CN107546143B CN 107546143 B CN107546143 B CN 107546143B CN 201611023603 A CN201611023603 A CN 201611023603A CN 107546143 B CN107546143 B CN 107546143B
Authority
CN
China
Prior art keywords
capacitor
conductive
correction
conductive pad
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611023603.9A
Other languages
English (en)
Other versions
CN107546143A (zh
Inventor
F·塔耶
G·鲍顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN107546143A publication Critical patent/CN107546143A/zh
Application granted granted Critical
Publication of CN107546143B publication Critical patent/CN107546143B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请涉及电子芯片中的低差量部件。提供一种制造包含低差量部件的电子芯片的方法，包括以下步骤：根据部件在测试半导体晶圆中的位置映射所述部件的平均差量；将每个芯片的每个部件与辅助校正元件相关联；根据初始映射，通过掩蔽激活校正元件与每个部件的连接。

Description

电子芯片中的低差量部件
本申请要求于2016年6月28日提交的法国专利申请第16/56020号的优先权权益，通过参考在法律允许的最大程度上将其整体结合于此。
技术领域
本公开内容涉及诸如集成电路的电子部件的制造，更具体地，本公开内容的目的在于在半导体晶圆内形成相对于彼此具有低差量(dispersion)的部件。
背景技术
集成电子电路通常从其中形成有大量相同电子芯片的半导体晶圆来制造，所述芯片随后通常通过锯切来相互分离。
电子芯片的制造包括大量的掩蔽步骤，具体操作根据每个掩模的图案来执行，例如掺杂注入、层蚀刻和连接层中的电连接。
传统地，可以观察到晶圆的电子芯片包含诸如电容器、晶体管和存储单元的基础部件，它们显示出由制造引起的特定的特性差量。具体地，给定部件在不同的半导体晶圆中将不总是具有相同的值，在同一半导体晶圆的不同芯片中也不总是具有相同的值。
在特定情况下，这种差量非常重要，例如在期望制造调谐电容器时。
为了克服这种差量，在现有技术中使用许多解决方案，诸如：
–对制造方法施加极其严格的约束：这是昂贵的，并且所得到的差量限制通常在晶圆内仅为±7％的量级；
–对所得到的芯片进行分类并且拒绝坏芯片：如果拒绝差量大于±5％的所有芯片，则这会引起大于10％的效率损失；和/或
–在制造结束时执行激光调整：这当然是昂贵且耗时的技术。
因此，需要能够减小电子电路芯片的制造差量以增加制造效率并避免附加步骤(分类、激光调整…)的方法。
发明内容
因此，实施例提供了制造包含低差量部件的电子芯片的方法，该方法包括以下步骤：
根据所述部件在测试半导体晶圆中的位置映射所述部件的平均差量；
将每个芯片的每个部件与辅助校正元件相关联；
根据初始映射，通过掩蔽激活校正元件到每个部件的连接。
根据一个实施例，部件是电容器，并且校正元件是与主电容器共享电极的电容器。
根据一个实施例，电容器形成在两个掺杂多晶硅层之间，并且提供有由连续的硅氧化物、氮化物和氧化物层形成的电介质。
根据一个实施例，该方法提供步进重复掩蔽步长，掩膜版之一旨在确保辅助部件的连接或不连接，并且除正常的步进重复步长之外，所述掩膜版通过可变步长来偏移。
实施例提供了一种包含电子芯片的半导体晶圆，每个芯片包括第一类型的至少一个部件，该部件与根据芯片在晶圆中的位置而连接或不连接的辅助校正部件相关联。
根据一个实施例，第一类型的部件是电容器，并且辅助部件是与主电容器共享电极并且具有远小于主部件的表面积的辅助电容器，辅助电容器根据芯片在晶圆中的位置而连接或不连接。
根据一个实施例，电容器是ONO类型的。
实施例提供了一种集成电路芯片，通过锯切诸如上述的晶圆而得到。
结合附图，在以下专门的实施例的非限制性描述中详细讨论前述和其他特征以及优势。
附图说明
图1示出了配置在晶圆的各个芯片中的调谐电容器的值，该值取决于这些芯片与晶圆中心的距离；
图2示出了对晶圆的电容调整的策略；
图3示出了差量补偿电容器结构的第一实施例；
图4示出了通过硅晶圆上的步进重复方法所得到的图案的形状；以及
图5示出了差量补偿电容器结构的第二实施例。
具体实施方式
在各个附图中，用相同的参考标号来指定相同的元件，并且进一步，各个附图不按比例绘制。为了清楚，仅示出和描述有助于理解所述实施例的那些步骤和元件。
在本说明书中，为了易于理解，首先将仅考虑特定情况，其中调谐电容器具有硅氧化物-氮化物-氧化物三层作为电介质并且使得它们相对的电极由重掺杂多晶硅制成。这种电容器在这里将称为ONO电容器，并且例如可以用作RF电路的调谐电容器。然而，应该注意，这不是本文所述方法的唯一应用。
本发明人研究了在半导体晶圆中传统制造的ONO电容器的电容的差量。
图1在纵轴上示出了电容器C的值，以及在横轴上示出了与其中制造有至少一个ONO电容器的每个芯片的半导体晶圆的中心的距离r。可以看出，例如，如果电容值在芯片中心处为70pF，则其在芯片外围减小到近似为63pF的值。该实例是在具有200mm直径(8英寸)的晶圆的情况下给出的。
图2示出了半导体晶圆的连续同心区域。应该注意，如果期望所有的ONO电容器在中心处以及晶圆外围处都具有相同的70pF值，则期望在图1的实例的情况下如下这样保持电容器：在中心处(添加0)，向位于第一环中的电容器添加1pF(添加1p)，向位于下一环中的电容器添加2pF(添加2p)，向位于下一环中的电容器添加3pF(添加3p)，向位于下一环中的电容器添加4pF(添加4p)，向位于下一环中的电容器添加5pF(添加5p)，向位于下一环中的电容器添加6pF(添加6p)，以及向位于最后一环中的电容器添加7pF(添加7p)。当然，这种划分为七个区域仅作为实例。可以选择更细的划分(更多区域)或者更粗的划分(更少区域)。
如图3所示，这里提供形成每个电容器具有单个下部板10和多个上部板C、C1、C2、C3。下部板和上部板例如由掺杂多晶硅制成。上部板C具有能够在晶圆中心处提供期望电容(在本文给出的实例中为70pF)的主电容器C的表面积。在该实例中，上部板C1、C2、C3对应于分别具有4pF、2pF和1pF的电容的辅助电容器。
第一连接金属化结构11在与下部板10的接触件与电容器的节点A之间延伸。连接金属化结构12、13、14和15在每个上部板C、C1、C2和C3上的接触件与焊盘22、23、24、25之间延伸。焊盘22、23、24、25在金属化结构20上方延伸，通过未示出的绝缘层将它们分离。金属化结构20通过连接件连接至电容器的第二节点。
根据接触焊盘23、24、25是否放置为与金属化结构20接触，可以向电容器C添加与C1和/或C2和/或C3平行的电容器，这能够向基础电容器添加1pF至7pF的范围的值。这通过掩蔽来进行。对于所有焊盘23-25，在每个焊盘与金属化结构20之间形成或者不形成过孔33-35。所有焊盘22都通过过孔32连接至金属化结构20。应该注意，辅助电容器C1、C2、C3的上部板(它们可以连接或不连接)总是存在的事实，能够使制造简单化，以相同方式制造所有晶圆电容器。根据电容器定位的晶圆区域，仅修改对应于过孔33-35的限定步长的掩模。
上述实例仅仅是实例，并且对应于单个掩模被用于制造晶圆的所有芯片的情况。应该注意，可以选择各个实施例以与电容器C平行地放置至少一个电容器C1、C2、C3。例如，连接件13-15可以中断或可以不中断。
实际上，步进重复方法通常被用于制造集成电路：制造掩模或掩膜版，并且掩膜版从晶圆的一个区域移位到另一个区域。
图4所示的每个正方形都对应于将重复的掩膜版的尺寸。每个正方形通常包括多个芯片，例如1000个。对应于图2的每个环形区域的正方向将包含相同值的电容器，并且该值将根据参照图2描述的区域(Add 0)、(Add 1p)、(Add 2p)、(Add 3p)、(Add 4p)、(Add5p)、(Add 6p)和(Add 7p)从晶圆的中心偏移到外围。
问题在于，当使用步进重复方法中，所有掩膜版图案是相同的，假设掩膜版从一个重复到下一重复无法修改。
图5示出了辅助电容器校正连接的实施例。在图5的实例中，示出了四个电容器C、C1、C2、C3和后导电板10，后导电板10如前所述通过金属化结构11连接至节点A(电容器的第一电极)。例如作为实例所示，连接至电容器C、C1、C2、C3的每个上部导电层的金属化结构12、13、14和15连接至相互平行配置的焊盘序列。连接件12连接至单个细长焊盘51。连接件13连接至沿着焊盘51的长度的一半延伸的两个细长焊盘61、63中的一个焊盘。连接件14连接至具有焊盘61和62的长度的一半且与其平行延伸的四个焊盘71、72、73、74中的两个交替焊盘。至电容器C3的最后连接件15连接至八个焊盘81-88中的四个交替焊盘。位于细长金属化结构带91、92、93、94上的焊盘通过对应于电容器的端子B的金属化结构95互连。
通过垂直对齐的黑色正方形的线来示出焊盘通过过孔连接或不连接至它们下方的金属化结构的位置的实例。焊盘51总是通过接触件(黑色正方形)连接至下面的金属化结构，即，端子B总是考虑电容器C。在所示实例中，连接至金属化结构13的焊盘61还连接至下面的金属化结构92，即，电容器C1被配置为与电容器C平行。焊盘72配置在使其不连接至金属化结构14的位置处。这表示电容器C2没有与电容器C和C1平行配置。然而，焊盘83连接至下面的金属化结构，该焊盘连接至金属化结构15。因此，电容器C3与电容器C平行配置。因此，在该实例中，只有电容器C、C1和C3是平行连接的，即，在给定数值实例的情况下，4+1pF被添加至电容C(电容器C1和C3的值)。
应该理解，根据过孔的行的水平偏移，0和7pF之间的所有值可以被添加至电容器C的电容。具体掩模确定过孔的行的位置，并且可以在步进重复工艺中，稍微偏移两个连续重复之间的步进重复距离。这能够使得偏移过孔的行。在当前先进技术中，偏移步长可以仅为100nm。
该实例中过孔的行的偏移为水平，然而应该理解，可以选择使用垂直偏移或者水平和垂直偏移的组合的其他结构。因此，可以得到在半导体晶圆的中心以及外围处均具有相同值的ONO电容器。这是在不添加任何附加制造步骤的情况下得到的，但是仅在上面给出的实例中，在步进重复工艺期间稍稍偏移掩模的位置。
如本公开内容的开头所表示的，给出了具体实例，其中形成例如用作调谐电容器的ONO电容器是射频电路。本发明人观察到，参照图1描述的半导体晶圆的中心和外围之间的恒定差量的类型表现用于其他部件。这种差量可以存在于MOS晶体管、存储单元、除ONO电容器之外的电容器(例如，MOS电容器或MIM(金属-绝缘体-金属)电容器)。在MIM电容器的情况下，如ONO电容器的情况，电容器值的分布在晶圆上基本相同(从中心到外围变化)。本发明人观察到，在其他部件中分布可以不同。
因此，本发明通常提供制造包含低差量部件的电子芯片的方法，该方法包括以下步骤：根据所述部件在测试半导体晶圆中的位置映射所述部件的平均差量；将校正元件与每个芯片的每个部件相关联；以及根据初始映射，通过掩蔽将校正元件连接至每个部件。
还应该理解，本发明适用于除本文描述之外的其他掩蔽工艺。
这些变化、修改和改进认为是本公开内容的一部分，并且包括在本发明的精神和范围内。因此，前面的描述仅仅是实例并且不用于限制。仅通过以下权利要求及其等效物来限定本发明。

Claims (24)

1.一种制造包含低差量部件的电子芯片的方法，包括以下步骤：
根据所述部件在测试半导体晶圆中的位置，映射所述部件的平均差量；
将每个芯片的每个部件与辅助校正元件相关联；
根据所述映射，通过掩蔽激活所述校正元件到每个部件的连接。
2.根据权利要求1所述的方法，其中，所述部件是电容器，并且所述校正元件是与主电容器共享电极(10)的电容器。
3.根据权利要求2所述的方法，其中，所述电容器被形成在两个掺杂多晶硅层之间，并且被提供有由硅氧化物-氮化物-氧化物三层形成的电介质。
4.根据权利要求1所述的方法，其中，制造方法提供步进重复掩蔽步长，掩膜版之一被用于确保所述辅助校正元件的连接或不连接，并且其中除正常的步进重复步长之外，所述掩膜版通过可变步长来偏移。
5.一种包含电子芯片的半导体晶圆，每个芯片包括第一类型的至少一个部件，所述部件与根据所述芯片在所述晶圆中的位置而连接或不连接的辅助校正元件相关联。
6.根据权利要求5所述的晶圆，其中，所述第一类型的所述部件是电容器，并且所述辅助校正元件是与主电容器共享电极(10)并且具有远小于主部件的表面积的辅助电容器，所述辅助电容器根据所述芯片在所述晶圆中的位置而连接或不连接。
7.根据权利要求6所述的晶圆，其中，所述电容器是ONO类型的。
8.一种集成电路芯片，通过根据权利要求5所述的晶圆的锯切而得到。
9.一种制造电子芯片的方法，包括：
分别制造包含匹配部件的电子芯片，所述制造包括：
在所述芯片上制造辅助校正元件；
对于每个芯片，根据依照对应测试部件在测试半导体晶圆中的位置对所述测试半导体晶圆的所述对应测试部件的统计差量的映射，通过掩蔽选择性地激活所述芯片的所述辅助校正元件到所述芯片的所述匹配部件的连接，所述测试部件对应于所述匹配部件。
10.根据权利要求9所述的方法，其中所述匹配部件是主电容器，并且所述辅助校正元件是均与属于同一芯片的所述主电容器共享电极的电容器。
11.根据权利要求10所述的方法，其中所述主电容器中的每个主电容器包括两个掺杂多晶硅层和由硅氧化物-氮化物-氧化物三层形成的电介质。
12.根据权利要求9所述的方法，其中所述制造包括使用掩膜版的步进重复掩蔽步骤，所述掩膜版中的一个掩膜版被用于将所述辅助校正元件分别与所述匹配部件选择性地连接，并且其中所述步进重复掩蔽步骤包括通过可变步长来偏移所述一个掩膜版。
13.根据权利要求9所述的方法，其中对于每个芯片：
所述匹配部件是具有第一电极和第二电极的主电容器；
所述辅助校正元件包括均具有第一电极和第二电极的第一校正电容器和第二校正电容器；
所述第一校正电容器和所述第二校正电容器的第一电极与所述主电容器的第一电极邻接；以及
所述主电容器的第二电极与所述第一校正电容器和所述第二校正电容器的第二电极彼此间隔开。
14.根据权利要求13所述的方法，还包括，对于每个芯片：
形成与所述主电容器以及所述第一校正电容器和所述第二校正电容器相邻的金属化结构；
形成所述主电容器的第一端子和第二端子，所述第一端子电耦合到所述主电容器的第一电极，所述第二端子电耦合到所述金属化结构；
在所述金属化结构上形成绝缘层；
在所述绝缘层上形成导电的主焊盘和第一导电焊盘和第二导电焊盘盘；以及
形成主导电过孔，所述主导电过孔延伸通过所述绝缘层并且将所述主焊盘电连接到所述金属化结构，其中所述选择性地激活包括形成辅助导电过孔，所述辅助导电过孔延伸穿过所述绝缘层并且将所述金属化结构电连接到所述第一导电焊盘和所述第二导电焊盘盘中的一个焊盘，由此将所述第一校正电容器和所述第二校正电容器中的一个电容器与所述主电容器并联连接在所述第一端子和所述第二端子之间。
15.根据权利要求13所述的方法，还包括，对于每个芯片：
形成与所述主电容器以及所述第一校正电容器和所述第二校正电容器相邻的第一金属化结构、第二金属化结构和第三金属化结构；
形成所述主电容器的第一端子和第二端子，所述第一端子电耦合到所述主电容器的第一电极，并且所述第二端子电耦合到所述第一金属化结构、所述第二金属化结构和所述第三金属化结构；
形成电耦合到所述第一金属化层的导电主焊盘；
形成与所述第二金属化结构绝缘的第一导电焊盘和第二导电焊盘，所述第一导电焊盘电耦合到所述第一校正电容器的第二电极，所述第二导电焊盘与所述第一校正电容器的第二电极电绝缘；以及
形成与所述第三金属化结构绝缘的第三导电焊盘、第四导电焊盘、第五导电焊盘和第六导电焊盘，所述第三导电焊盘和所述第五导电焊盘电耦合到所述第二校正电容器的第二电极，所述第四导电焊盘和所述第六导电焊盘与所述第二校正电容器的第二电极电绝缘，其中所述选择性地激活包括将所述第一导电焊盘和所述第二导电焊盘之一电连接到所述第二金属化结构以及将所述第三导电焊盘、所述第四导电焊盘、所述第五导电焊盘和所述第六导电焊盘之一电连接到所述第三金属化结构，由此将所述第一校正电容器和所述第二校正电容器中的至少一个电容器与所述主电容器并联连接在所述第一端子和所述第二端子之间。
16.根据权利要求15所述的方法，其中：
所述第一金属化结构、所述第二金属化结构和所述第三金属化结构纵向地在第一方向上彼此并行延伸；
所述第三导电焊盘和所述第四导电焊盘在垂直于所述第一方向的第二方向上与所述第一导电焊盘的部分和所述导电主焊盘的部分对准；
所述第五导电焊盘和所述第六导电焊盘在所述第二方向上与所述第二导电焊盘的部分和所述导电主焊盘的部分对准；以及
所述选择性地激活包括：通过第一连接器将所述导电主焊盘电连接到所述第一金属化结构，通过第二连接器将所述第一导电焊盘和所述第二导电焊盘之一电连接到所述第二金属化结构，以及通过第三连接器将所述第三导电焊盘、所述第四导电焊盘、所述第五导电焊盘和所述第六导电焊盘之一电连接到所述第三金属化结构，所述第三连接器在所述第二方向上与所述第一连接器和所述第二连接器对准。
17.一种制造电子芯片的方法，包括：
制造半导体晶片的第一电子芯片和第二电子芯片，所述第一电子芯片和所述第二电子芯片分别包含第一匹配部件和第二匹配部件，所述制造包括：
在所述第一电子芯片上制造第一多个辅助校正元件，并且在所述第二电子芯片上制造第二多个辅助校正元件；
根据依照对应测试部件在测试半导体晶圆中的位置对所述测试半导体晶圆的所述对应测试部件的统计差量的映射，通过掩蔽选择性地激活所述第一多个辅助校正元件中的第一辅助校正元件到所述第一电子芯片的所述第一匹配部件的第一连接，所述测试部件对应于所述匹配部件；以及
根据测试半导体晶圆的对应测试部件的统计差量的映射，通过掩蔽选择性地激活所述第二多个辅助校正元件中的第二辅助校正元件到所述第二电子芯片的所述第二匹配部件的第二连接。
18.根据权利要求17所述的方法，其中：
所述第一匹配部件和所述第一辅助校正元件为电容器，并且彼此共享电极；以及
所述第二匹配部件和所述第二辅助校正元件为电容器，并且彼此共享电极。
19.根据权利要求18所述的方法，其中所述第一匹配部件和所述第二匹配部件中的每个匹配部件包括两个掺杂多晶硅层和由硅氧化物-氮化物-氧化物三层形成的电介质。
20.根据权利要求17所述的方法，其中：
所述制造包括使用掩膜版的步进重复掩蔽步骤，所述掩膜版中的一个掩膜版被用于分别将所述第一辅助校正元件与所述第一匹配部件选择性地连接，并且将所述第二辅助校正元件与所述第二匹配部件选择性地连接，以及
所述步进重复掩蔽步骤包括：通过可变步长来偏移所述一个掩膜版。
21.根据权利要求17所述的方法，其中：
所述第一匹配部件是具有第一电极和第二电极的主电容器；
所述第一辅助校正元件包括均具有第一电极和第二电极的第一校正电容器和第二校正电容器；
所述第一校正电容器和所述第二校正电容器的第一电极与所述主电容器的第一电极邻接；以及
所述主电容器的第二电极与所述第一校正电容器和所述第二校正电容器的第二电极彼此间隔开。
22.根据权利要求21所述的方法，还包括：
形成与所述主电容器以及所述第一校正电容器和所述第二校正电容器相邻的金属化结构；
形成所述主电容器的第一端子和第二端子，所述第一端子电耦合到所述主电容器的第一电极，所述第二端子电耦合到所述金属化结构；
在所述金属化结构上形成绝缘层；
在所述绝缘层上形成导电的主焊盘和一导电焊盘和第二导电焊盘盘；以及
形成主导电过孔，所述主导电过孔延伸通过所述绝缘层并且将所述主焊盘电连接到所述金属化结构，其中所述通过掩蔽选择性地激活所述第一连接包括形成辅助导电过孔，所述辅助导电过孔延伸穿过所述绝缘层并且将所述金属化结构电连接到所述第一导电焊盘和所述第二导电焊盘盘中的一个焊盘，由此将所述第一校正电容器和所述第二校正电容器中的一个电容器与所述主电容器并联连接在所述第一端子和所述第二端子之间。
23.根据权利要求21所述的方法，还包括：
形成与所述主电容器以及所述第一校正电容器和所述第二校正电容器相邻的第一金属化结构、第二金属化结构和第三金属化结构；
形成所述主电容器的第一端子和第二端子，所述第一端子电耦合到所述主电容器的第一电极，所述第二端子电耦合到所述第一金属化结构、所述第二金属化结构和所述第三金属化结构；
形成电耦合到所述第一金属化层的导电主焊盘；
形成与所述第二金属化结构绝缘的第一导电焊盘和第二导电焊盘，所述第一导电焊盘电耦合到所述第一校正电容器的第二电极，所述第二导电焊盘与所述第一校正电容器的第二电极电绝缘；以及
形成与所述第三金属化结构绝缘的第三导电焊盘、第四导电焊盘、第五导电焊盘和第六导电焊盘，所述第三导电焊盘和所述第五导电焊盘电耦合到所述第二校正电容器的第二电极，所述第四导电焊盘和所述第六导电焊盘与所述第二校正电容器的第二电极电绝缘，其中所述通过掩蔽选择性地激活所述第一连接包括将所述第一导电焊盘和所述第二导电焊盘之一电连接到所述第二金属化结构以及将所述第三导电焊盘、所述第四导电焊盘、所述第五导电焊盘和所述第六导电焊盘之一电连接到所述第三金属化结构，由此将所述第一校正电容器和所述第二校正电容器中的至少一个电容器与所述主电容器并联连接在所述第一端子和所述第二端子之间。
24.根据权利要求23所述的方法，其中：
所述第一金属化结构、所述第二金属化结构和所述第三金属化结构纵向地在第一方向上彼此并行延伸；
所述第三导电焊盘和所述第四导电焊盘在垂直于所述第一方向的第二方向上与所述第一导电焊盘的部分和所述导电主焊盘的部分对准；
所述第五导电焊盘和所述第六导电焊盘在所述第二方向上与所述第二导电焊盘的部分和所述导电主焊盘的部分对准；以及
所述通过掩蔽选择性地激活所述第一连接包括：通过第一连接器将所述导电主焊盘电连接到所述第一金属化结构，通过第二连接器将所述第一导电焊盘和所述第二导电焊盘盘之一电连接到所述第二金属化结构，以及通过第三连接器将所述第三导电焊盘、第四导电焊盘、所述第五导电焊盘和所述第六导电焊盘之一电连接到所述第三金属化结构，所述第三连接器在所述第二方向上与所述第一连接器和所述第二连接器对准。
CN201611023603.9A 2016-06-28 2016-11-21 电子芯片中的低差量部件 Active CN107546143B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1656020A FR3053156B1 (fr) 2016-06-28 2016-06-28 Composant a faible dispersion dans une puce electronique
FR1656020 2016-06-28

Publications (2)

Publication Number Publication Date
CN107546143A CN107546143A (zh) 2018-01-05
CN107546143B true CN107546143B (zh) 2021-05-07

Family

ID=57348793

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201611023603.9A Active CN107546143B (zh) 2016-06-28 2016-11-21 电子芯片中的低差量部件
CN201621244897.3U Withdrawn - After Issue CN206271699U (zh) 2016-06-28 2016-11-21 包含电子芯片的半导体晶圆和集成电路芯片

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201621244897.3U Withdrawn - After Issue CN206271699U (zh) 2016-06-28 2016-11-21 包含电子芯片的半导体晶圆和集成电路芯片

Country Status (3)

Country Link
US (3) US10043741B2 (zh)
CN (2) CN107546143B (zh)
FR (1) FR3053156B1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3053156B1 (fr) * 2016-06-28 2018-11-16 Stmicroelectronics (Rousset) Sas Composant a faible dispersion dans une puce electronique
US10620654B2 (en) * 2016-08-31 2020-04-14 Delta Electronics (Shanghai) Co., Ltd Alternatingly-switched parallel circuit, integrated power module and integrated power package
CN110168682A (zh) * 2017-12-15 2019-08-23 深圳市汇顶科技股份有限公司 电容器的制作方法及电容器
US11515247B2 (en) 2021-01-14 2022-11-29 Qualcomm Incorporated Capacitance fine tuning by fin capacitor design

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750527B1 (en) * 1996-05-30 2004-06-15 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having a plurality of wells, test method of testing the semiconductor integrated circuit device, and test device which executes the test method
JPH1070243A (ja) * 1996-05-30 1998-03-10 Toshiba Corp 半導体集積回路装置およびその検査方法およびその検査装置
US5779922A (en) * 1996-11-07 1998-07-14 Micrel, Incorporated Resistor value control technique
US6133834A (en) * 1997-03-06 2000-10-17 Texas Instruments Deutschland, Gmbh Method of trimming film type antennas
US6198153B1 (en) * 1997-04-21 2001-03-06 Lsi Logic Corporation Capacitors with silicized polysilicon shielding in digital CMOS process
US6147011A (en) * 1998-02-28 2000-11-14 Micron Technology, Inc. Methods of forming dielectric layers and methods of forming capacitors
JPH11273360A (ja) * 1998-03-17 1999-10-08 Toshiba Corp 強誘電体記憶装置
US6298470B1 (en) * 1999-04-15 2001-10-02 Micron Technology, Inc. Method for efficient manufacturing of integrated circuits
US6201272B1 (en) * 1999-04-28 2001-03-13 International Business Machines Corporation Method for simultaneously forming a storage-capacitor electrode and interconnect
JP3292175B2 (ja) * 1999-05-13 2002-06-17 日本電気株式会社 半導体装置
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
US7152215B2 (en) * 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
WO2003104921A2 (en) * 2002-06-07 2003-12-18 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
TWI226125B (en) 2002-07-08 2005-01-01 Infineon Technologies Ag Set of integrated capacitor arrangements, in particular integrated grid capacitors
US7399711B2 (en) * 2002-08-13 2008-07-15 Lam Research Corporation Method for controlling a recess etch process
JP4937495B2 (ja) * 2003-12-25 2012-05-23 新光電気工業株式会社 キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法
TWI229354B (en) * 2003-12-31 2005-03-11 Via Tech Inc Capacitor pair structure for increasing the match thereof
US6962875B1 (en) * 2004-06-11 2005-11-08 International Business Machines Corporation Variable contact method and structure
FR2884646B1 (fr) * 2005-04-19 2007-09-14 St Microelectronics Sa Procede de fabrication d'un circuit integre comprenant un condensateur tridimensionnel
CN100424879C (zh) * 2005-09-22 2008-10-08 中国科学院半导体研究所 深亚微米cmos工艺电感补偿型光电探测器及制作方法
CN100502051C (zh) * 2006-03-01 2009-06-17 中华映管股份有限公司 薄膜晶体管阵列及其修补方法
US7908578B2 (en) * 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US9035359B2 (en) * 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US7579644B2 (en) * 2006-05-18 2009-08-25 International Business Machines Corporation Adjustable on-chip sub-capacitor design
US8796125B2 (en) * 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
US7767520B2 (en) * 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
US7701011B2 (en) * 2006-08-15 2010-04-20 Kovio, Inc. Printed dopant layers
JP4789747B2 (ja) * 2006-08-15 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置及びその下層導電パターンのシート抵抗の測定方法
US7709307B2 (en) * 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
US8207569B2 (en) * 2007-06-06 2012-06-26 Qualcomm, Incorporated Intertwined finger capacitors
CN101681882B (zh) * 2007-08-10 2012-05-23 夏普株式会社 薄膜电容、使用该薄膜电容的显示装置和存储器单元、以及它们的制造方法
US8227320B2 (en) * 2007-10-10 2012-07-24 Kovio, Inc. High reliability surveillance and/or identification tag/devices and methods of making and using the same
US8338192B2 (en) * 2008-05-13 2012-12-25 Stmicroelectronics, Inc. High precision semiconductor chip and a method to construct the semiconductor chip
JP5688492B2 (ja) * 2008-05-15 2015-03-25 シン フィルム エレクトロニクス エーエスエー 複数コンデンサを有する監視デバイス
TWI475581B (zh) * 2008-11-25 2015-03-01 Thin Film Electronics Asa 電容器、形成電容器的方法、具有電容器的裝置及製造與使用該等裝置的方法
US8255858B2 (en) * 2008-11-26 2012-08-28 Broadcom Corporation Method for adjusting capacitance of capacitors without affecting die area
US8237243B2 (en) * 2009-03-18 2012-08-07 International Business Machines Corporation On-chip capacitors with a variable capacitance for a radiofrequency integrated circuit
EP2507833A4 (en) * 2009-11-30 2014-02-19 Freescale Semiconductor Inc BYPASS CAPACITOR CIRCUIT AND METHOD FOR PROVIDING BYPASS CAPACITY TO AN INTEGRATED CIRCUIT CHIP
KR20120136123A (ko) * 2011-06-08 2012-12-18 에스케이하이닉스 주식회사 펌프 회로 및 반도체 장치의 전압 펌핑 방법
FR2980920B1 (fr) * 2011-09-29 2013-10-04 St Microelectronics Crolles 2 Circuit integre a cle d'identification auto-programmee
US8638248B2 (en) * 2011-10-07 2014-01-28 Nxp, B.V. Input-independent self-calibration method and apparatus for successive approximation analog-to-digital converter with charge-redistribution digital to analog converter
US8739096B2 (en) * 2011-12-15 2014-05-27 International Business Machines Corporation Micro-electro-mechanical structure (MEMS) capacitor devices, capacitor trimming thereof and design structures
JP2014112760A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像装置および電子機器
US8990744B2 (en) * 2013-04-16 2015-03-24 Infineon Technologies Ag Electrical measurement based circuit wiring layout modification method and system
DE102014200869B4 (de) 2013-11-22 2018-09-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integrierter Kondensator und Verfahren zum Herstellen desselben und dessen Verwendung
JP6321579B2 (ja) * 2015-06-01 2018-05-09 株式会社日立国際電気 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム
JP6230573B2 (ja) * 2015-07-06 2017-11-15 株式会社日立国際電気 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置
FR3053156B1 (fr) * 2016-06-28 2018-11-16 Stmicroelectronics (Rousset) Sas Composant a faible dispersion dans une puce electronique

Also Published As

Publication number Publication date
FR3053156A1 (fr) 2017-12-29
FR3053156B1 (fr) 2018-11-16
US20170373001A1 (en) 2017-12-28
CN107546143A (zh) 2018-01-05
US20220122910A1 (en) 2022-04-21
CN206271699U (zh) 2017-06-20
US11244893B2 (en) 2022-02-08
US20180323141A1 (en) 2018-11-08
US10043741B2 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
US20220122910A1 (en) Low-dispersion component in an electronic chip
TWI412112B (zh) 對稱金屬-絕緣層-金屬電容器之設計
US6765778B1 (en) Integrated vertical stack capacitor
US7936043B2 (en) Integrated passive device substrates
US20070079488A1 (en) On-chip bypass capacitor and method of manufacturing the same
US8604586B2 (en) High breakdown voltage embedded MIM capacitor structure
CN210272346U (zh) 集成电路
US7678659B2 (en) Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof
KR20050071600A (ko) 전자 소자, 집적회로, 전자 소자 제조 방법 및 집적회로제조 방법
US10332957B2 (en) Stacked capacitor with symmetric leakage and break-down behaviors
USRE41684E1 (en) Set of integrated capacitor arrangements, especially integrated grid capacitors
CN114582885A (zh) 集成电路中的集成电容器
US20050032290A1 (en) Transistor structure having reduced transistor leakage attributes
US7402890B2 (en) Method for symmetric capacitor formation
US20060057813A1 (en) Method of forming a polysilicon resistor
US20020015898A1 (en) Method of forming identifying elements for mask read only memory
CN110678979B (zh) 用于沟槽dmos的沟槽内集成堆叠esd网络
CN114582860B (zh) 一种多电容匹配式mom电容器
US7754575B2 (en) Inductor and method for manufacturing the same
CN115249685A (zh) 半导体结构及其形成方法
KR100471574B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20060110551A (ko) 가변 용량 캐패시터 제조 방법
CN117790476A (zh) 电容器件及其形成方法
KR20030000450A (ko) 다저항소자와 고정전용량의 커패시터를 구비하는 반도체소자의 제조방법
JP2006005280A (ja) 直線性調整方法、ｐｎ接合型可変容量ダイオードの製造方法、およびｐｎ接合型可変容量ダイオード

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant