CN107527912A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN107527912A
CN107527912A CN201710455899.XA CN201710455899A CN107527912A CN 107527912 A CN107527912 A CN 107527912A CN 201710455899 A CN201710455899 A CN 201710455899A CN 107527912 A CN107527912 A CN 107527912A
Authority
CN
China
Prior art keywords
work function
lining
course
metal
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710455899.XA
Other languages
English (en)
Other versions
CN107527912B (zh
Inventor
李东镇
金商宽
李知恩
赵诚学
金锡享
申素娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107527912A publication Critical patent/CN107527912A/zh
Application granted granted Critical
Publication of CN107527912B publication Critical patent/CN107527912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开涉及半导体器件。一种半导体器件包括衬底和在衬底中的源极/漏极区。此外，半导体器件包括在衬底中的凹陷中的栅结构。该栅结构包括衬层，其包括第一部分和在第一部分之上的第二部分。第二部分比第一部分更靠近源极/漏极区。第二部分包括金属合金。形成半导体器件的方法也被提供。

Description

半导体器件
技术领域
本公开涉及半导体器件。
背景技术
半导体器件集成密度的提高和半导体器件的缩小已经导致晶体管的栅电极的不断减小的尺寸。由于减小的栅电极尺寸，包括栅电极的半导体器件的互连电阻可以增大，并且栅电极与漏极区之间的距离可以减小。从而，晶体管的泄漏电流可以增大。
发明内容
本发明构思的各种各样的实施方式可以提供能够减小晶体管的泄漏电流的半导体器件、以及形成/制造该器件的方法。
此外，本发明构思的各种各样的实施方式可以提供能够减小栅电极的电阻的半导体器件、以及形成/制造该器件的方法。
根据本发明构思的一些实施方式，一种半导体器件可以包括半导体衬底。该半导体器件可以包括在半导体衬底中的源极/漏极区。此外，半导体器件可以包括在半导体衬底中的凹陷中的栅结构。栅结构可以包括衬层，衬层包括第一部分和在第一部分之上的第二部分。第二部分可以比第一部分更靠近源极/漏极区，并且可以包括金属合金。
根据一些实施方式，一种半导体器件可以包括衬底。该半导体器件可以包括衬底中的第一和第二源极/漏极区。此外，半导体器件可以包括衬底中的掩埋栅结构。掩埋栅结构可以包括第一功函数控制部分。掩埋栅结构可以包括在第一功函数控制部分之上的第二功函数控制部分。第二功函数控制部分可以比第一功函数控制部分更靠近第一和第二源极/漏极区。第二功函数控制部分可以包括相对于第一功函数控制部分包括更大浓度的被注入和/或被扩散的金属原子的金属合金。
根据一些实施方式，一种半导体器件可以包括衬底。该半导体器件可以包括衬底中的源极/漏极区。半导体器件可以包括源极/漏极区之上的位线。此外，半导体器件可以包括衬底中的掩埋栅结构。掩埋栅结构可以包括衬层，衬层包括第一和第二部分。衬层的第二部分可以比第一部分更靠近源极/漏极区。衬层的第二部分可以包括第一浓度的注入和/或扩散金属原子，第一浓度大于第一部分中金属原子的第二浓度。此外，掩埋栅结构可以包括与衬层的第二部分的侧壁相邻且包括比多晶硅更低的电阻率的栅电极。
根据一些实施方式，一种形成半导体器件的方法可以包括在半导体衬底中形成凹陷。该方法可以包括在凹陷中形成第一金属层。该方法可以包括在凹陷中在第一金属层下部部分的彼此相对的侧壁间形成第二金属层。此外，该方法可以包括在凹陷中在第一金属层的上部部分中形成金属合金。与第一金属层的下部部分中相比，更多金属合金可以在第一金属层的上部部分中。
根据一些实施方式，一种形成半导体器件的方法可以包括在半导体衬底中形成凹陷。该方法可以包括在凹陷中形成第一金属层。该方法可以包括在凹陷中在第一金属层下部部分的彼此相对的侧壁之间形成第二金属层。该方法可以包括在凹陷中在第一金属层的上部部分中形成金属合金。相比在第一金属层的下部部分中，更多金属合金可以在第一金属层的上部部分中。此外，该方法可以包括在半导体衬底中形成源极/漏极区，以及在源极/漏极区之上形成位线结构。
根据一些实施方式，一种形成半导体器件的方法可以包括在半导体衬底中形成凹陷。该方法可以包括在凹陷中形成第一金属层。该方法可以包括在凹陷中在第一金属层下部部分的彼此相对的侧壁之间形成第二金属层。第一金属层的下部部分可以包括第一功函数控制部分。该方法可以包括通过在凹陷中在第一金属层上部部分中形成金属合金来形成第二功函数控制部分。相比在第一功函数控制部分中，更多金属合金可以在第二功函数控制部分中。此外，该方法可以包括在半导体衬底中形成源极/漏极区，以及在源极/漏极区之上形成位线结构。
附图说明
示例实施方式将由以下结合附图的简明说明被更清楚地理解。附图描绘如此处描述的非限制性的示例实施方式。
图1是根据一些实施方式的半导体器件的示意平面布局。
图2是沿图1的线A-A'和线B-B'截取的剖视图。
图3是沿图1的线C-C'截取的放大剖视图。
图4A和图4B是部分栅结构和与其相邻的有源区的示意能带图。
图5是根据一些实施方式的半导体器件的剖视图。
图6是根据一些实施方式的半导体器件的剖视图。
图7是根据一些实施方式的半导体器件的剖视图。
图8是根据一些实施方式的半导体器件的剖视图。
图9是根据一些实施方式的半导体器件的剖视图。
图10是根据一些实施方式的半导体器件的剖视图。
图11是根据一些实施方式的半导体器件的剖视图。
图12是根据一些实施方式的半导体器件的剖视图。
图13是根据一些实施方式的半导体器件的剖视图。
图14是根据一些实施方式的半导体器件的剖视图。
图15是根据一些实施方式的半导体器件的剖视图。
图16是根据一些实施方式的半导体器件的剖视图。
图17是根据一些实施方式的制造半导体器件的方法的流程图。
图18A至图18H是根据一些实施方式的制造半导体器件的方法的工艺操作的剖视图。
图19是根据一些实施方式的制造半导体器件的方法的剖视图。
图20A和图20B是根据一些实施方式的制造半导体器件的方法的剖视图。
具体实施方式
图1是根据一些实施方式的半导体器件100的示意平面布局。
图2是沿图1的线A-A'和线B-B'截取的剖视图，图3是沿图1的线C-C'截取的放大剖视图。图3示出对应于图2的部分C"的X方向剖视图。
参照图1至图3，衬底102可以包括被隔离层104限定的有源区106。
衬底102可以包括硅(Si)，例如晶体硅、多晶硅(poly-Si)或非晶硅。在一些实施方式中，衬底102可以包括诸如锗(Ge)、硅锗(SiGe)、硅碳化物(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)的半导体材料。在一些实施方式中，衬底102可以包括例如掺杂阱或掺杂结构的导电区域。
隔离层104可以具有浅沟槽隔离(STI)结构。例如，隔离层104可以包括填充形成在衬底102中的器件隔离沟槽(参照图18A中的104T)的绝缘材料。该绝缘材料可以包括氟硅酸盐玻璃(FSG)、无掺杂的硅酸盐玻璃(USG)、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、可流动氧化物(FOX)、等离子体增强正硅酸乙酯(PE-TEOS)或东燃硅氮烷(TOSZ)，但本发明构思不限于此。
有源区106可以有具有短轴和长轴的相对细长的岛形状。如图1中所示，有源区106的长轴可以被布置在平行于衬底102的顶表面的方向D1上。在一些实施方式中，有源区106可以具有第一导电类型。第一导电类型可以是P型或N型。
衬底102可以进一步包括可以在平行于衬底102的顶表面的第一方向(例如图1中的X方向)上延伸的沟槽108。沟槽108可以交叉有源区106并且自衬底102的顶表面形成到预定深度。沟槽108的一部分可以延伸进隔离层104，且沟槽108的形成在隔离层104中的部分可以相比沟槽108的形成在有源区106中的部分具有位于更低高度的底表面。当在此使用时，术语“凹陷”可以指沟槽108。
第一源极/漏极区109A和第二源极/漏极区109B可以位于沟槽108两侧在有源区106的上部中。第一源极/漏极区109A和第二源极/漏极区109B可以是掺杂有与第一导电类型不同的第二导电类型的杂质的杂质区。第二导电类型可以是N型或P型。在一些实施方式中，第一源极/漏极区109A和/或第二源极/漏极区109B可以是非抬高的源极/漏极区(例如可以不被抬高为超过沟槽108的开口)。然而，第一源极/漏极区109A和/或第二源极/漏极区109B的高度/位置可以被调整/修改。例如，在一些实施方式中，第一源极/漏极区109A和/或第二源极/漏极区109B的最低表面可以高于栅结构130的最高表面。或者，第一源极/漏极区109A和/或第二源极/漏极区109B的最低表面可以低于栅结构130的最高表面。
栅绝缘层120可以被形成在沟槽108的内壁上。栅绝缘层120可以被共形地形成在沟槽108的内壁上至预定的厚度。栅绝缘层120可以包括硅氧化物、硅氮化物、硅氮氧化物和具有比硅氧化物的介电常数高的介电常数的高k电介质材料中的至少一种。例如，高k电介质材料可以包括诸如铪氧化物、铪氮氧化物或铪硅氧化物的金属氧化物或金属氮氧化物。然而，栅绝缘层120中包括的材料不限于此。例如，当栅绝缘层120包括硅氧化物时，栅绝缘层120可以包括通过使用热氧化工艺形成在衬底102的暴露表面上的硅氧化物。或者，在一些实施方式中，栅绝缘层120可以包括通过使用低压化学气相沉积(LPCVD)工艺、等离子体增强CVD(PECVD)工艺、超高真空CVD(UHV-CVD)工艺或原子层沉积(ALD)工艺沉积的硅氧化物、硅氮化物、硅氮氧化物或高k电介质材料。
栅结构130和栅封盖层136可以被顺序地设置在沟槽108内栅绝缘层120上。栅结构130可以自沟槽108的底部填充沟槽108的一部分至预定的高度，同时栅结构130上的栅封盖层136可以填充沟槽108的剩余部分。栅结构130可以是衬底102中的掩埋栅结构。
如图2中所示，沟槽108的形成在隔离层104中的部分的底表面可以相比沟槽108的形成在有源区106中的部分处于更低的高度。从而，形成在隔离层104中的栅结构130的底表面130B1可以相比形成在有源区106中的栅结构130的底表面130B2处在更低的高度。例如，栅结构130可以具有非平面的鞍型结构，但本发明构思不限于此。
栅结构130可以包括填充沟槽108的底部部分的下栅电极132和在下栅电极132上的上栅电极134。栅封盖层136可以被形成在栅结构130上并且填充沟槽108的剩余部分。这里，术语“下”和“上”栅电极132和134可以被分别解释为栅结构130的与衬底102的最高表面隔开相对大的垂直距离的部分和栅结构130的与衬底102的最高表面隔开相对小的垂直距离的部分。例如，如图2中所示，下栅电极132的顶表面与衬底102的最高表面之间的垂直距离d1可以大于上栅电极134的顶表面与衬底102的最高表面之间的垂直距离d2。
下栅电极132可以具有自沟槽108的最低表面起的预定的高度并且填充沟槽108的底部部分。下栅电极132可以包括共形地形成在沟槽108的底部部分中的栅绝缘层120上的下功函数控制层142，以及形成在下功函数控制层142上以填充沟槽108的底部部分的下填充金属层144。
在一些实施方式中，下功函数控制层142可以包括金属、金属氮化物或金属碳化物，诸如钛(Ti)、钛氮化物(TiN)、钛铝氮化物(TiAlN)、钛铝碳化物(TiAlC)、钛铝碳氮化物(TiAlCN)、钛硅碳氮化物(TiSiCN)、钽(Ta)、钽氮化物(TaN)、钽铝氮化物(TaAlN)、钽铝碳氮化物(TaAlCN)或钽硅碳氮化物(TaSiCN)。下功函数控制层142可以是包括上述材料之一的单一层或者可以是上述材料中的至少两种材料的堆叠结构，但本发明构思不限于此。在一些实施方式中，下功函数控制层142可以具有大约10埃到大约50埃的厚度。下功函数控制层142可以通过使用ALD工艺、金属有机ALD(MOALD)工艺或金属有机化学气相沉积(MOCVD)工艺形成。
在一些实施方式中，下填充金属层144可以包括钨(W)、钨氮化物(WN)、TiN和TaN中的至少一种。然而，下填充金属层144中包括的材料不限于此。下填充金属层144可以包括具有良好间隙填充特性和相对低的电阻率的材料。下填充金属层144的高度可以在从栅结构130的总高度的大约50％到栅结构130的总高度的大约90％的范围。例如，因为下填充金属层144的高度在从栅结构130的总高度的大约50％到大约90％的范围，所以栅结构130的电阻可以被减小。
上栅电极134可以填充沟槽108的在高于下栅电极132的高度处的部分。上栅电极134可以包括共形地形成在沟槽108的内壁上的上功函数控制层146和形成在下填充金属层144上的上填充金属层148。上功函数控制层146的最高表面的在沟槽108中的深度可以是610埃或更小。下功函数控制层142和上功函数控制层146可以是沟槽108中的金属衬层的相应部分。上功函数控制层146可以是金属衬层的部分中的较小部分。例如，上功函数控制层146在沟槽108中相比下功函数控制层142可以具有更小的体积和/或截面积。
上功函数控制层146可以包括可以包括/包含功函数控制金属材料的金属、金属氮化物或金属碳化物。例如，上功函数控制层146可以包括诸如Ti、TiN、TiAlN、TiAlC、TiAlCN、TiSiCN、Ta、TaN、TaAlN、TaAlCN和TaSiCN的金属、金属氮化物或金属碳化物。上功函数控制层146可以是包括上述材料之一的单一层或者可以是上述材料中的至少两种材料的堆叠结构，但本发明构思不限于此。
在一些实施方式中，上功函数控制层146可以具有大约到大约的厚度。上功函数控制层146可以在垂直于衬底102的顶表面的方向(Z方向)上具有第一高度H1，且第一高度H1可以在从大约到大约的范围。然而，上功函数控制层146的第一高度H1不限于此。例如，第一高度H1可以在从2埃到300埃的范围，第一高度H1在此可以被称为上功函数控制层146的在沟槽108中的“垂直厚度”。在一些实施方式中，垂直厚度/第一高度H1可以在200埃与300埃之间。
功函数控制金属材料例如可以包括镧(La)、锶(Sr)、锑(Sb)、钇(Y)、铝(Al)、钽(Ta)、铪(Hf)和铱(Ir)中的至少一种。然而，功函数控制金属材料的种类(例如类型/元素)不限于此。功函数控制金属材料可以包括可以均匀扩散进上功函数控制层146中的金属材料。而且功函数控制金属材料可以包括能够减小上功函数控制层146中包括的上述金属、金属氮化物或金属碳化物的有效功函数的金属材料。
在一些实施方式中，当有源区106是NMOS有源区时，功函数控制金属材料可以是/包括镧(La)、锶(Sr)、锑(Sb)和钇(Y)中的至少一种。或者，当有源区106是PMOS有源区时，功函数控制金属材料可以包括铝(Al)、钽(Ta)、铪(Hf)和铱(Ir)中的至少一种。
在一些实施方式中，上功函数控制层146可以以第一含量包括功函数控制金属材料。当在此使用时，术语“含量”可以指浓度。第一含量(例如浓度)可以在从大约0.01原子百分比(at％)到大约10at％的范围，但不限于此。例如，当上功函数控制层146包括含镧(La)的TiN材料层时，镧原子可以被基本上均匀地分散在TiN材料层中。或者，镧原子可以在TiN材料层中被分散成具有其浓度分布梯度。例如，在上功函数控制层146中，第一含量可以按垂直方向(Z方向)和/或水平方向(Y方向)变化。而且，包括镧的TiN材料层的功函数可以根据TiN材料层中包括/包含的镧的含量(例如浓度)而变化。例如，TiN材料层可以具有大约4.5eV的功函数。随着TiN材料层中包括/包含的镧的含量(例如浓度)升高，包括镧的TiN材料层的功函数可以被减小。例如，当镧的含量(即第一含量/浓度)在从大约0.01at％到大约10at％的范围时，TiN材料层的包括镧的部分的功函数可以比TiN材料层的基本上无镧(例如包括小于0.01原子百分比镧的浓度)的部分的功函数小大约0.01eV到大约1eV。作为一示例，具有大约4.5eV的功函数的TiN材料层可以通过在TiN材料层中使用镧氧化物而使功函数被减小至大约4.1eV。
上功函数控制层146中的功函数控制金属材料可以提供金属合金。例如，上功函数控制层146中TiN和镧原子的组合可以被称为金属合金。当在此使用时，词语“金属合金”指的是金属的组合/混合并且不要求金属的熔化。该金属合金通过金属原子的注入和/或扩散形成。与在下功函数控制层142中相比，更多的金属合金在上功函数控制层146中。例如，被注入和/或被扩散的金属原子(例如La原子)中的大多数在上功函数控制层146中，而不在下功函数控制层142中。例如，下功函数控制层142中La原子的浓度可以小于0.01原子百分比，而上功函数控制层146中La原子的浓度可以大于或等于0.01原子百分比。在一些实施方式中，上功函数控制层146中的金属合金可以包括钛氮化物和镧氧化物。
因为功函数控制金属材料以第一含量(例如浓度)被包括在上功函数控制层146中，所以上功函数控制层146的功函数可以小于下功函数控制层142的功函数。例如，上功函数控制层146的功函数可以比下功函数控制层142的功函数小大约0.01eV到大约1eV，但不限于此。
一般而言，随着栅结构130的尺寸减小，栅结构130与第一和第二源极/漏极区109A和109B之间的距离也可以减小。因此，栅诱导漏极泄漏(GIDL)电流可以由于施加在栅结构130与第一和第二源极/漏极区109A和109B之间的高电场而产生。然而，因为位于第一和第二源极/漏极区109A和109B附近的上栅电极134包括具有相对小的功函数的材料，所以可以减小/防止高电场在栅结构130与第一和第二源极/漏极区109A和109B之间的施加。结果，GIDL可以被减小。稍后将参照图4A和图4B详细描述栅结构130的功函数和GIDL。
在一些实施方式中，上功函数控制层146可以与下功函数控制层142一体地形成。例如，在根据一些实施方式的形成下和上功函数控制层142和146的工艺中，在初始功函数控制层(参照图18B中的140)被形成在沟槽108的内壁上之后，功函数控制金属材料可以被扩散进初始功函数控制层140的上部只到预定的高度。因此，以第一含量(例如浓度)包含功函数控制金属材料的上功函数控制层146可以被形成在初始功函数控制层140的上部中，而初始功函数控制层140的剩余部分可以留作下功函数控制层142。
同时，栅绝缘层120的一部分可以在上功函数控制层146与沟槽108的内壁之间。
上填充金属层148可以被形成在上功函数控制层146上在高于下填充金属层144的高度处。上填充金属层148和下填充金属层144的界面可以包括氧化物。在一些实施方式中，在此描述的方法可以包括从上填充金属层148和下填充金属层144的界面去除氧化物。
上填充金属层148的顶表面可以处在与上功函数控制层146的顶表面基本相同的高度(例如与上功函数控制层146的顶表面共面)。上填充金属层148中包括的材料可以具有与下填充金属层144中包括的材料的性质相似的性质。上填充金属层148可以不包括功函数控制金属材料。
在一些实施方式中，当在此使用时，术语“栅电极”可以指下填充金属层144和/或上填充金属层148。而且，在此对栅电极的侧壁上的衬层的提及可以指包括在下填充金属层144和/或上填充金属层148的侧壁上的下和上功函数控制层142、146的金属衬层。
上栅电极134的一部分可以位于与第一和第二源极/漏极区109A和109B相同的高度。例如，上栅电极134的上部可以位于与第一和第二源极/漏极区109A和109B的部分(例如一些)底部部分相同的高度，但本发明构思不限于此。图2示出一示例，其中第一源极/漏极区109A具有位于与第二源极/漏极区109B的底表面相同的高度的底表面，但本发明构思不限于此。例如，与图2中所示的结构不同，第一和第二源极/漏极区109A和109B可以具有不同的高度，使得第一和第二源极/漏极区109A和109B中的任何一者的底表面相比其中的另一者的底表面位于更低的高度。例如，上栅电极134的一部分可以位于与第一源极/漏极区109A的一部分相同的高度，而上栅电极134可以不位于与第二源极/漏极区109B相同的高度。
栅结构130上的栅封盖层136可以填充沟槽108的剩余部分。例如，栅封盖层136可以包括硅氧化物、硅氮氧化物和硅氮化物中的至少一种。
位线结构150可以被形成在第一源极/漏极区109A上。位线结构150可以在平行于衬底102的顶表面且垂直于第一方向(图1中的X方向)的第二方向(图1中的Y方向)上延伸。位线结构150可以包括被顺序堆叠在衬底102上的位线接触152、位线中间层154、位线156和位线封盖层158。例如，位线接触152可以包括多晶硅，位线中间层154可以包括金属硅化物(例如钨硅化物)或金属氮化物(例如钨氮化物)。位线156可以包括金属材料。位线封盖层158可以包括绝缘材料，诸如硅氮化物或硅氮氧化物。
可选地，位线间隔物可以被进一步形成在位线结构150的侧壁上。位线间隔物可以具有包括诸如硅氧化物、硅氮氧化物或硅氮化物的绝缘材料的单一结构或多层结构。而且，位线间隔物可以进一步包括气隙(例如间隙)。
接触结构160可以被形成在第二源极/漏极区109B上。接触结构160可以包括被顺序堆叠在衬底102上的下接触图案162、金属硅化物层164和上接触图案166，以及包围上接触图案166的侧表面和底表面的阻挡层168。在一些实施方式中，下接触图案162可以包括多晶硅，上接触图案166可以包括金属材料。阻挡层168可以包括具有特定导电类型的金属氮化物。然而，图2中所示的接触结构160的结构只是示例，本发明构思不限于此。在一些实施方式中，导电垫可以被进一步形成在上接触图案166和阻挡层168上。
第一和第二绝缘夹层170和172可以被形成在衬底102上并且包围位线结构150的侧表面和接触结构160的侧表面。位线接触152和位线中间层154可以穿透第一绝缘夹层170，位线156可以被设置在第一绝缘夹层170上。第二绝缘夹层172可以被形成在第一绝缘夹层170上以覆盖位线156和位线封盖层158的侧表面。接触结构160可以经过第一和第二绝缘夹层170和172连接到第二源极/漏极区109B。包括暴露接触结构160的顶表面的开口174H的支撑层174可以被形成在第二绝缘夹层172上。
信息存储单元180(其可以被称为“存储结构”或“存储区域”)可以被形成在第二绝缘夹层172上并且可以电连接到接触结构160。例如，信息存储单元180可以是动态随机存取存储(DRAM)器件的单元电容器、相变RAM(PRAM)器件的相变存储单元、电阻式RAM(ReRAM)器件的可变电阻存储单元或者磁RAM(MRAM)器件的磁隧道结结构。例如，当信息存储单元180是DRAM器件的单元电容器时，信息存储单元180可以包括电连接到接触结构160的下电极182、位于下电极182上的电容器介电层184和位于电容器介电层184上的上电极186。同时，支撑层174可以包围下电极182的侧表面的一部分。
以下将参照图4A和图4B描述栅结构130的多个部分的有效功函数。
图4A是下栅电极132的下功函数控制层142以及与下功函数控制层142相邻的有源区106的示意能带图。图4B是上栅电极134的上功函数控制层146以及与上功函数控制层146相邻的第一和第二源极/漏极区109A和109B的示意能带图。
参照图4A，下功函数控制层142可以具有与有源区106的中间带隙能(mid-gapenergy)Emid-gap的级别近似的费米能级EF,LG。换言之，下功函数控制层142可以包括中间带隙导电材料。这里，中间带隙导电材料可以指具有以下能级的导电材料，该能级与有源区106的能带图中的导带Ec和价带Ev的/之间的中间带隙能Emid-gap近似。而且，中间带隙能Emid-gap可以指有源区106的能带图中的导带Ec和价带Ev的/之间的中间值。例如，下功函数控制层142可以包括可以是中间带隙导电材料的金属、金属氮化物或金属碳化物，诸如Ti、TiN、TiAlN、TiAlC、TiAlCN、TiSiCN、Ta、TaN、TaAlN、TaAlCN、TaSiCN。
参照图4B，由于上功函数控制层146包括以预定的浓度/含量包括/包含功函数控制金属材料的中间带隙导电材料的事实，所以上功函数控制层146的费米能级EF,UG可以比下功函数控制层142的费米能级EF,LG更靠近有源区106的导带Ec。例如，当功函数控制金属材料包括镧(La)、锶(Sr)、锑(Sb)和钇(Y)中的至少一种时，功函数控制金属材料可以被扩散和分布在上功函数控制层146中。而且，由于功函数控制金属材料，相比下功函数控制层142的费米能级EF,LG的情况，上功函数控制层146可以具有更靠近有源区106的导带Ec的费米能级EF,UG。
图4B示出当有源区106是NMOS有源区时第一和第二源极/漏极区109A和109B的费米能级EF,N。掺杂有N型杂质的第一和第二源极/漏极区109A和109B可以具有靠近有源区106的导带Ec的费米能级EF,N。
如可从图4A和图4B看到那样，相比下功函数控制层142的费米能级EF,LG的情况，上功函数控制层146的费米能级EF,UG可以更靠近有源区106的第一和第二源极/漏极区109A和109B的费米能级EF,N。
例如，当有源区106是NMOS有源区时，功函数控制金属材料可以是具有高于中间带隙能Emid-gap的费米能级的金属材料。换言之，功函数控制金属材料可以是相比中间带隙导电材料具有更小的功函数的金属材料。就是说，因为功函数控制金属材料被包括在上功函数控制层146中，所以上功函数控制层146的有效功函数ΦUG可以小于下功函数控制层142的有效功函数ΦLG。
因为上功函数控制层146的有效功函数ΦUG小于下功函数控制层142的有效功函数ΦLG(例如，因为上功函数控制层146的费米能级EF,UG与第一和第二源极/漏极区109A和109B的费米能级EF,N之间的能级差(即ΔE＝EF,N-EF,UG)小于下功函数控制层142的费米能级EF,LG与第一和第二源极/漏极区109A和109B的费米能级EF,N之间的能级差(即ΔE＝EF,N-EF,LG))，所以可以被施加在第一和第二源极/漏极区109A和109B与上功函数控制层146之间的电场可以低于可以被施加在第一和第二源极/漏极区109A和109B与下功函数控制层142之间的电场。因此，归因于上功函数控制层146的对于第一和第二源极/漏极区109A和109B引发的GIDL可以小于归因于下功函数控制层142的对于第一和第二源极/漏极区109A和109B引发的GIDL。另一方面，假如下功函数控制层142和上功函数控制层146包括相等浓度的功函数控制材料(例如镧氧化物)，则GIDL问题可以存留在第一和第二源极/漏极区109A和109B中。
如果栅结构130在其整个高度上包括包含中间带隙导电材料的金属材料，则相对高的电场可以以与参照图4A描述的情况相似的方式被施加在栅结构130与第一和第二源极/漏极区109A和109B之间，从而相当大量的GIDL可以被产生。然而，如果具有相对小的有效功函数的上功函数控制层146被形成在栅结构130的上部中，则施加在栅结构130与第一和第二源极/漏极区109A和109B之间的电场可以被减小，从而GIDL可以被显著减小。另一方面，假如GIDL没有被减小，则DRAM刷新时间能被不利地延迟。因此，本发明构思的各种各样的实施方式通过在衬层的上部提供金属合金(例如镧与钛氮化物)，可以既(i)减小GIDL又(ii)提高DRAM刷新速度。
回来参照图1至图3，在半导体器件100中，栅结构130可以具有下栅电极132和上栅电极134的堆叠结构，且功函数控制金属材料可以以预定的浓度/含量被包括/包含在上栅电极134的上功函数控制层146中。因此，上栅电极134的有效功函数可以小于下栅电极132的有效功函数。而且，因为与第一和第二源极/漏极区109A和109B相邻形成的上栅电极134具有相对小的有效功函数(或具有比下栅电极132小的有效功函数)，所以由高电场导致的GIDL可以被减小。
此外，在上栅电极包括例如n+掺杂多晶硅材料以减小GIDL的比较情形中，因为多晶硅材料具有相对高的电阻率和相对差的间隙填充特性，所以包括多晶硅材料的栅结构可以具有相对高的电阻。然而，在上述半导体器件100中，上栅电极134可以包括上功函数控制层146和上填充金属层148，且上填充金属层148可以相比多晶硅具有更低的电阻率和更好的间隙填充特性。因此，栅结构130可以具有低电阻。
总之，上述半导体器件100可以包括具有低电阻的栅结构130并且也具有减小的GIDL。因此，半导体器件100可以具有良好的电性能。
图5是根据一些实施方式的半导体器件100A的剖视图。图5是对应于图1的线C-C'的放大剖视图。在图5中，相同的附图标记被用来表示与图1至图4B中相同的元件。
参照图5，上功函数控制层146A的顶部高度LV1可以低于上填充金属层148的顶部高度LV2。栅封盖层136A的一部分可以在栅绝缘层120和上填充金属层148之间延伸到上功函数控制层146A的顶表面。例如，栅封盖层136A可以包括具有良好的间隙填充特性的绝缘材料，且栅封盖层136A的凸出部136P可以在栅绝缘层120和上填充金属层148之间与上功函数控制层146A接触。
因为上功函数控制层146A的顶部高度LV1低于上填充金属层148的顶部高度LV2，所以可以在上栅电极134的边缘部分与位线接触(参照图2中的152)之间确保足够的距离，并且在位线结构(参照图2中的150)的形成期间可以阻止/防止电短路的出现。
在根据一些实施方式的形成上栅电极134的工艺中，在上功函数控制层146A和上填充金属层148被形成以填充沟槽108的内部之后，上功函数控制层146A和上填充金属层148的上部部分可以通过使用回蚀刻工艺被去除。在回蚀刻工艺期间，部分上功函数控制层146A和部分上填充金属层148可以以不同的蚀刻速率被去除。在这种情况下，上功函数控制层146A的顶部高度LV1可以低于上填充金属层148的顶部高度LV2。然而，本发明构思不限于此。在一些实施方式中，在部分上功函数控制层146A和部分上填充金属层148在回蚀刻工艺期间以相似的蚀刻速率被去除使得上功函数控制层146A的顶部高度LV1与上填充金属层148的顶部高度LV2相同之后，用来去除上功函数控制层146A的上部部分至预定高度的额外的蚀刻工艺可以被进一步执行。
图6是根据一些实施方式的半导体器件100B的剖视图。图6是对应于图1的线C-C'的放大剖视图。在图6中，相同的附图标记被用来表示与图1至图5中相同的元件。
参照图6，上功函数控制层146B的顶部高度LV1可以低于上填充金属层148的顶部高度LV2，且空隙136V可以被形成在栅绝缘层120与上填充金属层148之间。
虽然栅封盖层136B的凸出部136P可以位于栅绝缘层120与上填充金属层148之间，但是栅封盖层136B的凸出部136P可以不与上功函数控制层146B的顶表面接触。然而，本发明构思不限于此。在一些实施方式中，位于栅绝缘层120与上填充金属层148之间的上功函数控制层146B的顶表面的一部分可以与栅封盖层136B的凸出部136P接触，且上功函数控制层146B的顶表面的另外的部分可以被空隙136V暴露。
例如，栅封盖层136B可以包括具有相对差的间隙填充特性的绝缘材料。因此，栅绝缘层120与上填充金属层148之间的空间可以不完全以栅封盖层136B填充，从而空隙136V可以被形成。
图7是根据一些实施方式的半导体器件100C的剖视图。图7是对应于图1的线C-C'的放大剖视图。在图7中，相同的附图标记被用来表示与图1至图6中相同的元件。
参照图7，上功函数控制层146C的底表面可以相对于衬底102的顶表面以预定的倾角被倾斜。就是说，随着在第二方向(Y方向)上远离沟槽108的内壁，上功函数控制层146C的底表面的高度可以降低，第二方向平行于衬底102的顶表面且垂直于第一方向(X方向)。
上功函数控制层146C可以包括第一侧表面146C_1和第二侧表面146C_2。第一侧表面146C_1可以与上填充金属层148和一部分下填充金属层144接触，第二侧表面146C_2可以与栅绝缘层120接触。第一侧表面146C_1可以在垂直于衬底102的顶表面的第三方向(Z方向)上具有第一高度H1C，而第二侧表面146C_2可以在第三方向上具有第二高度H2C。第一高度H1C可以大于第二高度H2C。而且，上功函数控制层146C的最低高度LV1C可以低于上填充金属层148的底部高度LV2C。
图7示出其中上功函数控制层146C的底表面具有向下凸出的轮廓的示例，但本发明构思不限于此。例如，上功函数控制层146C的底表面可以具有以下截面形状，所述截面形状包括朝向第二侧表面146C_2且远离第一侧表面146C_1(即在朝向栅绝缘层120的方向上)的多个阶梯式部分。
在根据一些实施方式的形成上栅电极134的工艺中，在初始功函数控制层(参照图19中的140)被共形地形成在沟槽108的内壁上之后，下填充金属层144可以被形成来填充沟槽108的底部部分。此后，功函数控制金属材料的离子可以被注入进初始功函数控制层的在高于下填充金属层144的高度处在沟槽108中被暴露的部分中。例如，当功函数控制金属材料通过使用倾斜离子注入工艺被注入和/或扩散进初始功函数控制层的所述部分中时，功函数控制金属材料甚至可以被注入和/或扩散到初始功函数控制层的处于比下填充金属层144的顶表面更低的高度处的部分中。因此，具有倾斜底表面的上功函数控制层146C可以如图7中所示地被形成。当在此使用时，术语“和/或”包括相关所列项目中的一个或更多个的任意和所有组合。
在根据一些实施方式的形成上栅电极134的工艺中，在初始功函数控制层(参照图18B中的140)被共形地形成在沟槽108的内壁上之后，下填充金属层144可以被形成以填充沟槽108的底部部分。包含金属的衬层(参照图18D中的149)可以被形成在初始功函数控制层的在沟槽108内在高于下填充金属层144的高度处被暴露的部分上。包含金属的衬层可以包括功函数控制金属材料。功函数控制金属材料可以从包含金属的衬层被扩散进初始功函数控制层中，从而形成上功函数控制层146C。包含金属的衬层中包括的功函数控制金属材料可以在水平方向和/或垂直方向上被扩散预定的距离。功函数控制金属材料可以扩散到低于下填充金属层144的顶表面的高度(例如上功函数控制层146C的最低高度LV1C)。因此，包括倾斜底表面的上功函数控制层146C可以被如图7中所示地形成。
图8是根据一些实施方式的半导体器件100D的剖视图。图8是对应于图1的线C-C'的放大剖视图。在图8中，相同的附图标记被用来表示与图1至图7中相同的元件。
参照图8，上功函数控制层146D可以在第二方向(Y方向)上具有第一宽度W1D，且第一宽度W1D可以小于下功函数控制层142在第二方向(Y方向)上的第二宽度W2D。与上功函数控制层146D接触的上填充金属层148可以包括凸出部148P，其可以在水平方向(第二方向)上相对于下填充金属层144与下功函数控制层142之间的界面凸出。如图8中所示，上填充金属层148的凸出部148P的底表面可以位于与上功函数控制层146D的底表面基本相同的高度LV1D，且凸出部148P的底表面可以与下功函数控制层142的顶表面的边缘接触。
在根据一些实施方式的形成上栅电极134的工艺中，在初始功函数控制层(参照图18B中的140)被共形地形成在沟槽108的内壁上之后，下填充金属层144可以被形成来填充沟槽108的底部部分，且包含金属的衬层(参照图18D中的149)可以被形成在初始功函数控制层的在沟槽108内在高于下填充金属层144的高度处被暴露的部分上。包含金属的衬层可以包括功函数控制金属材料。功函数控制金属材料可以从包含金属的衬层被扩散进初始功函数控制层中，从而形成上功函数控制层146D。此后，包含金属的衬层可以被去除。在去除包含金属的衬层的工艺中，上功函数控制层146D的侧壁的一部分可以被一起去除。因此，如图8中所示，上功函数控制层146D的第一宽度W1D可以小于下功函数控制层142的第二宽度W2D。
图9是根据一些实施方式的半导体器件100E的剖视图。图9是对应于图1的线C-C'的放大剖视图。在图9中，相同的附图标记被用来表示与图1到图8中相同的元件。
参照图9，上功函数控制层146E的上部部分可以在第二方向(或Y方向)上具有第一宽度W1E，且上功函数控制层146E的下部部分可以在第二方向(或Y方向)上具有大于第一宽度W1E的第二宽度W2E。下功函数控制层142可以在第二方向(或Y方向)上具有大于第一宽度W1E的第三宽度W3E。上功函数控制层146E的底部高度LV1E可以低于上填充金属层148的底部高度LV2E，且上功函数控制层146E可以包括凸出部146P，凸出部146P可以在低于上填充金属层148的底部高度LV2E的高度在朝着下填充金属层144的侧向方向上凸出。如图9中所示，上功函数控制层146E的凸出部146P可以与上填充金属层148的凸出部148P接触。
在根据一些实施方式的形成上栅电极134的工艺中，在初始功函数控制层(参照图18B中的140)被共形地形成在沟槽108的内壁上之后，下填充金属层144可以被形成来填充沟槽108的底部部分。包含金属的衬层(参照图18D中的149)可以被形成在初始功函数控制层的在沟槽108内在高于下填充金属层144的高度处被暴露的部分上。包含金属的衬层可以包括功函数控制金属材料。功函数控制金属材料可以从包含金属的衬层被扩散进初始功函数控制层中，使得具有比下填充金属层144的顶表面低的底部高度LV1E的上功函数控制层146E可以被形成。此后，包含金属的衬层可以被去除。在去除包含金属的衬层的工艺期间，上功函数控制层146E的侧壁的一部分可以被一起去除。因此，如图9中所示，上功函数控制层146E可以包括凸出部146P。
图10是根据一些实施方式的半导体器件100F的剖视图。图10是对应于图1的线C-C'的放大剖视图。在图10中，相同的附图标记被用来表示与图1到图9中相同的元件。
参照图10，包含金属的衬层149可以被设置在上功函数控制层146与上填充金属层148之间以及上填充金属层148与下填充金属层144之间。
包含金属的衬层149可以包括功函数控制金属材料。包含金属的衬层149可以包括包含镧(La)、锶(Sr)、锑(Sb)、钇(Y)、铝(Al)、钽(Ta)、铪(Hf)或铱(Ir)的金属材料。包含金属的衬层149可以通过使用ALD工艺、MOALD工艺或MOCVD工艺形成。
包含金属的衬层149可以包括形成在上功函数控制层146上的第一部分149_S和形成在下填充金属层144上的第二部分149_L。包含金属的衬层149的第一部分149_S可以被直接形成在上功函数控制层146上并与上功函数控制层146接触。而且，上填充金属层148可以不与下填充金属层144接触。
在根据一些实施方式的形成上栅电极134的工艺中，在初始功函数控制层(参照图18B中的140)被共形地形成在沟槽108的内壁上之后，下填充金属层144可以被形成来填充沟槽108的底部部分。此后，包含金属的衬层149可以被形成在初始功函数控制层的在沟槽108内在高于下填充金属层144的高度处被暴露的部分上。功函数控制金属材料可以从包含金属的衬层149扩散进初始功函数控制层140中。因此，上功函数控制层146的底表面可以被形成在与包含金属的衬层149的底表面基本相同的高度处。此后，上填充金属层148可以被形成在包含金属的衬层149上并填充沟槽108的剩余部分。
在一些实施方式中，上功函数控制层146可以具有大约到大约的第一厚度W1F，包含金属的衬层149可以具有大约到大约的第二厚度W2F。例如，包含金属的衬层149可以具有等于上功函数控制层146的第一厚度W1F的大约5％到20％的第二厚度W2F。如果包含金属的衬层149的第二厚度W2F过小，则很小含量(例如浓度/百分比/数量)的功函数控制金属材料可以扩散进上功函数控制层146中，GIDL可以不被大幅地减小。相反，当包含金属的衬层149的第二厚度W2F过大时，上填充金属层148的体积可以被减小从而增大栅结构130的电阻。然而，包含金属的衬层149的第二厚度W2F不限于此，而是可以根据上功函数控制层146的厚度、能被可选地进行的退火条件、以及功函数控制金属材料的种类/类型/元素和电阻率被适当地选择。
如图10中所示，上填充金属层148的侧表面和底表面可以被包含金属的衬层149围绕，同时包含金属的衬层149可以不被形成在下填充金属层144的侧表面上。因此，上填充金属层148的底表面的宽度W3F可以小于下填充金属层144的顶表面的宽度W4F。
图11是根据一些实施方式的半导体器件100G的剖视图。图11是对应于图1的线C-C'的放大剖视图。在图11中，相同的附图标记被用来表示与图1到图10中相同的元件。
参照图11，包含金属的衬层149G可以位于上功函数控制层146与上填充金属层148之间。包含金属的衬层149G可以不形成在上填充金属层148与下填充金属层144之间，且上填充金属层148可以与下填充金属层144直接接触。上功函数控制层146的顶表面、包含金属的衬层149G的顶表面和上填充金属层148的顶表面可以位于基本上相同的高度(即可以是共面的)。
例如，包含金属的衬层149G可以具有相当于上功函数控制层146的厚度W1G的大约5％到大约20％的厚度W2G。包含金属的衬层149G的厚度W2G可以在垂直方向(Z方向)上/沿垂直方向(Z方向)基本恒定。同时，鉴于参照图10提供的对包含金属的衬层149的描述，对包含金属的衬层149G的重复的详细描述可以被省略。
图12是根据一些实施方式的半导体器件100H的剖视图。图12是对应于图1的线C-C'的放大剖视图。在图12中，相同的附图标记被用来表示与图1到图11中相同的元件。
参照图12，包含金属的衬层149H可以具有间隔物型的截面形状，且包含金属的衬层149H的上部厚度W1H可以小于包含金属的衬层149H的下部厚度W2H。
在根据一些实施方式的形成上栅电极134的过程中，在包含金属的衬层(参照图10中的149)如参照图10所述地被形成之后，可以对包含金属的衬层149进行各向异性蚀刻工艺，使得包含金属的衬层149的位于下填充金属层144上的部分可以被去除，并且包含金属的衬层149H可以留在上功函数控制层146的侧壁上。
图13是根据一些实施方式的半导体器件100I的剖视图。图13是对应于图1的线C-C'的放大剖视图。在图13中，相同的附图标记被用来表示与图1到图12中相同的元件。
参照图13，包含金属的衬层149I可以位于上功函数控制层146I和上填充金属层148I之间，且上栅电极134的中间部分可以向上凸出。就是说，上功函数控制层146I的顶部高度LV1I可以低于上填充金属层148I的顶部高度LV2I。包含金属的衬层149I的顶部高度LV3I可以高于上功函数控制层146I的顶部高度LV1I并且低于上填充金属层148I的顶部高度LV2I。上填充金属层148I的顶表面、包含金属的衬层149I的顶表面和上功函数控制层146I的顶表面可以被连续地连接而没有急剧的高度差。
在根据一些实施方式的形成上栅电极134的工艺中，在包含金属的衬层149(参照图10中的149)如参照图10所述地被形成之后，可以对包含金属的衬层149进行各向异性蚀刻工艺，从而包含金属的衬层149I可以留在上功函数控制层146I的侧壁上。此后，上填充导电层可以被形成来填充沟槽108的剩余部分。上填充导电层的上部部分可以通过回蚀刻工艺被去除以形成上填充金属层148I。在回蚀刻工艺期间，上功函数控制层146I的上部部分和包含金属的衬层149I的上部部分也可以被去除。当回蚀刻工艺采用上功函数控制层146I和包含金属的衬层149I的蚀刻速率大于上填充金属层148I的蚀刻速率的蚀刻条件时，上功函数控制层146I的顶部高度LV1I和包含金属的衬层149I的顶部高度LV3I可以低于上填充金属层148I的顶部高度LV2I。
在半导体器件100I中，因为相对靠近沟槽108的内壁设置的上功函数控制层146I的顶部高度LV1I低于上填充金属层148I的顶部高度LV2I，所以可以确保上栅电极134的边缘部分与位线接触(参照图2中的152)之间充足的距离，并且在位线结构(参照图2中的150)的形成期间可以减少/防止电短路的出现。此外，具有相对大体积的上填充金属层148I可以被形成在沟槽108的有限空间中，使得栅结构130可以具有低电阻。
图14是根据一些实施方式的半导体器件100J的剖视图。图14是对应于图1的线C-C'的放大剖视图。在图14中，相同的附图标记被用来表示与图1到图13中相同的元件。
参照图14，上功函数控制层146J的顶部高度LV1J可以低于上填充金属层148的顶部高度LV2J，且包含金属的衬层149J的顶表面可以处于与上功函数控制层146J的顶部高度LV1J基本上相同的高度。而且，包含金属的衬层149J的顶部高度与上填充金属层148的顶部高度LV2J之间可以有急剧的差异，且上填充金属层148的侧表面可以在高于包含金属的衬层149J的顶表面的高度处被暴露。栅封盖层136J可以与上填充金属层148的侧表面接触。然而，本发明构思不限于此。如图6中所示，空隙(参照图6中的136V)可以被形成在高于包含金属的衬层149J的顶表面的高度处在上填充金属层148与栅绝缘层120之间的空间中。
在根据一些实施方式的形成上栅电极134的工艺中，在包含金属的衬层149J被形成且上填充导电层被形成来填充沟槽108的剩余部分之后，上填充导电层的上部部分可以通过回蚀刻工艺被去除，从而形成上填充金属层148。在回蚀刻工艺期间，上功函数控制层146J和包含金属的衬层149J可以以相对高的蚀刻速率被蚀刻。结果，上功函数控制层146J的顶部高度LV1J可以低于上填充金属层148的顶部高度LV2J。
在根据一些实施方式的形成上栅电极134的工艺中，在具有形成于相同高度的顶表面的上栅电极134如参照图11所述地被形成之后，可以进一步进行用于只将上功函数控制层146J和包含金属的衬层149J去除至预定高度的湿法蚀刻工艺。在湿法蚀刻工艺期间，上填充金属层148可以被微量去除/几乎不被去除，而只有上功函数控制层146J和包含金属的衬层149J可以被去除，从而形成具有如图14中所示的不连续的顶部高度的上栅电极134。
在半导体器件100J中，位于沟槽108的内壁附近的上功函数控制层146J的顶部高度LV1J可以低于上填充金属层148的顶部高度LV2J。因此，可以确保上栅电极134的边缘部分与位线接触(参照图2中的152)之间充足的距离，并且在位线结构(参照图2中的150)的形成期间可以阻止/防止电短路的出现。此外，具有相对大的体积的上填充金属层148可以被形成在沟槽108的有限空间中使得栅结构130可以具有低电阻。
图15是根据一些实施方式的半导体器件100K的剖视图。图15是对应于图1的线C-C'的放大剖视图。在图15中，相同的附图标记被用来表示与图1到图14中相同的元件。
参照图15，上栅电极134的上填充金属层148K可以与下栅电极132的下填充金属层144K一体地形成。
包含金属的衬层149K可以被形成在沟槽108的内壁上，包含金属的衬层149K的侧表面可以与栅绝缘层120接触，且包含金属的衬层149K的底表面可以与上功函数控制层146K的顶表面接触。图15示出其中包含金属的衬层149K在第二方向(Y方向)上的宽度W2K小于上功函数控制层146K在第二方向(Y方向)上的宽度W1K的示例。或者，在一些实施方式中，包含金属的衬层149K的宽度W2K可以大于上功函数控制层146K的宽度W1K，且包含金属的衬层149K的底表面可以与上填充金属层148K的顶表面的一部分接触。
包含金属的衬层149K可以包括功函数控制金属材料。包含金属的衬层149K可以包括包含镧(La)、锶(Sr)、锑(Sb)、钇(Y)、铝(Al)、钽(Ta)、铪(Hf)或铱(Ir)的金属氧化物。当包含金属的衬层149K包括金属氧化物时，包含金属的衬层149K可以包括绝缘材料。这里，术语“包含金属的衬层”149K可以被解释为包括功函数控制金属材料，并且它不旨在排除其中包含金属的衬层149K既包括绝缘材料又包括金属的示例。然而，包含金属的衬层149K中包括的材料不限于上述示例。包含金属的衬层149K不仅可以包括金属氧化物，还可以包括上述金属、金属氮氧化物或金属氮化物。
在根据一些实施方式的形成栅结构130的工艺中，初始功函数控制层(参照图20A中的140P1)可以被共形地形成在沟槽108的内壁上，并且填充金属层(参照图20A中的140P2)可以被形成来填充沟槽108的内部。包含金属的衬层(参照图20A中的149K)可以被形成在填充金属层和初始功函数控制层上。因此，包含金属的衬层149K中包括/包含的功函数控制金属材料可以被扩散进初始功函数控制层中，从而形成上功函数控制层146K。在这种情况下，上功函数控制层146K可以具有自下填充金属层144K的顶表面起的第一高度H1K。此后，可以对包含金属的衬层149K进行各向异性蚀刻工艺，使得包含金属的衬层149K可以留在沟槽108的内壁上。
图16是根据一些实施方式的半导体器件100L的剖视图。图16是对应于图1的线C-C'的放大剖视图。在图16中，相同的附图标记被用来表示与图1到图15中相同的元件。
参照图16，上功函数控制层146L可以具有间隔物型截面形状。上功函数控制层146L的上部部分可以在第二方向(或Y方向)上具有第一宽度W1L，上功函数控制层146L的下部部分可以在第二方向(或Y方向)上具有大于第一宽度W1L的第二宽度W2L。
在根据一些实施方式的形成上栅电极134的工艺中，在初始功函数控制层(参照图18B中的140)被共形地形成在沟槽108的内壁上之后，第一填充金属层可以被形成来填充沟槽108。第一填充金属层的上部部分可以通过回蚀刻工艺被去除以在沟槽108内形成下填充金属层144。在回蚀刻工艺期间，初始功函数控制层的位于比下填充金属层144高的高度的部分的侧壁也可以被去除，从而初始功函数控制层可以具有间隔物型截面形状。此后，包含金属的衬层(参照图18D中的149)可以被形成在下填充金属层144以及初始功函数控制层的一部分上，并且功函数控制金属材料可以从包含金属的衬层被扩散进初始功函数控制层的所述部分中以形成上功函数控制层146L。包含金属的衬层可以被去除。
图17是根据一些实施方式的制造半导体器件100的方法的流程图。
图18A至图18H是根据一些实施方式的，制造半导体器件100的方法的工艺操作的剖视图。
参照图17和图18A，在操作10中，器件隔离沟槽104T可以被形成在衬底102中，隔离层104可以被形成在器件隔离沟槽104T中。有源区106可以由衬底102中的隔离层104限定。有源区106可以具有如图1中所示的具有短轴和长轴的相对细长的岛形状。鉴于参照图1到图3提供的对衬底102的描述，重复的对衬底102的详细描述可以被省略。隔离层104可以是包括一种/类绝缘层的单一层或者可以是包括至少两种/类绝缘层的多层结构。
随后，沟槽108可以被形成在包括有源区106的衬底102上。沟槽108可以在平行于衬底102的顶表面的第一方向(X方向)上延伸并交叉有源区106。在根据一些实施方式的形成沟槽108的工艺中，包括第一开口310H的第一掩模310可以被形成在衬底102上，且沟槽108可以通过将第一掩模310用作蚀刻掩模来形成。沟槽108可以彼此平行地延伸并且具有交叉有源区106的线形状。在一些实施方式中，衬底102和隔离层104可以在隔离层104的蚀刻深度不同于衬底102的蚀刻深度的蚀刻条件下被一起蚀刻，使得阶梯式部分可以被形成在沟槽108的底表面中。在一些实施方式中，为了在沟槽108的底表面中形成阶梯式部分，隔离层104和衬底102可以通过分别使用不同的蚀刻工艺来被蚀刻，使得隔离层104的蚀刻深度可以不同于衬底102的蚀刻深度。
在一些实施方式中，在进行用于在衬底102中形成沟槽108的工艺之前，杂质离子可以被注入进衬底102中使得第一和第二源极/漏极区109A和109B可以被形成在有源区106的上部部分中。或者，在一些实施方式中，在栅结构(参照图18F中的130)被形成来填充沟槽108之后，第一和第二源极/漏极区109A和109B可以被形成在栅结构130的两侧。
参照图17和图18B，在操作20中，初始功函数控制层140可以被共形地形成在沟槽108的底部和沟槽108的内壁上。
首先，如图18B中所示，栅绝缘层120可以被形成在沟槽108的底部部分和内壁上。在一些实施方式中，栅绝缘层120可以通过使用热氧化工艺、ALD工艺或化学气相沉积(CVD)工艺形成。例如，栅绝缘层120可以包括通过热氧化工艺在衬底102的暴露表面形成的硅氧化物。在这种情况下，如图18中所示，栅绝缘层120可以被形成在沟槽108的位于有源区106内的部分的内壁上，而栅绝缘层120不被形成在沟槽108的位于隔离层104内的部分的内壁上。或者，栅绝缘层120可以包括通过LPCVD工艺、PECVD工艺、UHV-CVD工艺或ALD工艺形成的硅氧化物、硅氮化物、硅氮氧化物或高k电介质材料。在一些实施方式中，与图18B相比，栅绝缘层120可以被形成在沟槽108的位于有源区106内的内壁和位于隔离层104内的内壁两者上。
初始功函数控制层140可以被共形地形成在沟槽108的底部部分和内壁上。初始功函数控制层140可以在栅绝缘层120上被形成至均匀厚度。初始功函数控制层140可以包括金属、金属氮化物或金属碳化物，诸如Ti、TiN、TiAlN、TiAlC、TiAlCN、TiSiCN、Ta、TaN、TaAlN、TaAlCN和TaSiCN。
参照图17和图18C，在操作30中，下填充金属层144可以被形成在初始功函数控制层140上并填充沟槽108的底部部分。
填充沟槽108的第一填充金属层可以被形成在其上形成初始功函数控制层140的衬底102上，且第一填充金属层的上部部分可以被回蚀刻至部分高度，从而形成下填充金属层144。下填充金属层144可以通过使用W、WN、TiN和TaN中的至少一种形成。
在第一填充金属层的回蚀刻工艺期间，初始功函数控制层140可以不被去除而是留在沟槽108的内壁上。因此，初始功函数控制层140的一部分可以暴露在高于下填充金属层144的顶表面的高度处的沟槽108的内壁上。这里，初始功函数控制层140的在高于下填充金属层144的顶表面的高度处被暴露的部分将被称为第一部分140_1，而初始功函数控制层140的位于低于下填充金属层144的顶表面的高度且以下填充金属层144覆盖的部分将被称为第二部分140_2。
图18C示出其中初始功函数控制层140未被去除的示例。然而，在一些实施方式中，初始功函数控制层140的上部部分和/或侧部部分可以被去除。例如，在第一填充金属层的回蚀刻工艺期间，初始功函数控制层140的上部部分和/或侧部部分可以被去除，使得初始功函数控制层140的在高于下填充金属层144的顶表面的高度暴露的第一部分140_1可以具有间隔物型截面形状。在这种情况下，可以形成参照图16描述的半导体器件100L。
参照图17和图18D，在操作40中，功函数控制金属材料可以被扩散进初始功函数控制层140的第一部分140_1中，使得初始功函数控制层140的处在高于下填充金属层144的顶表面的高度的第一部分140_1中包括的材料的第一功函数小于初始功函数控制层140的处在低于下填充金属层144的顶表面的高度的第二部分140_2中包括的材料的第二功函数。
包含金属的衬层149可以被形成在沟槽108的内壁上，使得功函数控制金属材料可以扩散进初始功函数控制层140的第一部分140_1中。包含金属的衬层149可以被共形地形成在初始功函数控制层140的第一部分140_1和沟槽108内下填充金属层144的顶表面上。或者，包含金属的衬层149可以在形成初始功函数控制层140之前被形成在沟槽108中。
包含金属的衬层149可以包括功函数控制金属材料。包含金属的衬层149可以包括包含镧(La)、锶(Sr)、锑(Sb)、钇(Y)、铝(Al)、钽(Ta)、铪(Hf)或铱(Ir)的金属、以及金属氧化物。
包含金属的衬层149中包括的功函数控制金属材料可以扩散进初始功函数控制层140的接触包含金属的衬层149的第一部分140_1中。功函数控制金属材料可以是可以均匀扩散进初始功函数控制层140中包括的材料中的材料，因此，功函数控制金属材料可以从包含金属的衬层149扩散进初始功函数控制层140的第一部分140_1中。在初始功函数控制层140的第一部分140_1中，功函数控制金属材料可以被基本上均匀地分布，或者可以以按照垂直方向(Z方向)和/或水平方向(Y方向)的其浓度分布的梯度被分布。
可选地，可以对其上形成包含金属的衬层149的衬底102进行退火工艺，使得包含金属的衬层149中包括的功函数控制金属材料可以进一步扩散进初始功函数控制层140的第一部分140_1中。
退火工艺可以是例如快速热退火(RTA)工艺，但不限于此。可以根据包含金属的衬层149和初始功函数控制层140的种类/类型和厚度适当地选择退火工艺的温度、持续时间和气氛。此外，可以确定退火工艺的工艺条件，使得包含金属的衬层149中包括的功函数控制金属材料充分扩散进初始功函数控制层140的第一部分140_1中，而不改变栅绝缘层120的性质且不降低栅绝缘层120的可靠性。
在一些实施方式中，可以选择退火工艺的工艺条件，使得包含金属的衬层149中包括的功函数控制金属材料在水平方向和/或垂直方向上不仅向初始功函数控制层140的第一部分140_1内而且向初始功函数控制层140的第二部分140_2的上部部分内扩散预定距离。在这种情况下，可以形成参照图7描述的半导体器件100C。
参照图18E，包含金属的衬层(参照图18D中的149)可以被去除。
在包含金属的衬层149的去除期间，初始功函数控制层140的第一部分140_1可以不被去除，而是可以再次在沟槽108的内壁上被暴露。而且，下填充金属层144的已经以包含金属的衬层149覆盖的顶表面可以再次在沟槽108内被暴露。
在包含金属的衬层149的去除期间，初始功函数控制层140的第一部分140_1的侧壁也可以被去除，使得初始功函数控制层140的第一部分140_1的宽度可以小于初始功函数控制层140的第二部分140_2的宽度。在这种情况下，可以形成参照图8描述的半导体器件100D。
图18E示出其中包含金属的衬层149被完全去除的示例，但本发明构思不限于此。包含金属的衬层149可以不被完全去除而是可以残留。例如，可以对包含金属的衬层149进行各向异性蚀刻工艺，使得包含金属的衬层149的仅位于下填充金属层144的顶表面上的部分可以被去除，且包含金属的衬层149的与初始功函数控制层140的第一部分140_1的侧壁接触的部分可以留下。在这种情况下，可以形成参照图11至图14描述的半导体器件100G、100H、100I和100J。而且，在一些实施方式中，去除包含金属的衬层149的工艺可以被省略。在这种情况下，不仅包含金属的衬层149的与初始功函数控制层140的第一部分140_1的侧壁接触的部分而且包含金属的衬层149的在下填充金属层144上的部分可以留下。因此，可以形成参照图10描述的半导体器件100F。
参照图18F，填充沟槽108的第二填充金属层可以被形成在初始功函数控制层140的第一部分140_1和下填充金属层144上。第二填充金属层的上部部分可以被回蚀刻至部分高度以形成上填充金属层148。上填充金属层148可以通过使用W、WN、TiN和TaN中的至少一种形成。
在回蚀刻第二填充金属层的工艺中，初始功函数控制层140的第一部分140_1的上部部分也可以被回蚀刻至部分高度。因此，初始功函数控制层140的第一部分140_1的顶表面可以被形成在与上填充金属层148的顶表面相同的高度。在回蚀刻初始功函数控制层140的上部部分之后位于上填充金属层148的侧壁上的初始功函数控制层140的第一部分140_1可以被称为上功函数控制层146。而且，初始功函数控制层140的第二部分140_2可以被称为下功函数控制层142。
在一些实施方式中，在回蚀刻工艺期间，初始功函数控制层140的第一部分140_1可以以比第二填充金属层更高的蚀刻速率被蚀刻，且初始功函数控制层140的第一部分140_1的顶表面可以在低于上填充金属层148的顶表面的高度处。在这种情况下，可以形成参照图5和图6描述的半导体器件100A和100B。
此后，沟槽108的剩余部分可以用绝缘材料填充，且绝缘材料可以被平坦化直到衬底102的顶表面被暴露使得栅封盖层136可以被形成在沟槽108的内壁上。随后，第一掩模(参照图18E中的310)可以被去除。
参照图18G，第一绝缘夹层170可以被形成在衬底102的暴露的顶表面上。开口可以穿过第一绝缘夹层170形成以暴露第一源极/漏极区109A，位线接触152和位线中间层154可以被顺序形成在开口中。位线接触152可以电连接到第一源极/漏极区109A。然后，在第二方向上延伸的位线156和位线封盖层158可以被形成在第一绝缘夹层170上。
第二绝缘夹层172可以被形成在第一绝缘夹层170上以覆盖位线156和位线封盖层158的侧表面。此后，开口可以被形成在第一和第二绝缘夹层170和172中以暴露第二源极/漏极区109B的顶表面，且接触结构160可以被形成在开口中。接触结构可以包括可以电连接到第二源极/漏极区109B的下接触图案162、金属硅化物层164和上接触图案166，以及围绕上接触图案166的侧表面和底表面的阻挡层168。
参照图18H，支撑层174和模具层350可以被形成在第二绝缘夹层172上并且可以包括暴露接触结构160的顶表面的开口350H。
下电极182可以被形成在支撑层174和模具层350上且可以共形地覆盖开口350H的内壁，并且模具层350可以被去除。随后，电容器介电层184和上电极186可以被形成在下电极182上。
可以进行上述工艺，从而完成半导体器件100的制造。
图19是根据一些实施方式的制造半导体器件100的方法的剖视图。
首先，可以进行参照图17和图18A至图18C描述的工艺，于是栅绝缘层120、初始功函数控制层140和下填充金属层144可以被形成在衬底102的沟槽108中。
参照图17和图19，在操作40中，功函数控制金属材料可以被扩散进初始功函数控制层140的第一部分140_1中，使得初始功函数控制层140的处在高于下填充金属层144的顶表面的高度的第一部分140_1中包括的材料的第一功函数小于初始功函数控制层140的处在低于下填充金属层144的顶表面的高度的第二部分140_2中包括的材料的第二功函数。
在一些实施方式中，为了将功函数控制金属材料扩散进初始功函数控制层140的第一部分140_1中，可以对衬底102进行离子注入工艺P110，使得功函数控制金属材料的离子可以被注入到初始功函数控制层140的第一部分140_1中。
功函数控制金属材料的离子可以被注入进初始功函数控制层140的暴露在高于下填充金属层144的顶表面的高度处的沟槽108中的第一部分140_1中，而功函数控制金属材料可以被微量地/几乎不被注入进初始功函数控制层140的处在低于下填充金属层144的顶表面的高度的第二部分140_2中。因此，初始功函数控制层140的其中注入功函数控制金属材料的离子的第一部分140_1可以包括具有与初始功函数控制层140的第二部分140_2中包括的材料实质上不同的成分的材料。这里，初始功函数控制层140的其中注入功函数控制金属材料的离子的第一部分140_1可以被称为上功函数控制层146，而初始功函数控制层140的其中没有注入功函数控制金属材料的第二部分140_2可以被称为下功函数控制层142。
在一些实施方式中，上功函数控制层146可以包括可以以第一浓度/含量包含功函数控制金属材料的金属、金属氮化物或金属碳化物，诸如Ti、TiN、TiAlN、TiAlC、TiAlCN、TiSiCN、Ta、TaN、TaAlN、TaAlCN和TaSiCN。第一浓度/含量可以在从大约0.01at％到大约10at％的范围，但不限于此。下功函数控制层142可以包括可以基本上不包括功函数控制金属材料的金属、金属氮化物或金属碳化物，诸如Ti、TiN、TiAlN、TiAlC、TiAlCN、TiSiCN、Ta、TaN、TaAlN、TaAlCN和TaSiCN。
在一些实施方式中，离子注入工艺P110可以是用于注入诸如镧(La)、锶(Sr)、锑(Sb)、钇(Y)、铝(Al)、钽(Ta)、铪(Hf)或铱(Ir)的金属的离子的离子注入工艺。例如，离子注入工艺P110可以以大约10keV到大约300keV的离子注入能量被进行，但本发明构思不限于此。例如，离子注入工艺P110可以以大约1×1017原子/cm2到大约5×1019原子/cm2的离子注入剂量被进行，但本发明构思不限于此。而且，离子注入工艺P110可以是倾斜离子注入工艺，其使用相对于第三方向(Z方向)的大约0.1°到大约30°的离子注入倾角。离子注入工艺P110的离子注入能量、剂量和倾角可以根据初始功函数控制层140的厚度和注入进初始功函数控制层140中的功函数控制金属材料的类型/种类、以及所需要的功函数控制金属材料的第一浓度/含量被适当选择。
在一些实施方式中，用于将功函数控制金属材料注入进初始功函数控制层140中的离子注入工艺P110可以是倾斜离子注入工艺，并且上功函数控制层146与下功函数控制层142之间的界面可以相对于衬底102的顶表面倾斜预定的角度。而且，功函数控制金属材料可以被注入和/或被扩散直至初始功函数控制层140的处在低于下填充金属层144的顶表面的高度的第二部分140_2的上部部分中。因此，上功函数控制层146的最下面表面可以处在低于下填充金属层144的顶表面的高度。在这种情况下，可以形成参照图7描述的半导体器件100C。
随后，可选地可以对衬底102进行退火工艺。
退火工艺可以是例如RTA工艺，但不限于此。退火工艺的温度、持续时间和气氛可以根据初始功函数控制层140的类型/种类和厚度、功函数控制金属材料的类型/种类和功函数控制金属材料的所期望/需要的第一浓度/含量被适当选择。此外，退火工艺的工艺条件可以被确定，使得因为离子注入工艺P110而被注入进初始功函数控制层140的第一部分140_1中的功函数控制金属材料遍及初始功函数控制层140的第一部分140_1的整个体积被充分扩散和分布，而不改变栅绝缘层120的性质且不降低栅绝缘层120的可靠性。
在一些实施方式中，退火工艺的工艺条件可以被确定，使得因为离子注入工艺P110而被注入进初始功函数控制层140的第一部分140_1的功函数控制金属材料被充分扩散进初始功函数控制层140的第一部分140_1与栅绝缘层120之间的界面中并积聚在初始功函数控制层140的第一部分140_1中的界面周围，而不改变栅绝缘层120的性质且不降低栅绝缘层120的可靠性。
在一些实施方式中，退火工艺的工艺条件可以被选择，使得因为离子注入工艺P110而被注入进初始功函数控制层140的第一部分140_1的功函数控制金属材料可以扩散进直至初始功函数控制层140的处在低于下填充金属层144的顶表面的高度的第二部分140_2的上部部分中。在这种情况下，上功函数控制层146的底表面可以处在低于下填充金属层144的顶表面的高度。因此，可以形成参照图7和图9描述的半导体器件100C和100E。
随后，可以进行参照图18F至图18H描述的工艺，从而完成半导体器件100的制造。
图20A和图20B是根据一些实施方式的制造半导体器件100K(示于图15中)的方法的剖视图。
首先，可以进行参照图17和图18A和18B描述的工艺，从而栅绝缘层120和初始功函数控制层140P1可以位于衬底102的沟槽108中。
参照图20A，填充金属层140P2可以被形成在初始功函数控制层140P1上以填充沟槽108的内部。此后，填充金属层140P2的上部部分和初始功函数控制层140P1的上部部分可以被回蚀刻。因此，填充金属层140P2的顶表面和初始功函数控制层140P1的顶表面可以位于沟槽108内在低于衬底102的最高表面的高度处。图20A示出其中初始功函数控制层140P1的顶表面处在与填充金属层140P2的顶表面基本上相同的高度的示例，但本发明构思不限于此。与图20A中所示的结构不同，初始功函数控制层140P1的上部部分可以在回蚀刻工艺期间被进一步去除，使得初始功函数控制层140P1的顶表面处在低于填充金属层140P2的顶表面的高度。
此后，包含金属的衬层149K可以被共形地形成在沟槽108的内壁上。包含金属的衬层149K可以在沟槽108内部在栅绝缘层120以及填充金属层140P2的顶表面和初始功函数控制层140P1的顶表面上被形成至预定的厚度。
在一些实施方式中，包含金属的衬层149K可以包括功函数控制金属材料。包含金属的衬层149K可以包括包含镧(La)、锶(Sr)、锑(Sb)、钇(Y)、铝(Al)、钽(Ta)、铪(Hf)或铱(Ir)的金属氧化物。然而，包含金属的衬层149K中包括的材料不限于上述示例。包含金属的衬层149K可以不仅包括金属氧化物而且/或者包括上述金属、金属氮氧化物或金属氮化物。
参照图20B，包含金属的衬层149K中包括的功函数控制金属材料可以被扩散进初始功函数控制层140P1中。例如，包含金属的衬层149K中包括的功函数控制金属材料可以被扩散进初始功函数控制层140P1中至自初始功函数控制层140P1的顶表面起的第一高度/跨度H1K。
这里，功函数控制金属材料扩散进其中且其具有自初始功函数控制层140P1的顶表面起的第一高度H1K的初始功函数控制层140P1的上部部分可以被称为上功函数控制层146K，而初始功函数控制层140P1的位于上功函数控制层146K之下的下部部分可以被称为下功函数控制层142K。而且，填充金属层140P2的处在与上功函数控制层146K相同的高度的部分可以被称为上填充金属层148K，而填充金属层140P2的位于上填充金属层148K之下的下部部分可以被称为下填充金属层144K。
可选地，可以对包含金属的衬层149K形成在其上的衬底102进行退火工艺P120。退火工艺P120可以是RTA工艺，但不限于此。退火工艺P120的温度、持续时间和气氛可以根据包含金属的衬层149K和初始功函数控制层140P1的类型/种类和厚度以及所期望/需要的第一高度H1K被适当选择。然而，在一些实施方式中，金属原子(例如镧原子)可以从包含金属的衬层149K自然地扩散进初始功函数控制层140P1中而不使用退火工艺P120。
在一些实施方式中，上功函数控制层146K可以与下功函数控制层142K一体地形成，并且上填充金属层148K可以与下填充金属层144K一体地形成。
在一些实施方式中，上功函数控制层146K可以以第一浓度/含量包括功函数控制金属材料。第一浓度/含量可以在从大约0.01at％到大约10at％的范围，但不限于此。而且，上功函数控制层146K中包括的功函数控制金属材料的第一浓度/含量可以在垂直方向(Z方向)上基本恒定或改变。例如，上功函数控制层146K的至少部分区域可以具有浓度/含量分布，在该浓度/含量分布中在垂直方向(Z方向)上从上功函数控制层146K的顶表面朝着上功函数控制层146K的底表面，功函数控制金属材料的第一浓度/含量降低(被减少)。
此后，回来参照图15，可以对包含金属的衬层149K进行各向异性蚀刻工艺，使得包含金属的衬层149K的位于上填充金属层148K上的部分可以被去除，并且包含金属的衬层149K可以留在上功函数控制层146K和栅绝缘层120上。
随后，可以进行参照图18F至图18H描述的工艺，从而完成半导体器件100K的制造。
以上公开的主题应被认为是说明性的而非限制性的，并且所附的权利要求旨在覆盖落入真实精神和范围内的所有这样的变型、增强和其它实施方式。因此，在法律允许的最大程度上，该范围应由所附的权利要求及其等同物的最宽广的容许的解释确定，并且不应被前述的详细描述所约束或限制。
本申请要求于2016年6月16日向韩国知识产权局提交的韩国专利申请第10-2016-0075097号以及2016年10月21日向美国专利商标局提交的美国专利申请第15/331069号的优先权，因而其公开通过引用全部结合在此。

Claims (20)

1.一种半导体器件，包括：
半导体衬底；
在所述半导体衬底中的源极/漏极区；以及
在所述半导体衬底中的凹陷中的栅结构，所述栅结构包括衬层，所述衬层包括：
第一部分；以及
在所述第一部分上的第二部分，其中所述第二部分相比所述第一部分更靠近所述源极/漏极区并且包括金属合金。
2.如权利要求1所述的半导体器件，还包括：
在所述凹陷中的栅电极，其中所述衬层在所述栅电极的彼此相反的侧壁上；以及
在所述源极/漏极区上的位线，其中所述源极/漏极区包括非抬高的源极/漏极区。
3.如权利要求1所述的半导体器件，其中：
所述衬层的所述第二部分小于所述衬层的所述第一部分；
所述栅结构包括多个被注入和/或被扩散的原子；以及
所述衬层的所述第二部分的所述金属合金包括所述被注入和/或被扩散的原子的大部分。
4.如权利要求3所述的半导体器件，
其中所述衬层的所述第二部分的在所述凹陷中的垂直厚度在2埃和300埃之间，以及
所述金属合金中的所述被注入和/或被扩散的原子包括镧(La)、锶(Sr)、锑(Sb)、钇(Y)、铝(Al)、钽(Ta)、铪(Hf)或铱(Ir)原子。
5.如权利要求4所述的半导体器件，其中所述衬层的所述第二部分的所述垂直厚度在200埃和300埃之间。
6.如权利要求5所述的半导体器件，其中所述栅结构还包括栅电极，所述栅电极在所述衬层的所述第二部分的彼此相对的侧壁之间并且凸出而超过所述衬层的所述第二部分的最高表面。
7.如权利要求1所述的半导体器件，其中：
所述衬层的所述第二部分的所述金属合金包括钛氮化物和镧氧化物；以及
所述衬层的所述第一部分包括钛氮化物。
8.如权利要求7所述的半导体器件，其中所述栅结构进一步包括钨层，所述钨层在所述衬层的包括所述钛氮化物的所述第一部分的彼此相对的侧壁之间以及在所述衬层的包括所述金属合金的所述第二部分的彼此相对的侧壁之间延伸。
9.如权利要求1所述的半导体器件，其中：
所述衬层的所述第一部分和第二部分分别包括第一功函数控制部分和第二功函数控制部分；
所述第二功函数控制部分包括所述金属合金；
所述第二功函数控制部分的所述金属合金相比所述第一功函数控制部分包括更大浓度的被注入和/或被扩散的原子；以及
所述第二功函数控制部分的所述金属合金相比所述第一功函数控制部分包括更小的功函数。
10.如权利要求9所述的半导体器件，其中所述栅结构进一步包括栅电极，所述栅电极与所述第二功函数控制部分相邻并且包括比多晶硅更低的电阻率。
11.如权利要求10所述的半导体器件，其中所述栅电极包括比所述第二功函数控制部分的第二厚度更厚的第一厚度，使得所述栅电极凸出而超过所述第二功函数控制部分的最高表面。
12.如权利要求10所述的半导体器件，其中：
所述栅电极包括第一金属层；
所述栅结构还包括与所述第一功函数控制部分相邻的第二金属层；以及
所述第一金属层和第二金属层的界面包括氧化物。
13.如权利要求12所述的半导体器件，其中：
所述第一金属层和第二金属层包括钨；
所述第一功函数控制部分和第二功函数控制部分包括钛氮化物；以及
所述第二功函数控制部分的所述金属合金中的所述被注入和/或被扩散的原子包括镧原子。
14.如权利要求1所述的半导体器件，其中：
所述源极/漏极区包括第一源极/漏极区；
所述半导体器件还包括第二源极/漏极区；
所述衬层的所述第二部分包括侧壁，所述侧壁包括在所述第一源极/漏极区和第二源极/漏极区之间延伸的部分；以及
所述第一源极/漏极区和第二源极/漏极区分别在所述凹陷的两侧。
15.一种半导体器件，包括：
衬底；
在所述衬底中的第一源极/漏极区和第二源极/漏极区；以及
在所述衬底中的掩埋栅结构，所述掩埋栅结构包括：
第一功函数控制部分；以及
在所述第一功函数控制部分上的第二功函数控制部分，其中所述第二功函数控制部分相比所述第一功函数控制部分更靠近所述第一源极/漏极区和第二源极/漏极区并且包括金属合金，所述金属合金相对所述第一功函数控制部分包括更大浓度的被注入和/或被扩散的金属原子。
16.如权利要求15所述的半导体器件，其中所述被注入和/或被扩散的金属原子包括相比钛(Ti)、钛氮化物(TiN)、钛铝氮化物(TiAlN)、钛铝碳化物(TiAlC)、钛铝碳氮化物(TiAlCN)、钛硅碳氮化物(TiSiCN)、钽(Ta)、钽氮化物(TaN)、钽铝氮化物(TaAlN)、钽铝碳氮化物(TaAlCN)或钽硅碳氮化物(TaSiCN)包括更小的功函数的金属的原子。
17.如权利要求15所述的半导体器件，
其中所述掩埋栅结构还包括在所述第二功函数控制部分的彼此相对的侧壁之间的栅电极，以及
其中所述第二功函数控制部分的所述金属合金包括钛氮化物和镧氧化物。
18.一种半导体器件，包括：
衬底；
在所述衬底中的源极/漏极区；
在所述源极/漏极区上的位线；以及
在所述衬底中的掩埋栅结构，所述掩埋栅结构包括：
包括第一部分和第二部分的衬层，其中所述第二部分相比所述第一部分更靠近所述源极/漏极区并且包括第一浓度的被注入和/或被扩散的金属原子，所述第一浓度大于所述第一部分中的所述金属原子的第二浓度；以及
栅电极，其与所述衬层的所述第二部分的侧壁相邻并且其包括比多晶硅更低的电阻率。
19.如权利要求18所述的半导体器件，其中所述衬层的所述第二部分相邻于所述源极/漏极区的侧壁的一部分延伸。
20.如权利要求18所述的半导体器件，其中所述衬层的所述第一部分中的所述金属原子的所述第二浓度小于0.01原子百分比。
CN201710455899.XA 2016-06-16 2017-06-16 半导体器件 Active CN107527912B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020160075097A KR102481478B1 (ko) 2016-06-16 2016-06-16 반도체 장치들 및 그 형성 방법
KR10-2016-0075097 2016-06-16
US15/331,069 2016-10-21
US15/331,069 US10050038B2 (en) 2016-06-16 2016-10-21 Semiconductor devices including a gate structure in a substrate

Publications (2)

Publication Number Publication Date
CN107527912A true CN107527912A (zh) 2017-12-29
CN107527912B CN107527912B (zh) 2023-02-03

Family

ID=60660400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710455899.XA Active CN107527912B (zh) 2016-06-16 2017-06-16 半导体器件

Country Status (3)

Country Link
US (2) US10050038B2 (zh)
KR (1) KR102481478B1 (zh)
CN (1) CN107527912B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111063734A (zh) * 2018-10-17 2020-04-24 三星电子株式会社 半导体装置
CN111403388A (zh) * 2019-01-03 2020-07-10 三星电子株式会社 半导体器件及其制造方法
WO2022188349A1 (zh) * 2021-03-11 2022-09-15 长鑫存储技术有限公司 半导体结构及其形成方法
TWI808383B (zh) * 2021-02-22 2023-07-11 華邦電子股份有限公司 半導體結構及其製造方法
WO2023134029A1 (zh) * 2022-01-17 2023-07-20 长鑫存储技术有限公司 半导体结构及其制备方法
US11711914B2 (en) 2021-04-07 2023-07-25 Winbond Electronics Corp. Semiconductor structure having buried gate structure and method of manufacturing the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346666B (zh) * 2017-01-23 2022-10-04 联华电子股份有限公司 半导体元件及其制作方法
KR102279732B1 (ko) 2017-07-21 2021-07-22 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR102378471B1 (ko) 2017-09-18 2022-03-25 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR102377358B1 (ko) * 2017-10-16 2022-03-23 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US10727232B2 (en) * 2018-11-07 2020-07-28 Applied Materials, Inc. Dram and method of making
US10790287B2 (en) * 2018-11-29 2020-09-29 Applied Materials, Inc. Reducing gate induced drain leakage in DRAM wordline
US11244945B2 (en) * 2019-08-22 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR20220039262A (ko) 2020-09-22 2022-03-29 에스케이하이닉스 주식회사 리세스 게이트 구조를 구비한 반도체 소자 및 그 제조 방법
CN114497042A (zh) * 2020-11-13 2022-05-13 长鑫存储技术有限公司 半导体结构及其制造方法
KR20220080511A (ko) * 2020-12-07 2022-06-14 삼성전자주식회사 반도체 소자
EP4199042A4 (en) * 2021-01-19 2024-06-12 Changxin Memory Tech Inc MEMORY DEVICE, AND SEMICONDUCTOR STRUCTURE AND FORMING METHOD THEREFOR
US11985812B2 (en) * 2021-03-16 2024-05-14 Micron Technology, Inc. Semiconductor memory device including a trench gate structure and method of forming the same
TWI810062B (zh) * 2022-09-13 2023-07-21 南亞科技股份有限公司 半導體結構及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810390A (zh) * 2014-01-29 2015-07-29 爱思开海力士有限公司 具有双功函数掩埋栅电极的晶体管及其制造方法
US20150340453A1 (en) * 2014-05-21 2015-11-26 Samsung Electronics Co., Ltd. Semiconductor device having buried gate structure and method of fabricating the same
US20150349073A1 (en) * 2014-05-29 2015-12-03 SK Hynix Inc. Dual work function buried gate-type transistor, method for forming the same, and electronic device including the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090081615A (ko) 2008-01-24 2009-07-29 삼성전자주식회사 이중 일함수를 갖는 매립 게이트 반도체 장치
US20120080749A1 (en) * 2010-09-30 2012-04-05 Purtell Robert J Umos semiconductor devices formed by low temperature processing
KR101853316B1 (ko) 2012-03-29 2018-04-30 삼성전자주식회사 반도체 소자
KR20150090669A (ko) * 2014-01-29 2015-08-06 에스케이하이닉스 주식회사 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
KR102250583B1 (ko) * 2014-12-16 2021-05-12 에스케이하이닉스 주식회사 듀얼일함수 게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810390A (zh) * 2014-01-29 2015-07-29 爱思开海力士有限公司 具有双功函数掩埋栅电极的晶体管及其制造方法
US20150340453A1 (en) * 2014-05-21 2015-11-26 Samsung Electronics Co., Ltd. Semiconductor device having buried gate structure and method of fabricating the same
US20150349073A1 (en) * 2014-05-29 2015-12-03 SK Hynix Inc. Dual work function buried gate-type transistor, method for forming the same, and electronic device including the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111063734A (zh) * 2018-10-17 2020-04-24 三星电子株式会社 半导体装置
CN111403388A (zh) * 2019-01-03 2020-07-10 三星电子株式会社 半导体器件及其制造方法
CN111403388B (zh) * 2019-01-03 2023-11-28 三星电子株式会社 半导体器件及其制造方法
US11856753B2 (en) 2019-01-03 2023-12-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
TWI808383B (zh) * 2021-02-22 2023-07-11 華邦電子股份有限公司 半導體結構及其製造方法
WO2022188349A1 (zh) * 2021-03-11 2022-09-15 长鑫存储技术有限公司 半导体结构及其形成方法
US11711914B2 (en) 2021-04-07 2023-07-25 Winbond Electronics Corp. Semiconductor structure having buried gate structure and method of manufacturing the same
WO2023134029A1 (zh) * 2022-01-17 2023-07-20 长鑫存储技术有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
CN107527912B (zh) 2023-02-03
US10050038B2 (en) 2018-08-14
US20170365608A1 (en) 2017-12-21
KR102481478B1 (ko) 2022-12-26
US10748905B2 (en) 2020-08-18
KR20170141975A (ko) 2017-12-27
US20180331111A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
CN107527912A (zh) 半导体器件
US10141309B2 (en) Tight pitch inverter using vertical transistors
US6437383B1 (en) Dual trench isolation for a phase-change memory cell and method of making same
CN108206209A (zh) 具有掩埋栅结构的半导体器件及其制造方法
US11189618B2 (en) Semiconductor memory device including work function adjusting layer in buried gate line and method of manufacturing the same
US7388244B2 (en) Trench metal-insulator-metal (MIM) capacitors and method of fabricating same
US20160240665A1 (en) Vertical transistor and local interconnect structure
US20230215868A1 (en) Semiconductor device and method of manufacturing the same
TWI553778B (zh) 具有埋入式位元線之半導體裝置
CN106098775A (zh) 半导体器件
US11955475B2 (en) Resistor with doped regions and semiconductor devices having the same
CN103681510A (zh) 具有掩埋位线的半导体器件及其制造方法
CN110896074A (zh) 集成电路存储器及其制造方法
KR20170032633A (ko) 반도체 장치 및 그 제조 방법
CN105097808B (zh) 晶闸管随机存取内存
WO2020161562A1 (en) Vertical transport fin field effect transistors combined with resistive memory structures
CN208819879U (zh) 集成电路存储器
WO2003073511A1 (en) Dual trench isolation for a phase-change memory cell and method of making same
EP3435413A1 (en) A semiconductor device and a method for forming a semiconductor device
CN110400806A (zh) 垂直存储器装置
US20240096897A1 (en) Transistor isolation regions and methods of forming the same
US6759335B2 (en) Buried strap formation method for sub-150 nm best DRAM devices
CN115472683A (zh) 半导体器件及其制造方法
KR101950146B1 (ko) 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
US20230282524A1 (en) Semiconductor device and methods of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant