CN107452754A - 一种阵列基板及其制作方法 - Google Patents

一种阵列基板及其制作方法 Download PDF

Info

Publication number
CN107452754A
CN107452754A CN201710618025.1A CN201710618025A CN107452754A CN 107452754 A CN107452754 A CN 107452754A CN 201710618025 A CN201710618025 A CN 201710618025A CN 107452754 A CN107452754 A CN 107452754A
Authority
CN
China
Prior art keywords
drain electrode
layer
source
metal wire
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710618025.1A
Other languages
English (en)
Other versions
CN107452754B (zh
Inventor
高冬子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201710618025.1A priority Critical patent/CN107452754B/zh
Publication of CN107452754A publication Critical patent/CN107452754A/zh
Application granted granted Critical
Publication of CN107452754B publication Critical patent/CN107452754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种阵列基板的制作方法。该方法包括：在一基板上依次形成栅极金属层和栅极保护层，并使用第一光罩制程对所述栅极金属层和栅极保护层进行处理以形成开关管的栅极和第一金属线；在所述基板上依次形成半导体层和源漏极金属层，并使用第二光罩制程对所述半导体层和源漏极金属层进行处理以形成开关管的源极和漏极；以及在所述基板上形成源漏极保护层，使用第三光罩制程对所述源漏极保护层进行处理以形成接触孔，并对所述第一金属线之间的所述部分半导体层进行处理以清除所述部分半导体层，进而形成开口。本发明还公开了对应的阵列基板。本发明有效改善前续制程中所导致的外围半导体残留，没有增加新的制程，仅利用制作阵列基板的后续制程。

Description

一种阵列基板及其制作方法
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板及其制作方法。
背景技术
目前TFT-LCD(ThinTilm Transistor-Liquid Crystal Display，薄膜晶体管-液晶显示器)一般采用4-Mask(光罩)制程来生产制造，主要将半导体层和第二层金属走线设计为一层曝光制程，节省一层曝光制程，从而降低成本提高产能。
然而在采用4-mask制程制作时，在将半导体层和第二金属走线设计为一层曝光的过程中，需要依次沉积半导体层，以及在半导体层上沉积第二金属层，然后进行曝光显影制程，在这个过程中，在显示屏的外围部分，金属走线之间的光阻堆积比较厚，容易导致光阻残留，这样在后续的湿蚀刻时，光阻残留位置由于金属没有露出来而残留，并且，在后续干蚀刻时也无法将光阻残留位置处的半导体蚀刻掉，进而容易导致半导体层的残留，而在大尺寸增加金属厚度时，半导体层残留问题将变得更加严重，同时，半导体层残留问题容易导致点灯出现画面的异常而报废。
发明内容
本发明的目的在于，提供一种阵列基板及其制作方法，解决在阵列基板制作过程中前续制程所导致的外围部分半导体残留的问题，实现有效改善前续制程中所导致的半导体残留。
本发明解决上述技术问题所采用的技术方案是提供了一种阵列基板的制作方法，包括：在一基板上依次形成栅极金属层和栅极保护层，并使用第一光罩制程对所述栅极金属层和栅极保护层进行处理以形成开关管的栅极和第一金属线；在所述基板上依次形成半导体层和源漏极金属层，并使用第二光罩制程对所述半导体层和源漏极金属层进行处理以形成开关管的源极和漏极；其中，所述第一金属线之间的栅极保护层之上存在有部分半导体层；以及在所述基板上形成源漏极保护层，使用第三光罩制程对所述源漏极保护层进行处理以形成接触孔，并对所述第一金属线之间的所述部分半导体层进行处理以清除所述部分半导体层，进而形成开口。
本发明解决上述技术问题所采用的另一技术方案是提供了一种阵列基板，包括：基板；依次在基板上形成的栅极金属层、栅极保护层、半导体层、源漏极金属层以及源漏极保护层，其中，所述栅极金属层用于形成开关管的栅极和第一金属线，所述源漏极金属层用于形成开关管的源极和漏极，所述源漏极保护层用于形成接触孔，并且所述第一金属线之间设置有一开口，所述开口从位于所述第一金属线之间的部分半导体层处延伸至所述栅极保护层，从而暴露出部分栅极保护层。
本发明的有益效果有：区别于现有技术，对于在采用四制程制作阵列基板的过程中，制作栅极金属层、半导体层和源漏极金属时所导致的第一金属线之间的半导体残留问题，通过在制作接触孔时所采用的光罩对第一金属线之间的部分半导体层进行清除，有效改善在制作阵列基板的前续制程中所导致的外围半导体残留，没有增加新的制程，利用制作阵列基板的原有制程即可。
附图说明
下面将结合附图及实施方式对本发明作进一步说明，附图中：
图1是本发明的阵列基板制作方法实施例的流程示意图；
图2a-2d是图1中步骤S1对应的阵列基板的截面示意图；
图3是本发明上述实施例中步骤S2的部分步骤的具体流程示意图；
图4是图3中步骤S2的部分步骤的阵列基板的部分截面示意图；
图5是本发明上述实施例中步骤S2的部分步骤的具体流程示意图；
图6a-6c是图5中各个步骤对应的阵列基板的截面示意图；
图7是本发明的阵列基板实施例的结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明的技术方案做进一步详细描述。
如图1所示，是本发明的阵列基板制作方法实施例的流程示意图，该阵列基板制作方法包括如下步骤：
S1：在一基板101上依次形成栅极金属层102和栅极保护层103，并使用第一光罩制程对栅极金属层102和栅极保护层103进行处理以形成开关管的栅极1021b和第一金属线1021a。
基板101可以是PEN(Polyethylene naphthalene，聚萘二甲酸乙二醇酯)或PET(Polyethylene terephthalate，聚对苯二甲酸乙二醇酯)或PI(Polyimide，聚酰亚胺)等制成的。该基板101用作显示屏时，包括显示区域101b和非显示区域101a。
具体地，首先，同时参考图2a，通过溅镀等方式在基板101上形成栅极金属层102，该栅极金属层102的材料可以是铜或者铁，当然也可以包括其他金属，例如银等。随后，可以采用黄光制程(如曝光、显影、湿刻、干刻等)通过第一光罩制程中的第一光罩(图中未示出)对栅极金属层102进行图形化处理，之后，在显示区域101b内，则形成了开关管的栅极1021b和栅极扫描线(图中未示出)，进而栅极金属层102包括若干间隔设置的栅极1021b；在非显示区域101a内，则形成了第一金属线1021a。随后，同时参考图2b，可以利用物理气相沉积法或者化学气相沉积法，在第一金属线1021a、栅极1021b和基板101上先沉积栅极保护层103，并采用黄光制程(如曝光、显影、湿刻、干刻等)通过第一光罩对栅极保护层103进行图形化处理，以使第一金属线1021a和栅极1021b与基板101上的栅极保护层103保持一致厚度。栅极保护层103的材料包括但不限于绝缘材料，如塑胶。开关管为薄膜晶体管。
S2：在基板101上依次形成半导体层104和源漏极金属层105，并使用第二光罩制程对半导体层104和源漏极金属层105进行处理以形成开关管的源极和漏极；其中，第一金属线1021b之间的栅极保护层103之上存在有部分半导体层104。
具体地，同时参考图2c所示，可以利用物理气相沉积法或者化学气相沉积法，在基板101上的栅极保护层102上先依次沉积半导体层104和源漏极金属层105，源漏极金属层105的材料包括但不限于铝、铜、钴、钛等金属。然后，通过第二光罩制程中的第二光罩(图中未示出)对半导体层104和源漏极金属层105进行图形化处理，之后，在显示区域101b内，处理后的源漏极金属层105可以作为多个开关管的源极和漏极1051，在非显示区域101a内，处理后的源漏极金属层105可以作为第二金属线1052。如图2d所示，其中，可以采用某个制程，例如依次包括曝光显影、干刻蚀、湿蚀刻和干刻蚀的某个制程，值得注意的是，如图2d所示，基板101的非显示区域101a，第一金属线1021a之间存在部分半导体层104，而该部分半导体层104是经过上述曝光显影、干刻蚀、湿蚀刻和干刻蚀后仍然残留下来的，即在非显示区域101a，第二光罩制程导致了半导体残留问题。
S3：在基板101上形成源漏极保护层106，使用第三光罩制程对源漏极保护层106进行处理以形成接触孔108，并对第一金属线1021a之间的部分半导体层104进行处理以清除部分半导体层104，进而形成对应金属线的开口109。
源漏极保护层106的材料为光阻，光阻是一种光敏性物质，经曝光、显影后留下的部分对底层起保护作用。在显示区域101b内，使用第三光罩制程对源漏极保护层106进行处理以形成接触孔108，在非显示区域101a内，使用第三光罩制程对第一金属线1021a之间的部分半导体层104进行处理以清除部分半导体层104，进而形成对应金属线的开口109。可以看出，使用第三光罩制程对源漏极保护层106和第一金属线1021a之间的部分半导体层104同时进行处理，进而，在形成接触孔108时，清除上述制程中所导致的非显示区域101a内的半导体残留问题，如图4所示，即在原有的制程的基础上，清除半导体残留，没有增加新的制程，有效改善非显示区域内半导体残留导致的不良影响。
其中，接触孔108位于基板101的显示区域101b，开口109位于基板101的非显示区域101a。
具体地，如图3所示，在非显示区域101a内，使用第三光罩制程对第一金属线1021a之间的部分半导体层104同时进行处理，以清除部分半导体层104，进而形成对应金属线的开口109，同时参考图4所示，包括：
步骤S201：提供一第三光罩201，其中，第三光罩201对应于第一金属线1021a之间的区域为透光区2011，剩余的区域为遮光区2012。
透光区2011的俯视图的形状可以是长方形，当然也可以使椭圆形，具体地可根据第一金属线1021a之间的区域来确定。
步骤S202：将第三光罩201的透光区2011对应设置于第一金属线1021a之间的区域。
如图4所示，第三光罩201位于基板101的上方，悬置于源漏极保护层106之上，透光区2011对应于第一金属线1021a之间的区域。在一个实施例中，透光区2011的面积大小完全正对第一金属线1021a之间的区域。
步骤S203：利用第三光罩201对第一金属线1021a之间的源漏极保护层106、半导体层104以及部分厚度的栅极保护层103进行曝光，以清除第一金属线1021a之间的半导体层104，进而形成开口109。
在将第三光罩201的透光区2011对应与第一金属线1021a之间的区域之后，对基板101上的源漏极保护层106和半导体层104进行曝光，进而清除第一金属线1021a之间的部分半导体层104，此时，源漏极保护层106曝光之后，形成了剩余的源漏极保护层1062。进一步地，为了使得第一金属线1021a之间的区域完全没有残留的半导体，在对源漏极保护层106和半导体层104进行曝光的基础上，还对部分厚度的栅极保护层103。
具体地，如图5所示，在显示区域101b内，使用第三光罩制程对源漏极保护层106，以形成接触孔108，请同时参考图6a-6c，该步骤包括以下步骤：
步骤S301：利用第三光罩201对源漏极保护层106进行图案化处理以形成剩余的源漏极保护层1061。
具体地，步骤S301包括：将第三光罩201的透光区2011对应设置于栅极保护层106的上方；随后，利用第三光罩201对源漏极保护层106进行曝光，以清除部分源漏极保护层106，进而形成剩余的源漏极保护层1061。剩余的源漏极保护层1061位于半导体层104上。值得注意的是，对基板101的显示区域101b进行制作，则本步骤S301还包括利用第三光罩制程对半导体层104和源漏极金属层105进行处理，具体地，如图6a所示，先将第三光罩201的透光区2011对应于栅极1021的上方，然后对半导体层104和源漏极金属层105进行曝光，以清除部分源漏极金属层105以及部分半导体层104，进而形成半导体图案1041和源漏极金属图案1051。
步骤S302：在基板101上沉积钝化层107。
利用化学气相沉积法在基板101上沉积钝化层107，其中，钝化层107覆盖半导体图案1041、源漏极金属图案1051及剩余的源漏极保护层1061。
步骤S303：清除剩余的源漏极保护层106及剩余的源漏极保护层1061上的钝化层107以形成接触孔108。
可利用拔起微影(lift-off)制程对剩余的源漏极保护层1061及剩余的源漏极保护层1061上的钝化层107进行清除。
在其他实施例中，在上述步骤的基础上，该阵列基板101的制作方法还包括：在接触孔108及钝化层107上形成ITO像素电极(图中未示出)。
具体地，在接触孔108及钝化层上形成ITO像素电极包括：首先，在钝化层上沉积ITO导电层(图中未示出)，可选利用物理气相沉积法在钝化层上沉积ITO导电层。随后，使用第四光罩制程对ITO导电层进行图案化处理以形成ITO像素电极，第四光罩制程可选采用黄光制程，包括曝光、显影、湿刻、干刻等工艺，通过其第四光罩(图中未示出)对ITO导电层进行图案化处理，处理后的ITO导电层可以作为ITO像素电极使用。
综述，本发明中，区别于现有技术，对于在采用四制程制作阵列基板的过程中，前序制程在制作栅极金属层、半导体层和源漏极金属时所导致的非显示区域内的半导体残留问题，通过在制作接触孔时所采用的光罩对第一金属线之间的部分半导体层进行清除，有效改善在制作阵列基板的前续制程中所导致的半导体残留，没有增加新的制程，仅利用制作阵列基板的后续制程，进而利用制作阵列基板的原有制程即可，从而实现有效改善前续制程中所导致的半导体残留。
如图7所示，是本发明的阵列基板实施例的结构示意图。该阵列基板200包括基板201，依次在基板201上形成的栅极金属层202、栅极保护层203、半导体层204、源漏极金属层205以及源漏极保护层206。
其中，栅极金属层202用于形成开关管的栅极2021b和第一金属线2021a，源漏极金属层205用于形成开关管的源极和漏极，源漏极保护层206用于形成接触孔208，并且第一金属线2021a之间设置有一开口209，开口209从位于第一金属线2021a之间的部分半导体层204处延伸至栅极保护层203，从而暴露出部分栅极保护层203。
基板201包括显示区域201b和非显示区域201a，在一个实施例中，开口209位于基板201的非显示区域201a。值得注意的是，在显示区域201b内，栅极金属层202包括若干间隔设置的栅极1021b，源漏极保护层206被处理后形成了接触孔，而在非显示区域201a内，源漏极保护层206被处理后形成了剩余的源漏极保护层2062。
通过第一光罩制程来制作栅极金属层202和栅极保护层203，通过第二光罩制程来制作半导体层204和源漏极金属层205，具体的内容已在上述阵列基板201制作方法的实施例中进行详细说明，在本领域技术人员的理解范围之内，不再说明。
接触孔208和开口209为经过使用同一光罩制程对源漏极保护层206和第一金属线2021a之间的部分半导体层204进行处理而形成的。具体地，相应的内容已在上述阵列基板制作方法的实施例中进行详细说明，在本领域技术人员的理解范围之内，不再说明。
该阵列基板200还包括在接触孔208上形成的ITO像素电极(图中未示出)，具体地，通过第四光罩制程来制作ITO像素电极，相应的内容已在上述阵列基板制作方法的实施例中进行详细说明，在本领域技术人员的理解范围之内，不再说明。
本发明还提供一显示面板，该显示面板包括如上述实施例的阵列基板。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
在一基板上依次形成栅极金属层和栅极保护层，并使用第一光罩制程对所述栅极金属层和栅极保护层进行处理以形成开关管的栅极和第一金属线；
在所述基板上依次形成半导体层和源漏极金属层，并使用第二光罩制程对所述半导体层和源漏极金属层进行处理以形成开关管的源极和漏极；其中，所述第一金属线之间的栅极保护层之上存在有部分半导体层；以及
在所述基板上形成源漏极保护层，使用第三光罩制程对所述源漏极保护层进行处理以形成接触孔，并对所述第一金属线之间的所述部分半导体层进行处理以清除所述部分半导体层，进而形成开口。
2.根据权利要求1所述的方法，其特征在于，
所述基板包括显示区域和非显示区域，其中，所述第一金属线和所述开口位于非显示区域。
3.根据权利要求2中所述的方法，其特征在于，
所述使用第三光罩制程对所述第一金属线之间的所述部分半导体层进行处理以清除所述部分半导体层，进而形成开口，包括：
提供一第三光罩，其中，所述第三光罩对应于所述第一金属线之间的区域为透光区，剩余的区域为遮光区；
将所述第三光罩的透光区对应设置于所述第一金属线之间的区域；以及
利用所述第三光罩对所述第一金属线之间的源漏极保护层、半导体层以及部分厚度的栅极保护层进行曝光，以清除所述部分半导体层，进而形成所述开口。
4.根据权利要求3中所述的方法，其特征在于，
所述使用第三光罩制程对所述源漏极保护层进行处理以形成接触孔，包括：
利用所述第三光罩对所述源漏极保护层进行图案化处理以形成剩余的源漏极保护层；
在所述基板上沉积钝化层，其中，所述钝化层覆盖所述剩余的源漏极保护层；以及
清除所述剩余的源漏极保护层及所述剩余的源漏极保护层上的钝化层以形成所述接触孔。
5.根据权利要求1中所述的方法，其特征在于，
所述使用第二光罩制程对所述半导体层和源漏极金属层进行处理以形成开关管的源极和漏极，包括：
提供一第二光罩；
利用所述第二光罩对所述源漏极金属层依次进行曝光显影、干刻蚀、湿蚀刻和干刻蚀，以形成开关管的源极和漏极。
6.根据权利要求4所述的方法，其特征在于，还包括：
在所述接触孔及所述钝化层上形成ITO像素电极。
7.根据权利要求6所述的方法，其特征在于，
所述在所述接触孔及所述钝化层上形成ITO像素电极，包括：
在所述钝化层上沉积ITO导电层；以及
使用第四光罩制程对所述ITO导电层进行图案化处理以形成所述ITO像素电极。
8.一种阵列基板，其特征在于，包括：
基板；
依次在基板上形成的栅极金属层、栅极保护层、半导体层、源漏极金属层以及源漏极保护层，其中，所述栅极金属层用于形成开关管的栅极和第一金属线，所述源漏极金属层用于形成开关管的源极和漏极，所述源漏极保护层用于形成接触孔，并且所述第一金属线之间设置有一开口，所述开口从位于所述第一金属线之间的部分半导体层处延伸至所述栅极保护层，从而暴露出部分栅极保护层。
9.根据权利要求8所述的阵列基板，其特征在于，
所述基板包括显示区域和非显示区域，且所述第一金属线和所述开口位于非显示区域。
10.根据权利要求8所述的阵列基板，其特征在于，还包括在所述接触孔上形成的ITO像素电极。
CN201710618025.1A 2017-07-26 2017-07-26 一种阵列基板及其制作方法 Active CN107452754B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710618025.1A CN107452754B (zh) 2017-07-26 2017-07-26 一种阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710618025.1A CN107452754B (zh) 2017-07-26 2017-07-26 一种阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN107452754A true CN107452754A (zh) 2017-12-08
CN107452754B CN107452754B (zh) 2020-05-05

Family

ID=60489041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710618025.1A Active CN107452754B (zh) 2017-07-26 2017-07-26 一种阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN107452754B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110702955A (zh) * 2019-09-19 2020-01-17 南京中电熊猫平板显示科技有限公司 一种静电防护器件和防静电测试电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237305A (zh) * 2010-05-06 2011-11-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN105977210A (zh) * 2016-05-20 2016-09-28 深圳市华星光电技术有限公司 一种阵列基板及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237305A (zh) * 2010-05-06 2011-11-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN105977210A (zh) * 2016-05-20 2016-09-28 深圳市华星光电技术有限公司 一种阵列基板及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110702955A (zh) * 2019-09-19 2020-01-17 南京中电熊猫平板显示科技有限公司 一种静电防护器件和防静电测试电路

Also Published As

Publication number Publication date
CN107452754B (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
JP5503996B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
CN101339923B (zh) 形成薄膜晶体管阵列面板的方法及薄膜晶体管阵列面板
CN101393897B (zh) 制造液晶显示装置的方法
CN103149760A (zh) 薄膜晶体管阵列基板、制造方法及显示装置
WO2016065797A1 (zh) 一种coa基板及其制作方法和显示装置
CN105137672B (zh) 阵列基板及其制造方法
CN104216183B (zh) 一种阵列基板及其制备方法、显示装置
CN106019751B (zh) 阵列基板及其制造方法、显示装置
CN202473925U (zh) 一种顶栅型tft阵列基板及显示装置
CN105652541A (zh) 阵列基板的制作方法及液晶显示面板
CN104576523A (zh) 一种阵列基板及其制作方法和显示装置
CN101556935B (zh) 薄膜晶体管阵列基板制造方法
CN105977210A (zh) 一种阵列基板及其制备方法
CN104779203B (zh) 一种阵列基板及其制造方法、显示装置
CN109031833A (zh) 用于ads显示模式的阵列基板及其制作方法和应用
CN104091806B (zh) 一种阵列基板及其制作方法和显示面板
CN106887405A (zh) 一种阵列基板及其制作方法
CN109979882B (zh) 一种内嵌式触控面板阵列基板及其制造方法
CN101692439B (zh) 薄膜晶体管数组基板的制作方法
WO2016106880A1 (zh) 阵列基板的制备方法
CN106024705B (zh) Tft基板的制作方法
CN101625492B (zh) 薄膜晶体管阵列基板制造方法
CN107452754A (zh) 一种阵列基板及其制作方法
CN106129071B (zh) 一种阵列基板的制作方法及相应装置
CN109037151B (zh) 一种阵列基板的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: No.9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: No.9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder