CN107437424A - 用于控制感测放大器的系统和方法 - Google Patents

用于控制感测放大器的系统和方法 Download PDF

Info

Publication number
CN107437424A
CN107437424A CN201710384203.9A CN201710384203A CN107437424A CN 107437424 A CN107437424 A CN 107437424A CN 201710384203 A CN201710384203 A CN 201710384203A CN 107437424 A CN107437424 A CN 107437424A
Authority
CN
China
Prior art keywords
mos transistor
voltage
lines
sensing amplifier
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710384203.9A
Other languages
English (en)
Inventor
张君豪
周绍禹
陈宇翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107437424A publication Critical patent/CN107437424A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本揭露提供用于控制感测放大器的系统和方法。第一类型的第一金属氧化物半导体MOS晶体管和第二MOS晶体管串联连接于第一电压电位与节点之间。所述第一MOS晶体管的栅极端子耦合到第一数据线。所述第二MOS晶体管的栅极端子耦合到第二数据线。第二类型的第三MOS晶体管连接于所述节点与第二电压电位之间。所述第三MOS晶体管具有耦合到所述第一数据线的栅极端子。所述第二类型的第四MOS晶体管连接于所述节点与所述第二电压电位之间以与所述第三MOS晶体管成并联布置。所述第四MOS晶体管具有耦合到所述第二数据线的栅极端子。提供到感测放大器的控制信号是基于所述节点的电压。

Description

用于控制感测放大器的系统和方法
技术领域
本发明的实施例涉及一种用于控制感测放大器的系统和方法。
背景技术
存储器单元常用于存储数据位。单个存储器单元可指称位单元，这是因为存储器单元存储单个位信息。例如，静态随机存取存储器(SRAM)存储器单元存储由两个交叉耦合反相器的逻辑状态表示的单个位信息。作为另一实例，反熔丝存储器单元存储由反熔丝是否导通或非导通表示的单个位信息。存储器阵列包含布置成列和行的多个位单元。在一些方法中，阵列的位单元耦合到多个字线和多个位线，其中字线和位线经配置以控制对阵列的位单元的存取。
发明内容
根据本发明的实施例，一种用于感测放大器的控制电路包括：第一类型的第一金属氧化物半导体(MOS)晶体管和第二MOS晶体管，其串联连接于第一电压电位与节点之间，所述第一MOS晶体管的栅极端子耦合到存储器电路的一对差分数据线的第一数据线，且所述第二MOS晶体管的栅极端子耦合到所述一对差分数据线的第二数据线；第二类型的第三MOS晶体管，其连接于所述节点与第二电压电位之间，所述第三MOS晶体管具有耦合到所述第一数据线的栅极端子；和所述第二类型的第四MOS晶体管，其连接于所述节点与所述第二电压电位之间以与所述第三MOS晶体管成并联布置，所述第四MOS晶体管具有耦合到所述第二数据线的栅极端子，提供到感测放大器的控制信号是基于所述节点的电压。
根据本发明的实施例，一种用于感测放大器的控制电路包括：第一金属氧化物半导体(MOS)晶体管，其包含耦合到存储器电路的一对差分数据线的第一数据线的一栅极端子；第二MOS晶体管，其包含耦合到所述一对差分数据线的第二数据线的栅极端子；和节点，其耦合到所述第一MOS晶体管和所述第二MOS晶体管，其中所述第一MOS晶体管和所述第二MOS晶体管中的一个从第一状态转变到第二状态引起所述节点处的电压变化，提供到感测放大器的控制信号是基于所述电压变化。
根据本发明的实施例，一种产生用于感测放大器的控制信号的方法包括：将存储器电路的一对差分数据线的第一数据线的电压提供到第一金属氧化物半导体(MOS)晶体管的栅极端子；将所述一对差分数据线的第二数据线的电压提供到第二MOS晶体管的栅极端子；响应于所述第一数据线的所述电压的变化或所述第二数据线的所述电压的变化而接通所述第一MOS晶体管和所述第二MOS晶体管中的一个；和基于所述第一MOS晶体管和所述第二MOS晶体管的所述者接通而将控制信号提供到感测放大器。
附图说明
从结合附图阅读的以下详细描述最佳理解本揭露的方面。应注意，根据行业标准做法，各种装置未按比例绘制。事实上，为使讨论清楚，可任意增大或减小各种装置的尺寸。
图1描绘根据一些实施例的包含感测放大器和用于控制所述感测放大器的控制电路的存储器装置的框图。
图2描绘根据一些实施例的图1的控制电路的实施例。
图3描绘根据一些实施例的存储器装置的实例性信号时序图。
图4是描绘根据一些实施例的用于产生感测放大器的控制信号的实例性方法的步骤的流程图。
具体实施方式
相关申请案的交叉参考
本申请案主张名称为“Control Scheme for Sense Amplifier(用于感测放大器的控制方案)”的2016年5月26日申请的美国临时专利申请案第62/341,702号的优先权，所述案的全文以引用方式并入本文中。
以下揭露提供用于实施所提供标的的不同特征的诸多实施例或实例。下文将描述组件和布置的特定实例以简化本揭露。当然，这些仅为实例且不意在限制。例如，在以下描述中，使第一装置形成于第二装置上方或第二装置上可包含其中形成直接接触的所述第一装置和所述第二装置的实施例，且也可包含其中额外装置可形成于所述第一装置与所述第二装置之间使得所述第一装置和所述第二装置可不直接接触的实施例。另外，本揭露可在各种实例中重复参考元件符号和/或字母。此重复是为了简化和清楚且其本身不指示所讨论的各种实施例和/或配置之间的关系。
图1描绘根据一些实施例的包含感测放大器116和用于激活感测放大器116的控制电路120的存储器装置102的框图。存储器装置102包含存储器阵列106，其具有经配置以存储数据的多个存储器单元。存储器单元通过多个字线(WL)107和位线108(其经配置以控制对阵列106的存储器单元的存取)而连接到一或多个外围电路(例如，列解码器110、多个多路复用器112和感测放大器116)。位线108包含多个位线(BL)和反相位线(BLb)。
阵列106的存储器单元经配置以存储位信息。为从阵列106的存储器单元读取位信息(例如，执行读取操作)，列解码器110经配置以选择字线107中的一个，且多个多路复用器112经配置以选择位线BL和反相位线BLb。字线和位线组合界定存储器单元地址，所述存储器单元地址在被存取之后提供两个差分数据线114(数据线(DL)和反相数据线(DLb))上的电荷。明确地说，在实施例中，阵列106的存储器单元经配置以接收字线WL上的信号，所述信号引起存储器单元将位信息从存储器单元选择性地转移到对应位线BL和反相位线BLb。多路复用器112：(i)将选定位线元BL耦合到数据线DL；和(ii)将选定反相位线BLb耦合到数据线DLb。DL线和DLb线114耦合到感测放大器116，如图中所展示。
感测放大器116经配置以基于存在于DL线和DLb线114上的电压而感测选定存储器单元的逻辑状态。在实例中，感测放大器116感测DL线和DLb线114上的电压差(即，ΔV)且产生指示存储于存储器阵列106的选定存储器单元中的数据的输出。依此方式，执行读取操作。在实施例中，感测放大器116响应于从控制电路120接收的感测放大器启用(SAE)信号122而仅感测DL线和DLb线114上的电压差。例如，在实施例中，感测放大器116响应于SAE信号122的边缘(例如，下降边缘、上升边缘等等)而感测DL线和DLb线114上的电压差。
在实施例中，在执行读取操作之前，将位线BL、反相位线BLb、数据线DL和反相数据线DLb的电压电平设定为具有逻辑低值的参考电压。在实例中，由存储器装置102的预放电电路执行将BL线、BLb线、DL线和DLb线设定为逻辑低参考电压。在实施例中，预放电电路经配置以响应于预放电信号而使BL线、BLb线、DL线和DLb线放电到逻辑低参考电压。美国专利第9,281,056号中描述实例性预放电电路，所述专利的全文以引用方式并入本文中。
在读取操作期间，感测放大器116经配置以检测高于逻辑低参考电压的数据线DL或反相数据线DLb上的电压电平的增大。例如，在实施例中，在确证选通信号(也称为位选择信号)之后，DL线和DLb线114处于VSS的预放电状态(例如，接地参考电压)中。在实例中，DL线和DLb线114的预放电状态与选通信号同步化。因此，当确证选通信号时，切断预放电状态，BL线耦合到DL线，且BLb线耦合到DLb线。由于此耦合，促使DL和DLb中的一个呈高态，而DL和DLb的另一个保持于VSS处。感测放大器116感测数据线DL和DLb中的一个上的电压增大且产生指示存储于选定存储器单元中的数据的输出。在实施例中，感测放大器116包括具有一或多组成对晶体管装置的交叉耦合反相器。在其它实施例中，利用其它类型的感测放大器配置。
如上文所提及，阵列106的存储器单元经配置以存储位信息。在一些实施例中，阵列106包含一次可编程(OTP)存储器单元，例如，反熔丝。在实例中，反熔丝因将高于正常值的电压或激光束施加到反熔丝而熔断。例如，高电压产生其中曾经存在开路的短路。激光束的施加产生类似短路条件。熔断反熔丝将高阻抗状况改动为使用外加电流来影响逻辑电平的变化的电流导电路径。
反熔丝大体上包括两个导体和所述两个导体之间的某种介电质或绝缘材料。在最新实践中，将电介质设定为薄氧化物场效晶体管(FET)栅极的正常厚度的约一半。如果存在高电压或激光功率，那么薄氧化物经电损坏以从非导通条件改变到导通条件。因此，在其中存储器阵列106包含反熔丝的实施例中，感测放大器116用于确定阵列106的反熔丝存储器单元为非导通还是导通的，其指示存储于存储器单元中的数据位。
应注意，存储器阵列106可包含除反熔丝之外的存储器单元类型。例如，在一些实施例中，存储器阵列106包含静态随机存取存储器(SRAM)单元。在一些实施例中，阵列106的存储器单元包含具有三维栅极结构的晶体管，例如，FinFET等等。本揭露的方法可应用于其中存储器单元的状态表示于一对差分线(例如，差分BL/BLb线、差分DL/DLb线等等)上的所有存储器装置。
根据本揭露的方法，在实施例中，存储器装置102包含耦合到DL线和DLb线114的上述控制电路120。基于经由DL线和DLb线114所接收的信号(例如，电压信号等等)，控制电路120经配置以产生SAE信号122。在一些实施例中，SAE信号122包括从第一逻辑电平(例如，高逻辑电平)转变到第二逻辑电平(例如，低逻辑电平)以激活感测放大器116的电压。当感测放大器116由SAE信号122激活时，感测放大器116感测DL线和DLb线114上的电压差且产生指示存储于存储器阵列106的存储器单元中的数据的输出，如上文所描述。
在实施例中，控制电路120包含经配置以响应于DL线或DLb线上的电压的相对较小变化而改变状态(例如，接通、切断)的低阈电压(LVT)或超低阈电压(uLVT)金属氧化物半导体(MOS)晶体管。如下文将进一步详细描述，控制电路120中的LVT或uLVT MOS晶体管的状态的此变化引起SAE信号122从第一逻辑电平转变到激活感测放大器116的第二逻辑电平。使用LVT或uLVT MOS晶体管来基于DL或DLb线上的相对较小电压变化而激活感测放大器116实现在相对较少时间量内执行读取操作。如本文中所指称，LVT MOS晶体管是具有相对较低阈电压(例如，0.2V)的MOS晶体管。如本文中所指称，uLVT MOS晶体管是具有低于LVT MOS晶体管的阈电压的阈电压(例如，<0.2V)的MOS晶体管。
在实施例中，控制电路120包含：(i)第一LVT或uLVT MOS晶体管，其具有耦合到数据线DL的栅极端子；和(ii)第二LVT或uLVT MOS晶体管，其具有耦合到反相数据线DLb的栅极端子。在读取操作之前，将DL线和DLb线设定到逻辑低参考电压(如上文所描述)，因此，第一LVT或uLVT MOS晶体管和第二LVT或uLVT MOS晶体管处于第一状态(例如，“切断”状态)中。当执行读取操作时，促使DL和DLb中的一个呈高态，而DL和DLb的另一个保持于逻辑低参考电压处，如上文所描述。因为LVT或uLVT MOS晶体管具有一相对较低阈电压，所以DL线和DLb线中的一个上的相对较小电压增大引起第一晶体管和第二晶体管中的一个从第一状态转变到第二状态(例如，“接通”状态)。如下文将描述，从第一状态转变到第二状态引起SAE信号122从第一逻辑电平转变到第二逻辑电平以因此激活感测放大器116。感测放大器116将DL线和DLb线114中的一个上的相对较小电压增大检测为这些线114上的电压差以因此能够执行读取操作。
在一些实施例中，用于激活感测放大器116的MOS晶体管是标准阈电压(SVT)MOS晶体管。如本文中所指称，SVT MOS晶体管是具有高于LVT MOS晶体管的阈电压的标准阈电压(例如，0.3V)的MOS晶体管。使用此SVT晶体管需要比使用LVT MOS晶体管和uLVT MOS晶体管的本文中所描述的方法长的时间量来激活感测放大器116。明确地说，在使用SVT MOS晶体管来激活感测放大器116的实例中，SVT MOS晶体管需要比LVT或uLVT MOS晶体管大的DL线或DLb线上的电压变化来改变状态。因此，比利用LVT MOS晶体管和uLVT MOS晶体管的方法延迟感测放大器116的激活。
本揭露的方法不同于常规方法。在常规方法中，延迟电路用于提供激活信号来激活感测放大器。如上文所描述，在实施例中，当在存储器装置中执行读取操作时，促使DL和DLb中的一个呈高态。归因于用于存储器装置中的相对较小存储器单元电流，通常依相对较慢方式促使DL或DLb呈高态。基于此认知，在常规方法中，延迟电路用于延迟感测放大器的激活，使得DL或DLb被允许上升到可在激活感测放大器之前由感测放大器检测的电压值。因此，例如，在常规方法中，在确证用于读取操作的选通信号(例如，位选择信号)之后，延迟电路实施达到一定时间量的延迟且接着提供激活信号来激活感测放大器。
常规方法在一些方面存在不足。例如，通常使用反相器链来实施延迟电路，且这些反相器链通常需要较大面积且具有高功率消耗。此外，例如，延迟电路的延迟时间会遭受程序、电压和温度(PVT)变动，且PVT变动会引起延迟时间过短或过长。如果延迟时间过短，那么感测放大器会被过早激活，使得其无法检测DL线和DLb线上的电压差。例如，激活感测放大器时的电压差会处于无法由感测放大器检测的低电平处。如果延迟时间过长，那么用于执行读取操作的时间量比所需时间量长，此并非为吾人所乐见。
与这些常规方法相比，根据本揭露的方法，不是利用延迟电路来激活感测放大器116。确切来说，在本文所描述的实施例中，使用晶体管(例如，LVT或uLVT MOS晶体管)来激活感测放大器116。这些晶体管在各自栅极端子处接收DL线和DLb线114的电压且响应于DL线和DLb线114上的相对较小电压变化而改变状态(例如，接通、切断)，如上文所描述。当晶体管中的一个改变状态时，SAE信号122从第一逻辑电平转变到第二逻辑电平以因此激活感测放大器116。
应注意，感测放大器116能够检测DL线和DLb线114上的相对较小电压差。因此，DL或DLb线上的任何电压变化(其足以触发控制电路120的MOS晶体管(例如，LVT MOS晶体管、uLVT MOS晶体管等等)的状态变化)可由感测放大器116检测为数据线114上的电压差。据此，根据本揭露的方法，不会在过早时间激活感测放大器116。换句话说，激活感测放大器116时的DL数据线和DLb数据线114上的电压差不处于无法由感测放大器116检测的低电平处。
图2描绘根据一些实施例的图1的控制电路120的实施例。如上文参考图1所描述，控制电路120用于产生激活感测放大器116的感测放大器启用(SAE)信号122。明确地说，在实施例中，响应于SAE信号122的边缘(例如，下降边缘、上升边缘等等)，感测放大器116感测DL线和DLb线114上的电压差且产生指示存储于存储器阵列106的选定存储器单元中的数据的输出。因此，依此方式激活感测放大器116实现执行读取操作。
图2的控制电路120包含串联连接于第一电压电位VDD与节点202之间的第一金属氧化物半导体(MOS)晶体管M0和第二MOS晶体管M1。如图中所展示，第一MOS晶体管M0的栅极端子耦合到差分数据线114的DLb数据线，且第二MOS晶体管M1的栅极端子耦合到DL数据线。如上文参考图1所描述，DL数据线和DLb数据线114耦合到感测放大器(例如，图1的感测放大器116)的输入端。在图2的实例中，晶体管M0、M1属于同一类型，即，p型金属氧化物半导体(PMOS)。
图2的控制电路120进一步包含连接于节点202与第二电压电位VSS(例如，接地参考电压)之间的第三MOS晶体管M2。第三MOS晶体管M2具有耦合到DL数据线的栅极端子。第四MOS晶体管M3连接于节点202与第二电压电位VSS之间以与第三MOS晶体管M2成并联布置，如图中所展示。在图2的实例中，晶体管M2、M3属于同一类型，即，n型金属氧化物半导体(NMOS)。晶体管M2、M3的类型(即，图2的实例中的NMOS)不同于晶体管M0、M1的类型(即，图2的实例中的PMOS)。
第三MOS晶体管M2和第四MOS晶体管M3各具有小于第一MOS晶体管M0和第二MOS晶体管M1的阈电压的阈电压。因此，在实施例中，第三MOS晶体管M2和第四MOS晶体管M3是LVT或uLVT MOS晶体管，且第一MOS晶体管M0和第二MOS晶体管M1是SVT MOS晶体管。在这些实施例中，控制电路120可指称“混合VT控制电路”，这是因为电路120使用具有相对较低阈电压的晶体管和具有高于所述相对较低阈电压的阈电压的晶体管。上文已参考图1来描述LVTMOS晶体管、uLVT MOS晶体管和SVT MOS晶体管。
应注意，本揭露的范围不受限于本文中所描述的实施例，其中第三MOS晶体管M2和第四MOS晶体管M3是LVT或uLVT晶体管且第一MOS晶体管M0和第二MOS晶体管M1是SVT晶体管。例如，在实施例中，第三MOS晶体管M2和第四MOS晶体管M3是“极低Vt”MOS晶体管，且第一MOS晶体管M0和第二MOS晶体管M1是LVT或uLVT MOS晶体管。如本文中所指称，“极低Vt”MOS晶体管是具有低于uLVT MOS晶体管的阈电压的阈电压的MOS晶体管。因此，根据本揭露的方法，第三MOS晶体管M2和第四MOS晶体管M3可为具有低于第一MOS晶体管M0和第二MOS晶体管M1的阈电压的阈电压的任何类型的MOS晶体管(例如，SVT、LVT、uLVT、极低Vt等等)。
节点202耦合到缓冲器电路204。在实施例中，节点202具有相对较小驱动能力，因此，缓冲器电路204用于对SAE信号122提供增强驱动能力。缓冲器电路204产生提供到感测放大器116且用于激活感测放大器116的SAE信号122。在一些实施例中，SAE信号122是基于节点202的电压，所述电压从第一逻辑电平(例如，高逻辑电平)转变到第二逻辑电平(例如，低逻辑电平)以激活感测放大器116。当感测放大器116由SAE信号122激活时，感测放大器116感测DL线和DLb线114上的电压差且基于所述电压差而产生输出。
参考图3来描述使用控制电路120来执行存储器装置中的读取操作。此图描绘根据一些实施例的实例性信号时序图。信号时序图的x轴表示时间(例如，以秒为单位)，且由时序图表示的信号包含选通信号302(例如，位选择信号)、感测放大器启用(SAE)信号122和DL数据线和DLb数据线上的电压信号304。
在图3的实施例中，在执行读取操作之前，将DL线和DLb线的电压电平设定(例如，放电)到低逻辑电平参考电压。因此，如图中所见，在时间t0之前，DL线和DLb线具有低逻辑电平参考电压。参考图2，当DL线和DLb线具有低逻辑电平参考电压时，晶体管M0、M1处于“接通”状态中(例如，能够传导电流)，且晶体管M2、M3处于“切断”状态中(例如，不能传导电流)。
第一晶体管M0和第二晶体管M1不同于第三晶体管M2和第四晶体管M3的行为是由不同晶体管类型用于各自晶体管对所致。明确地说，在图2的实施例中，晶体管M0、M1是PMOS晶体管，使得DL线和DLb线的低逻辑电平参考电压引起这些晶体管在读取操作之前处于“接通”状态中。相反地，晶体管M2、M3为NMOS晶体管，使得DL线和DLb线的低逻辑电平参考电压引起这些晶体管在读取操作之前处于“切断”状态中。
当晶体管M0、M1、M2、M3处于上文所描述的状态中(即，接通M0、M1，且切断M2、M3)时，节点202在读取操作之前具有高逻辑电平电压。此可见于图3的信号时序图中。如上文所描述，SAE信号122是基于节点202的电压。据此，如图3中所见，在时间t0之前，SAE信号122具有与此时段期间的节点202的高逻辑电平电压一致的高逻辑电平电压。
在时间t0处，确证选通信号302，因此，将DL线耦合到BL线且将DLb线耦合到BLb线。由于此耦合，促使DL和DLb中的一个呈高态，而DL和DLb的另一个保持于低逻辑电平参考电压处。此可见于图3中，图3描绘在时间t0处开始上升的DL线和DLb线中的一个的电压电平和且保持低态的DL线和DLb线的另一个的电压电平。
再次参考图2，由于DL线和DLb线中的一个的电压电平增大，所以M2和M3中的一个从“切断”状态改变到“接通”状态(即，接通)。更确切地说，当DL或DLb线上的电压增大达到M2或M3的阈电压时，此引起M2和M3中的一个接通。如上文所描述，在实施例中，晶体管M2、M3是具有相对较低阈电压的LVT或uLVT晶体管，据此，DL线和DLb线中的一个上的相对较小电压增大引起M2和M3中的一个接通。
当M2和M3中的一个响应于DL或DLb线上的电压电平增大而接通时，此对流动通过M0和M1的电流提供接地路径，使得节点202处的电压被拉低，即，从高逻辑电平电压到低逻辑电平电压。此可见于图3的信号时序图中。如上文所描述，SAE信号122是基于节点202的电压。据此，如图3中所见，SAE信号122在时间tl处从高逻辑电平电压转变到低逻辑电平电压。时间tl处的SAE信号122的此转变(即，边缘)激活感测放大器116且引起感测放大器感测DL线和DLb线上的电压差。
应注意，在实例中，响应于DL线和DLb线中的一个上的相对较小电压增大而激活感测放大器116。在实施例中，透过使用LVT或uLVT MOS晶体管M2、M3而实现基于相对较小电压增大而激活感测放大器116。因为这些晶体管具有相对较低阈电压，所以DL线和DLb线中的一个上的相对较小电压增大引起这些晶体管中的一个接通，其将节点202拉低且因此提高SAE信号122上的下降边缘来激活感测放大器116。据此，透过使用LVT或uLVT晶体管而减少执行读取操作所需的时间量。
应注意，感测放大器116能够检测DL线和DLb线114上的相对较小电压差。因此，DL或DLb线上的任何电压变化(其足以接通M2和M3中的一个)可由感测放大器116检测为数据线114上的电压差。据此，根据本揭露的方法，不会在过早时间激活感测放大器116。换句话说，激活感测放大器116时的DL数据线和DLb数据线114上的电压差不处于无法由感测放大器116检测的低电平处。
在一些实施例中，使用SVT晶体管来实施晶体管M2、M3。然而，使用这些SVT晶体管需要比使用LVT MOS晶体管和uLVT MOS晶体管的本文中所描述的方法长的时间量来激活感测放大器116。明确地说，在使用SVT MOS晶体管来实施MOS晶体管M2、M3的实例中，晶体管M2或M3需要DL或DLb线上的较大电压变化来改变状态。因此，比利用LVT或uLVT MOS晶体管的方法延迟感测放大器116的激活。
如上文所描述，在时间t0处，促使DL和DLb中的一个呈高态。再次参考图2，由于DL线和DLb线中的一个的电压电平增大，所以M0和M1中的一个从“接通”状态改变到“切断”状态(即，切断)。更明确地说，当DL或DLb线上的电压增大达到M0或M1的阈电压时，此引起M0和M1中的一个切断。如上文所描述，在实施例中，晶体管M0、M1具有高于晶体管M2、M3的阈电压的阈电压。据此，切断晶体管M0、M1中的一个发生于接通晶体管M2、M3中的一个之后。切断晶体管M0、M1中的一个产生控制电路120的上分支(即，形成于第一电压电位VDD与节点202之间的上分支)中的开路，且因此终止电路中的所有电流流动。如上文所描述，当接通M2和M3中的一个时，节点202处的电压被拉低。因此，发生于切断M0和M1中的一个时的电流流动的后续终止确保节点202保持低态。
在时间t2处，解除确证选通信号302，其将DL线和DLb线的电压电平复位(例如，放电)到低逻辑电平参考电压。当DL和DLb具有低逻辑电平参考电压时，此引起SAE信号122具有高逻辑电平电压，如上文所描述。随后在时间t3处确证选通信号302实现执行类似于上文所描述的第一读取操作的第二读取操作。
应注意，图2中所描绘的实例性控制电路120仅利用四个晶体管。四个晶体管需要相对较小面积，实现相对较简单电路选路，且消耗相对较低功率量。此外，控制电路120仅消耗动态功率(例如，仅在SAE信号122具有上升或下降边缘时消耗功率)且不消耗静态功率。
图4是描绘根据一些实施例的用于产生感测放大器的控制信号的实例性实例的流程图。为便于理解，参考上文的图1和图2来描述图4。然而，图4的程序也可应用于其它硬件布置。在402中，将存储器电路102的一对差分数据线DL、DLb中的第一数据线(例如，DL)的电压提供到第一金属氧化物半导体(MOS)晶体管(例如，M2)的栅极端子。在404中，将所述一对差分数据线中的第二数据线(例如，DLb)的电压提供到第二MOS晶体管(例如，M3)的栅极端子。在406中，响应于所述第一数据线的所述电压的变化或所述第二数据线的所述电压的变化而接通所述第一MOS晶体管和所述第二MOS晶体管中的一个。在408中，基于所述第一MOS晶体管和所述第二MOS晶体管的所述者接通而将控制信号122提供到感测放大器116。应注意，在实施例中，同时且未必依序执行图4的步骤402到408的部分，且在实施例中，步骤402到408的顺序不同于图中所描绘的顺序。
本揭露是针对用于控制存储器装置的感测放大器的系统和方法。用于感测放大器的实例性控制电路包含串联连接于第一电压电位与节点之间的第一类型的第一金属氧化物半导体(MOS)晶体管和第二MOS晶体管。所述第一MOS晶体管的栅极端子耦合到存储器电路的一对差分数据线中的第一数据线。所述第二MOS晶体管的栅极端子耦合到所述一对差分数据线中的第二数据线。所述控制电路也包含连接于所述节点与第二电压电位之间的第二类型的第三MOS晶体管。所述第三MOS晶体管具有耦合到所述第一数据线的栅极端子。所述控制电路进一步包含连接于所述节点与所述第二电压电位之间以与所述第三MOS晶体管成并联布置的所述第二类型的第四MOS晶体管。所述第四MOS晶体管具有耦合到所述第二数据线的栅极端子。提供到感测放大器的控制信号是基于所述节点的电压。
用于感测放大器的另一实例性控制电路包含第一金属氧化物半导体(MOS)晶体管，其包含耦合到存储器电路的一对差分数据线中的第一数据线的栅极端子。所述控制电路也包含第二MOS晶体管，其包含耦合到所述一对差分数据线中的第二数据线的栅极端子。所述控制电路进一步包含耦合到所述第一MOS晶体管和所述第二MOS晶体管的节点。所述第一MOS晶体管和所述第二MOS晶体管中的一个从第一状态转变到第二状态引起所述节点处的电压变化。所述电压变化包括提供到感测放大器的控制信号。
在用于控制存储器装置的感测放大器的实例性方法中，将存储器电路的一对差分数据线中的第一数据线的电压提供到第一金属氧化物半导体(MOS)晶体管的栅极端子。将所述一对差分数据线中的第二数据线的电压提供到第二MOS晶体管的栅极端子。响应于所述第一数据线的所述电压的变化或所述第二数据线的所述电压的变化而接通所述第一MOS晶体管和所述第二MOS晶体管中的一个。基于所述第一MOS晶体管和所述第二MOS晶体管的所述者接通而将控制信号提供到感测放大器。
上文已概述若干实施例的特征，使得所属领域的技术人员可优选理解本揭露的方面。所属领域的技术人员应了解，其可容易地使用本揭露作为用于设计或修改用于实施相同目的和/或达成本文所引入实施例的相同优点的其它程序和结构的基础。所属领域的技术人员也应认识到，这些等效构建不应背离本揭露的精神和范围，且其可在不背离本揭露的精神和范围的情况下对本文作出各种改变、替代和改动。
符号说明
102 存储器装置/存储器电路
106 存储器阵列
107 字线
108 位线
110 列解码器
112 多路复用器
114 差分数据线
116 感测放大器
120 控制电路
122 感测放大器启用(SAE)信号
202 节点
204 缓冲器电路
302 选通信号
304 电压信号
402 步骤
404 步骤
406 步骤
408 步骤
DL 数据线
DLb 反相数据线
M0 第一金属氧化物半导体(MOS)晶体管
M1 第二金属氧化物半导体(MOS)晶体管
M2 第三金属氧化物半导体(MOS)晶体管
M3 第四金属氧化物半导体(MOS)晶体管
VDD 第一电压电位
VSS 第二电压电位

Claims (1)

1.一种用于感测放大器的控制电路，其包括：
第一类型的第一金属氧化物半导体MOS晶体管和第二MOS晶体管，其串联连接于第一电压电位与节点之间，所述第一MOS晶体管的栅极端子耦合到存储器电路的一对差分数据线中的第一数据线，且所述第二MOS晶体管的栅极端子耦合到所述一对差分数据线中的第二数据线；
第二类型的第三MOS晶体管，其连接于所述节点与第二电压电位之间，所述第三MOS晶体管具有耦合到所述第一数据线的栅极端子；以及
所述第二类型的第四MOS晶体管，其连接于所述节点与所述第二电压电位之间以与所述第三MOS晶体管成并联布置，所述第四MOS晶体管具有耦合到所述第二数据线的栅极端子，提供到感测放大器的控制信号是基于所述节点的电压。
CN201710384203.9A 2016-05-26 2017-05-26 用于控制感测放大器的系统和方法 Pending CN107437424A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662341702P 2016-05-26 2016-05-26
US62/341,702 2016-05-26
US15/366,028 2016-12-01
US15/366,028 US9830979B1 (en) 2016-05-26 2016-12-01 Systems and methods for controlling a sense amplifier

Publications (1)

Publication Number Publication Date
CN107437424A true CN107437424A (zh) 2017-12-05

Family

ID=60408889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710384203.9A Pending CN107437424A (zh) 2016-05-26 2017-05-26 用于控制感测放大器的系统和方法

Country Status (3)

Country Link
US (1) US9830979B1 (zh)
CN (1) CN107437424A (zh)
TW (1) TW201742062A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559352B2 (en) 2018-01-05 2020-02-11 Qualcomm Incorporated Bitline-driven sense amplifier clocking scheme

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459317B1 (en) * 1999-12-22 2002-10-01 Texas Instruments Incorporated Sense amplifier flip-flop
EP1727147B1 (fr) * 2005-05-23 2011-07-13 STMicroelectronics (Crolles 2) SAS Amplificateur de lecture pour mémoire dynamique
KR20110061405A (ko) * 2009-12-01 2011-06-09 삼성전자주식회사 센스 증폭 회로, 이를 포함하는 반도체 메모리 장치 및 전압신호 센싱 방법
JP5380332B2 (ja) * 2010-03-02 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置及びデータプロセッサ
FR2985839B1 (fr) * 2012-01-16 2014-02-07 Soitec Silicon On Insulator Circuit et procede pour detecter une difference de tension sur une paire de lignes de signal duales, en particulier par un transistor d'egalisation
US8872258B2 (en) * 2012-01-26 2014-10-28 Ps4 Luxco S.A.R.L. Semiconductor memory device
JP5832336B2 (ja) * 2012-02-24 2015-12-16 ルネサスエレクトロニクス株式会社 センスアンプ回路及び半導体記憶装置
US9576621B2 (en) * 2012-07-09 2017-02-21 Texas Instruments Incorporated Read-current and word line delay path tracking for sense amplifier enable timing
JP2014067476A (ja) * 2012-09-10 2014-04-17 Toshiba Corp 磁気抵抗メモリ装置
US9361965B2 (en) * 2013-10-11 2016-06-07 Texas Instruments Incorporated Circuit and method for imprint reduction in FRAM memories
KR102168652B1 (ko) * 2013-12-16 2020-10-23 삼성전자주식회사 감지 증폭기, 그것을 포함하는 반도체 메모리 장치 및 그것의 읽기 방법
US9460761B2 (en) * 2014-08-14 2016-10-04 Stmicroelectronics (Rousset) Sas Lower power sense amplifier for reading non-volatile memory cells
JP6383637B2 (ja) * 2014-10-27 2018-08-29 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20170345486A1 (en) 2017-11-30
TW201742062A (zh) 2017-12-01
US9830979B1 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
JP6161482B2 (ja) 半導体記憶装置
TWI503837B (zh) 不具專用預充電電晶體之差動感測放大器
US8072823B2 (en) Semiconductor memory device
TWI512727B (zh) 不具開關電晶體之差動感測放大器
JP2009193660A (ja) 不揮発性メモリ素子の単位セル及びこれを備えた不揮発性メモリ素子
TW200926170A (en) A new method to improve the write speed for memory products
JP2008198304A (ja) 不揮発性半導体記憶装置
US8693264B2 (en) Memory device having sensing circuitry with automatic latching of sense amplifier output node
KR101104643B1 (ko) 비동기식 이퓨즈 ｏｔｐ 메모리 셀 및 비동기식 이퓨즈 ｏｔｐ 메모리 장치
US9275702B2 (en) Memory circuitry including read voltage boost
KR101762918B1 (ko) 접합 다이오드를 이용한 이퓨즈 오티피 메모리 회로
TW200532688A (en) Semiconductor storage device
US8649231B2 (en) Semiconductor memory device with delay circuit and sense amplifier circuit
CN107437424A (zh) 用于控制感测放大器的系统和方法
TWI578321B (zh) 記憶體巨集與記憶體的驅動方法
JP2011103158A (ja) 半導体不揮発記憶回路
JP5214328B2 (ja) 半導体集積回路
JP2019160930A (ja) コンフィグレーションメモリ回路
TWI702713B (zh) 用於記憶體胞元供應電壓的依於行的正電壓升壓
TWI584302B (zh) 用於半導體記憶體的控制裝置
CN107481754A (zh) 一种多路选择电路、静态随机存取存储器以及电子装置
US9589639B1 (en) Multiple FET non-volatile memory with default logical state
CN112447226A (zh) 可程式化电阻式装置存储器及用于该存储器的方法
JP6469764B2 (ja) 半導体記憶装置及びそのテスト方法
KR102375585B1 (ko) 피모스-다이오드 형태의 이퓨즈 오티피 셀

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171205

WD01 Invention patent application deemed withdrawn after publication