CN107431023A - 器件和用于制造器件的方法 - Google Patents

器件和用于制造器件的方法 Download PDF

Info

Publication number
CN107431023A
CN107431023A CN201680021160.1A CN201680021160A CN107431023A CN 107431023 A CN107431023 A CN 107431023A CN 201680021160 A CN201680021160 A CN 201680021160A CN 107431023 A CN107431023 A CN 107431023A
Authority
CN
China
Prior art keywords
layer
carrier
semiconductor
anchor structure
formed body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680021160.1A
Other languages
English (en)
Other versions
CN107431023B (zh
Inventor
诺温·文马尔姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN107431023A publication Critical patent/CN107431023A/zh
Application granted granted Critical
Publication of CN107431023B publication Critical patent/CN107431023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

提出一种器件(100)，所述器件具有载体(1)和沿竖直方向设置在载体上的半导体本体(2)，其中载体具有至少一个用于电接触半导体本体的金属层(3，4，5)、非金属的成形体层(90)和至少一个电绝缘的绝缘层(92，93)。在载体中形成内部的锚固结构(6)，其中金属层、成形体层和绝缘层中的至少两个层借助于内部的锚固结构彼此锚固。此外，提出一种用于制造器件的方法。

Description

器件和用于制造器件的方法
技术领域
提出一种器件和一种用于制造器件的方法。
背景技术
包含多层构成的载体的传统的器件由于载体的层之间的附着性差而具有不足的机械稳定性。
发明内容
目的是：提供一种具有高的机械稳定性的器件。此外，提出一种用于制造器件的简化的方法。
根据器件的至少一个实施方式，所述器件具有载体和设置在载体上的半导体本体。载体能够具有多个不同材料的层。例如，载体具有至少一个金属层、成形体层和至少一个电绝缘的绝缘层。
金属层尤其设计用于经由载体电接触半导体本体。金属层能够连贯地构成或者具有多个彼此间隔开的子区域。绝缘层设计用于载体的导电的子区域或子层之间的电绝缘，其中子区域或子层尤其与器件的不同的电极性相关联。
成形体层尤其形成载体的成形体。例如，成形体层环形地包围金属层的和/或绝缘层的至少一部分。因此，金属层和/或绝缘层能够至少局部地嵌入成形体层中。例如，成形体层连贯地构成。例如，成形体层由电绝缘材料、例如由塑料或囊封材料形成。成形体层和/或绝缘层能够用无机的或有机的颗粒、例如用散射颗粒填充。载体能够具有多个金属层和/或多个绝缘层。
根据器件的至少一个实施方式，在载体中形成锚固结构。内部的锚固结构能够通过一个金属层或多个金属层的、成形体层的和/或一个绝缘层或多个绝缘层的例如呈凹部形式的凹处、或通过例如呈凸起形式的突出部形成。借助于锚固结构能够将金属层、成形体层和绝缘层中的至少两个尤其彼此邻接的层彼此锚固。
在将两个彼此邻接的层锚固时，第一层的例如形成第一层的锚固结构的材料能够接合到第二层的锚固结构中，由此第一和第二层借助于锚固结构彼此锚固。优选地，第一和第二层的锚固结构在其几何形状方面相互匹配，使得第一和第二层尤其形成形状配合的连接。在此，彼此锚固的层尤其至少在锚固结构的部位处直接相互邻接。所提及的第一和第二层能够分别是金属层或成形体层或绝缘层。侧面处的生产引起的粗糙度不属于就本申请而言的锚固结构，其中所述粗糙度在方法步骤期间、尤其在激光分离工艺或刻蚀工艺期间在制造公差的范围内形成对锚固无意义。
根据器件的至少一个实施方式，载体的不同的层尤其至少关于竖直方向彼此锚固。将竖直方向理解为如下方向，所述方向垂直于半导体本体的主延伸面定向。特别地，竖直方向平行于半导体本体的半导体层的生长方向定向。将横向方向理解为如下方向，所述方向平行于半导体本体的主延伸面伸展。竖直方向和横向方向因此彼此正交。当锚固结构防止两个层尤其在外力作用下沿着竖直方向相对于彼此移动或脱离时，两个层由于锚固结构关于竖直方向彼此锚固。
在器件的至少一个实施方式中，所述器件具有载体和沿竖直方向设置在载体上的半导体本体。载体包括至少一个用于电接触半导体本体的金属层、非金属的成形体层和至少一个电绝缘的绝缘层。器件具有内部的锚固结构，所述内部的锚固结构在载体中形成。金属层、成形体层和绝缘层中的至少两个层例如至少关于竖直方向借助于内部的锚固结构彼此锚固。
由于内部的锚固结构，载体的一个层的材料能够接合到载体的另一层的锚固结构中，由此能够提高载体的层之间的机械附着。由于锚固结构能够扩大在载体的两个相邻的层之间的边界面，由此整体上改进相邻的层之间的附着。在此，锚固结构尤其能够在一个端部处具有分支的形状。内部的锚固结构能够以三维的彼此贯通的结构的形式构成，例如构成为倒钩，由此在边界面处、例如在金属-绝缘-、成形体-绝缘-或成形体-金属边界面处的附着提高，并且完全地或几乎完全地排除载体的不同的层在边界面处的剥离。这引起载体的机械稳定性和热机稳定性的显著提高。通过至少沿竖直方向的锚固能够防止：载体的不同的层例如由于对层的热作用或外部力作用或在时间进程中例如由于层之间的附着强度下降而彼此剥离。
根据器件的至少一个实施方式，金属层、成形体层和绝缘层中的至少两个层在其局部的几何形状方面在内部的锚固结构的部位处相互匹配，使得该至少两个层由此至少局部地形成形状配合的连接。在此，锚固结构能够分别具有如下横截面，所述横截面例如沿着竖直方向或横向方向变化。
优选地，内部的锚固结构是金属层的、成形体层的和/或绝缘层的凸起或凹部，其中载体构成为，使得一个层的凸起能够进入到载体的另一层的凹部中。锚固结构在此能够分别具有超过两个、例如至少三个或至少四个沿不同方向延伸的锯齿部。这种锚固结构例如在其一个端部处具有扩大的横截面。载体的具有例如呈凸起形式的一个内部的锚固结构和例如呈凹部形式的另一内部的锚固结构的两个彼此邻接且彼此锚固的层的剥离由于彼此锚固的层的锚固结构的交错接合能够几乎完全地排除，其中凸起和凹部在一个端部处具有扩大的横截面。
根据器件的至少一个实施方式，绝缘层在竖直方向上设置在半导体本体和成形体层之间。绝缘层在此能够借助于内部的锚固结构与成形体层锚固。在此，载体能够具有两个彼此不同的金属层，其中绝缘层能够至少局部地用作为载体的两个金属层之间的电绝缘部。
根据器件的至少一个实施方式，金属层是具有第一子区域和通过中间空间与第一子区域横向间隔开的第二子区域的连接层。金属层的第一子区域能够与器件的第一电极性相关联，并且金属层的第二子区域能够与器件的与第一电极性不同的第二电极性相关联。特别地，连接层借助于内部的锚固结构与成形体锚固。例如，内部的锚固结构能够在中间空间中构成。成形体层优选构成为是电绝缘的并且能够部分地或完全地填充在连接层的子区域之间的中间空间。成形体层例如全方位地包围连接层并且形成载体的成形体。成形体层例如通过不同的锚固结构不仅与连接层、而且与绝缘层锚固。
根据器件的至少一个实施方式，半导体本体具有在背离载体的一侧上的第一半导体层、在朝向载体的一侧上的第二半导体层和设置在第一半导体层和第二半导体层之间的有源层。有源层能够构成用于例如在器件运行中产生电磁辐射。例如，器件具有过孔，所述过孔至少部分地构成在半导体本体中。过孔尤其设计用于电接触第一半导体层并且能够从载体穿过第二半导体层和有源层延伸到第一半导体层中。
例如，连接层的第一子区域经由过孔与第一半导体层电连接。在此，第二子区域能够与第二半导体层电连接。通过经由连接层的第一和第二子区域电接触半导体本体，能够在后侧、即经由载体的背离半导体本体的后侧外部电接触器件，进而器件例如能够构成为可表面安装的器件。器件能够具有多个用于实现均匀的电流分布的过孔。
根据器件的至少一个实施方式，载体除了连接层之外具有另一金属层，所述另一金属层例如构成为器件的稳定层。稳定层优选设置在半导体本体和连接层之间。优选地，稳定层横向地完全跨越在连接层的子区域之间的中间空间。
横向完全地跨越中间空间表示：第一子区域和第二子区域在中间空间的部位处至少沿着横向方向由稳定层完全地跨越。特别地，稳定层在俯视图中跨越整个中间空间的至少60％、例如至少80％或至少90％。通过稳定层横向完全地跨越或遮盖中间空间对器件起机械稳定作用，使得尤其在中间空间的部位处尽可能地或完全地禁止可能的机械薄弱部位。稳定层在此适当地构成为器件的自承层。例如，稳定层包含金属或由金属构成。优选地，稳定层具有例如在5μm和50μm之间或在10μm和50μm之间的竖直厚度，其中包括边界值。稳定层能够连贯地构成。
稳定层与连接层一起尤其设计用于电接触半导体本体。例如，第一半导体层经由过孔、稳定层和连接层的第一子区域可外部电接触。在此，稳定层能够与过孔或与第一子区域处于直接电接触进而与器件的第一电极性相关联。在该情况下，稳定层尤其通过载体的电绝缘的绝缘层与连接层的第二子区域电绝缘。替选地，半导体本体的第二半导体层能够经由稳定层与连接层的第二子区域电连接。在该情况下，稳定层与器件的第二电极性相关联，并且尤其通过载体的一个绝缘层或多个绝缘层与连接层的第二子区域以及与过孔电绝缘。
根据器件的至少一个实施方式，载体具有至少两个金属层，其中至少两个金属层中的一个金属层是沿竖直方向设置在半导体本体和成形体层之间的稳定层。另一金属层能够是连接层或镜层。稳定层具有载体的内部的锚固结构并且尤其与同样具有锚固结构的绝缘层锚固。在此，绝缘层能够沿竖直方向设置在稳定层和成形体层之间。优选地，绝缘层通过不同的内部的锚固结构不仅与稳定层、而且也与成形体层锚固，由此可实现载体的尤其高的机械稳定性。
根据器件的至少一个实施方式，载体具有至少两个金属层，其中至少两个金属层中的一个金属层是沿竖直方向设置在半导体本体和成形体层之间的导电的镜层。镜层具有内部的锚固结构并且尤其与绝缘层锚固。至少两个金属层中的另一金属层能够是连接层，其中镜层设置在连接层和半导体本体之间。半导体本体在此能够具有背离载体的表面，所述表面用作为辐射透射面、例如用作为器件的辐射出射面。侧向地或向后朝载体射出的电磁辐射能够在镜层处反射进而再次朝器件的辐射出射面的方向向回反射，由此提高器件的效率。在此，镜层能够构成为是导电的，其中镜层为了电接触第一半导体层例如与过孔和/或与连接层的第一子区域直接电接触。
根据器件的至少一个实施方式，载体具有三个金属层。器件还能够具有两个绝缘层和一个成形体层。三个金属层能够是稳定层、镜层和连接层。两个绝缘层能够是设置在半导体本体和镜层之间的钝化层和设置在稳定层和连接层之间的中间绝缘层。金属层、绝缘层和成形体层能够分别具有载体的内部的锚固结构。借助于内部的锚固结构，连接层的子区域能够与成形体层关于横向方向和/或竖直方向锚固。在此绝缘层能够关于横向方向和/或竖直方向与金属层和/或与成形体层锚固。
根据器件的至少一个实施方式，载体具有至少一个或多个保护元件。一个保护元件或多个保护元件尤其设计成，使得所述保护元件用作为防止可能的静电放电(ESD：electrostatic discharge)的保护件。保护元件例如构成为熔融保险装置。特别地，保护元件是肖特基二极管或晶闸管。一个保护元件或多个保护元件能够设置在连接层的第一子区域和第二子区域之间。特别地，一个保护元件和/或多个保护元件能够借助于3D打印法例如在构成连接层的子区域期间产生。
在用于制造具有载体和沿竖直方向设置在载体上的半导体本体的器件的方法的一个实施方式中，提供半导体本体。半导体本体能够具有多个半导体层，所述半导体层例如层状地在生长衬底上生长。生长衬底能够在后续的方法步骤中部分地或完全地从半导体本体移除，使得器件在制成的状态下尤其不具有生长衬底。
载体具有多个层，所述层能够例如依次地或至少部分同时地、即在相同的方法步骤中构成。载体例如具有至少一个用于电接触半导体本体的金属层、非金属的成形体层和至少一个电绝缘的绝缘层，其中例如在构成载体的层时在载体中形成内部的锚固结构，使得金属层、成形体层和绝缘层中的至少两个层借助于内部的锚固结构尤其至少关于竖直方向彼此锚固。
载体尤其在半导体本体上制造。特别地，载体层状地施加到半导体本体上。这就是说，器件例如不具有预制的、例如与半导体本体分开制造的载体。特别地，器件不具有接合层、例如焊料层或粘接层，所述接合层设置在半导体本体和载体之间。因此，半导体本体和载体尤其不借助于设置在载体和半导体本体之间的接合层形成整体单元。
根据方法的至少一个实施方式，具有内部的锚固结构的载体至少部分地借助于3D打印法产生。特别地，锚固结构借助于3D打印法产生，所述锚固结构能够是金属层的、绝缘层的或成形体层的凹部或凸起。在此，例如根据喷墨打印的原理以彼此相随的层并且优选横向并排地施加载体的不同的层的、尤其金属层的、成形体层的和绝缘层的材料。在其之间根据所使用的材料进行干燥、化学交联、例如热或光感应，或者例如借助于激光烧结，使得将载体的印刷的层硬化。
根据方法的至少一个实施方式，为了制造具有内部的锚固结构的载体，横向并排地施加不同的材料，其中为了制造金属层借助于3D打印法例如将金属粉末以微颗粒或纳米颗粒的形式打印。金属粉末能够是松散的或结合到膏或墨水中，其中所述金属粉末例如包含材料镍、金、钨、银和铜中的至少一种。为了硬化打印的层，能够在炉中对整个器件进行烧结或例如借助于激光对器件进行局部烧结。
根据方法的至少一个实施方式，为了制造成形体层和/或绝缘层，借助于3D打印法将聚合物或陶瓷粉末打印。在此，聚合物能够在打印之前处于熔化的或溶解的或液态的形式中。聚合物能够是环氧化物、硅树脂、丙烯酸酯、聚乙烷、聚对苯二甲酸酯或聚硅氮烷。也可行的是：聚合物用无机颗粒、例如用散射颗粒填充。例如，聚合物用如下材料中的至少一种构成的颗粒填充：玻璃、TiO2、SiO2、ZnO、ZrO2、BN、Si3N4、Al2O3和AlN。陶瓷粉末能够以微颗粒或纳米颗粒的形式存在，所述微颗粒或纳米颗粒例如是松散的或者结合到膏或墨水中。例如，陶瓷粉末具有材料ZnO、ZrO2、BN、Si3N4、Al2O3和AlN中的至少一种。此外，为了制造绝缘层，不同的二氧化硅成分或半硅氧烷尤其适合于3D打印法。用于硬化打印的层的工艺能够通过在炉中烧结整个器件或通过借助于激光局部烧结或通过UV辐照进行。
根据方法的至少一个实施方式，金属层构成为载体的具有第一子区域和与第一子区域通过中间空间横向间隔开的第二子区域的连接层，其中连接层具有载体的内部的锚固结构，所述内部的锚固结构借助于3D打印法产生。成形体层能够通过非金属材料、例如模塑料或囊封料形成，其中成形体层尤其邻接于连接层，并且例如仿照连接层的轮廓成形，使得成形体层由于锚固结构与连接层锚固。在此，中间空间能够由成形体层填充。成形体层在此同样能够通过3D打印法产生，例如在与一个金属层或多个金属层相同的方法步骤中产生。
根据方法的至少一个实施方式，成形体层通过浇注方法制造。将浇注方法通常理解为如下方法，借助所述方法能够根据预设的形状构造模塑料并且在需要时硬化。特别地，术语“浇注方法”包括模塑(molding)、薄膜辅助模塑(film assisted molding)、喷射模塑(injection molding)、转移模塑(transfer molding)和压缩模塑(compressionmolding)。
根据方法的至少一个实施方式，通过多级方法、例如电镀法产生具有锚固结构的金属层。金属层尤其是具有子区域的连接层。在此，成形体层能够借助于浇注或压制方法构成，使得具有锚固结构的金属层或金属层的至少一部分环形地由成形体层包围，并且金属层借助于锚固结构与成形体层锚固。因此，金属层由成形体层至少部分地包围。
根据方法的至少一个实施方式，制造多个器件，其中器件首先具有共同的载体和共同的半导体本体，并且在一个方法步骤中分割器件，使得器件分别具有如上面描述的多层构成的载体和设置在所述载体上的半导体本体，其中分割的器件的多层构成的载体和设置在其上的半导体本体由共同的半导体本体和共同的载体形成。
该方法尤其适合于制造上述器件。结合器件描述的特征因此也能够考虑用于方法并且反之亦然。
附图说明
器件以及方法的其他的优点、优选的实施方式和改进形式从下面结合图1至8阐述的实施例中得出。附图示出：
图1示出器件的一个实施例的示意剖面图，和
图2至8示出器件的另外的实施例的示意剖面图。
相同的、同类的或起相同作用的元件在附图中设有相同的附图标记。附图分别是示意图进而不一定是合乎比例的。更确切地说，为了说明，能够将相对小的元件和尤其层厚度夸大地示出。
具体实施方式
器件的第一实施例在图1中示意地示出。器件100具有载体1和设置在载体上的半导体本体2。半导体本体2具有第一半导体层21、第二半导体层22和设置在第一和第二半导体层之间的有源层23。
特别地，半导体本体具有III-V族或II-VI族化合物半导体材料或者由其构成。第一半导体层21和第二半导体层22例如能够构成为是n型传导或p型传导的，或相反。例如，第二半导体层22构成为是p型传导的。第一半导体层21、第二半导体层22和有源层23能够分别具有一个或多个掺杂的或未掺杂的层。有源层23尤其是半导体本体的pn结区。特别地，有源层23在器件100运行中发射或检测在可见的、紫外的或红外的光谱范围中的电磁辐射。
特别地，器件100是光电子半导体芯片。因此，载体1形成半导体芯片的载体。半导体芯片的半导体本体2例如直接地邻接于载体1。半导体芯片尤其由载体1和半导体本体2构成。
器件100具有辐射透射面101和背离辐射透射面的后侧。特别地，器件的后侧102是载体1的后侧102。辐射透射面101结构化地构成。特别地，辐射透射面101通过半导体本体2的第一主面201、例如通过第一半导体层21的表面构成。半导体本体2具有朝向载体1的第二主面202，所述第二主面例如通过第二半导体层22的表面形成。也可行的是：辐射透射面101通过设置在第一半导体层21上的辐射可穿透的层的表面构成。优选地，器件100经由后侧102可外部电接触。因此，器件100能够构成为可表面安装的器件。
在图1中，载体1具有成形体90，多个绝缘层，即第一绝缘层91、钝化层92和中间绝缘层93，以及多个金属层，即稳定层3、连接层4和镜层5。此外，载体具有扩散阻挡层7和在半导体本体2和连接层4之间的接触层8。第一绝缘层91能够构成为钝化层92的子层。第一绝缘层91和钝化层92能够部分地在共同的方法步骤中或在分开的方法步骤中构成。借助于扩散阻挡层7能够防止：金属原子或金属离子从连接层4中或从镜层5中迁移到接触层8和半导体本体2中，进而迁移到有源层23中，并且对其造成损坏。
半导体本体2具有凹部25。凹部25从载体1穿过第二半导体层22和有源层23延伸到第一半导体层21中。在凹部25中构成过孔24。过孔24在此沿横向方向尤其在整个环周由钝化层92包围。过孔24是导电的并且例如具有金属。过孔24和镜层5能够具有相同的导电材料。例如，镜层5具有金属，例如铝、铑、钯、银或金。特别地，镜层5将由有源层23在器件运行中产生的辐射的光谱的射到所述镜层上的份额的至少60％、优选至少80％、尤其优选至少90％反射。
过孔24尤其与镜层5处于直接电接触。经由镜层5和稳定层3，过孔24与连接层4的第一子区域41电连接。过孔24间接地或直接地邻接于第一半导体层21，并且在横向方向上尤其在整个环周由半导体本体2包围。也可行的是：器件具有多个凹部25和过孔24，用于电接触第一半导体层21，由此在第一半导体层21之内实现尤其均匀的电流分布。
连接层4包含第一子区域41和与第一子区域横向空间间隔开的第二子区域42，其中中间空间40构成用于在第一子区域41和第二子区域42之间的电绝缘。在此，中间空间40由成形体层90填充，所述成形体层例如具有非金属材料。第一子区域41与器件的第一电极性相关联。第二子区域42与器件的同第一电极性不同的第二电极性相关联。经由连接层40的第一子区域41和第二子区域42能够外部电接触半导体本体2进而器件100。
在图1中，第一半导体层21经由过孔24、镜层5和稳定层3与第一子区域41电连接。第二半导体层22经由接触层8与连接层4的第二子区域42电连接。载体1在其后侧102上具有与第一子区域41处于电接触的第一接合层410和与第二子区域42处于电接触的第二接合层420。经由接合层410和420能够外部电接触器件100。
在图1中，稳定层3设置在半导体本体2和连接层4之间。在连接层的俯视图中，中间空间40由稳定层3横向地完全跨越。因此换言之，中间空间40至少沿着横向方向由稳定层3完全遮盖。特别地，稳定层3在俯视图中能够完全地覆盖中间空间40。由于通过稳定层3横向地跨越或遮盖中间空间40，有源层23或半导体本体2的任何区域、尤其在中间空间40的区域中都通过机械稳定的金属层、即通过稳定层3或通过连接层4机械支持，使得器件100尤其机械稳定地构成。
稳定层3具有竖直厚度，所述竖直厚度优选至少为5μm、例如在5μm和50μm之间、例如在5μm和30μm之间或在10μm和30μm之间，其中包括边界值。连接层4具有竖直厚度，所述竖直厚度例如至少与稳定层3的竖直厚度同样大，优选至少是其两倍大，例如至少是其4倍大或10倍大。
优选地，稳定层3和连接层4在俯视图中叠加，使得稳定层3和连接层4尤其覆盖有源层23的或半导体本体2的总面积的至少80％、例如至少90％。特别地，稳定层3和连接层4能够共同地在俯视图中完全覆盖有源层23。因此，尤其有源层23的或半导体本体2的全部区域或几乎全部区域都保持通过机械稳定的金属层3和4机械支持，使得器件100尤其是机械稳定的。在此，稳定层3能够连贯地构成。
镜层5在图1中设置在钝化层92和稳定层3之间。在半导体本体2的第二主面203处从半导体本体2射出的电磁辐射能够在镜层5处朝向器件的辐射透射面101向回反射。钝化层3和/或成形体层90能够具有散射颗粒，例如氧化钛或氧化硅，由此进入到钝化层92中或成形体层90中的电磁辐射同样能够朝向辐射透射面101向回反射。钝化层92和/或成形体层90能够分别用例如由下述材料中的至少一种构成的有机的或无机的颗粒填充：TiO2、SiO2、ZnO、ZrO2、BN、Si3N4、Al2O3和AlN。有机的和/或无机的颗粒也能够用于使热膨胀系数匹配于半导体层和/或金属层。
中间绝缘层93设置在稳定层3和连接层4之间。中间绝缘层93具有开口11，连接层4的第一子区域41穿过所述开口延伸至稳定层3。中间绝缘层93具有另一开口12，连接层4的第二子区域42穿过所述另一开口延伸至接触层8。中间绝缘层93用于在连接层4的第二子区域42和稳定层3之间的电绝缘。中间绝缘层93能够用由下述材料中的至少一种构成的颗粒填充：TiO2、SiO2、ZnO、ZrO2、BN、Si3N4、Al2O3和AlN。
具有第一子区域41和第二子区域42的连接层4在横向方向上由成形体层90限界。特别地，第一子区域41和第二子区域42分别在横向方向上全方位地邻接于成形体层90。在此，成形体层90形成载体1的成形体，其中成形体层90能够一件式地、即连贯地构成。因此，连接层4的横向间隔开的子区域41和42能够通过成形体90固在一起，由此形成器件100的稳定的载体1。在图1中，钝化层92的、镜层5的、稳定层3的以及中间绝缘层93的一部分由成形体90环形围绕。
载体1具有内部的锚固结构6，所述内部的锚固结构在载体1中形成。在图1中，内部的结构6是连接层4的横向的凸起。第一子区域41和第二子区域42具有这种凸起。子区域41和42分别具有竖直的侧面，其中呈凸起形式的锚固结构6分别形成侧面的阶梯。凸起和/或凹部能够在仅一个侧面上、在两个相对置的侧面上或还全方位地出现。成形体层90模制在具有内部的锚固结构6的连接层4上，使得成形体层90与连接层4沿竖直方向锚固。这就是说：成形体层90沿着竖直方向相对于连接层4的移动通过锚固来防止。因此，成形体层90与连接层4的脱离或相反情况尽可能地被避免。
在图1中，内部的锚固结构6是连接层4的第一子区域41的和/或第二子区域42的一部分，其中锚固结构6邻接于载体1的后侧102。第一子区域41和第二子区域42因此分别紧邻后侧102具有扩大的横向横截面。第一子区域41和/或第二子区域42能够具有多个沿不同的横向方向延伸的锚固结构6。替选地，连接层4的第一子区域41和/或第二子区域42能够构成为，使得锚固结构6分别形成全方位横向环绕的凸起。
在图2中示出器件的另一实施例的剖面图。该实施例基本上对应于图1中的器件100的实施例。与其不同，连接层4的子区域41和42的锚固结构6与后侧102竖直地间隔开。锚固结构6也与中间绝缘层93竖直地间隔开。因此，成形体层90在连接层4的凸起的部位处同样具有内部的锚固结构6，所述内部的锚固结构以成形体层90的凹部的形式构成。如在图1中，连接层4的锚固结构6延伸进入到中间空间40中。与在图1中示出的器件相比，在图2中示出的器件100由于连接层的子区域41和42更好地锚固在成形体层90上而具有载体1的提高的机械稳定性。子区域41和42相对于成形体层90沿着竖直方向的移动因此能够几乎被排除。
在图3中示意地示出器件100的另一实施例的剖面图。该实施例基本上对应于在图2中示出的实施例。与其不同，锚固结构6、在此连接层4的凸起设置在不同的竖直高度上。在后侧102的俯视图中，第二子区域42的锚固结构6与第一子区域41的锚固结构6在中间空间40的区域中叠加。成形体层90模制于具有锚固结构6的连接层4的轮廓，并且在中间空间40的区域中具有呈凹部形式的至少两个锚固结构6，其中凹部在后侧102的俯视图中同样叠加。因此，尤其至少关于竖直方向完全地排除连接层4和成形体层90的边界面处的脱层。
在图4中示意地示出器件100的另一实施例。所述实施例基本上对应于在图2中示出的实施例。与其不同，载体1的以连接层4的凸起的形式或作为成形体层90的凹部构成的内部的锚固结构6分别具有竖直的横截面，所述竖直的横截面沿着横向方向变化。在图4中，锚固结构6分别在一个端部处具有扩大的横截面。成形体层90的和连接层4的锚固结构6关于其局部的几何形状匹配，由此连接层4和成形体层90在内部的锚固结构6的部位处形成形状配合的连接。
呈凸起或凹部的形式的锚固结构6能够分别在一个端部处具有多齿的结构。如在图4中示出，锚固结构6能够分别具有两个、或多于两个、例如至少三个或四个沿不同方向延伸的锯齿部。这就是说：锚固结构6能够分别具有大致竖直的或横向的横截面，所述横截面尤其平行于具有相配合的锚固结构的所属的层的侧面伸展，其中横截面能够具有多个、例如至少两个或至少三个或至少四个沿不同的方向延伸的锯齿部。因此，在图4中，连接层4和成形体层90不仅关于竖直方向、而且也关于横向方向彼此锚固。由此能够实现载体1的尤其高的机械稳定性。也可行的是：锚固结构6以倒钩的形式构成。倒钩同样能够沿不同的横向方向和/或竖直方向延伸。因此，锚固结构具有分支的形状。
在图5中示意地示出器件100的另一实施例，所述器件基本上对应于在图1中示出的实施例。与其不同，连接层4的或成形体层90的锚固结构6分别在其一个端部处具有扩大的横截面，由此实现在连接层4和成形体层90之间的关于横向方向和关于竖直方向的锚固。此外，第一半导体层21经由过孔24和镜层5的子层并且不经由稳定层3与连接层4的第一子区域41电连接。第二半导体层22在该情况下经由接触层8和稳定层3以及可选地经由镜层5的另一子层与连接层4的第二子区域42电连接。这就是说，与在图1中不同，根据图5的稳定层3设计用于电接触第二半导体层22进而与器件的第二极性相关联。
在图5中，过孔24延伸穿过稳定层3。为了电绝缘，钝化层92局部地沿横向方向设置在过孔24和稳定层3之间。镜层5在图5中设置在稳定层3和连接层4之间。此外，钝化层92承担在图1中示出的中间绝缘层23的任务，即用于将稳定层3与连接层4的子区域、在该情况下与第一子区域41电绝缘，使得能够放弃中间绝缘层93，由此整体上简化器件100的构造。在图6中示意地示出器件100的另一实施例。所述实施例基本上对应于在图1中示出的实施例。与其不同，构成为中间绝缘层93的绝缘层和稳定层3分别具有锚固结构6，其中中间绝缘层93和稳定层3借助于锚固结构6彼此锚固。图6中的锚固结构6分别在其一个端部处具有扩大的横截面。锚固结构6能够如在图4中示出那样同样多齿地构成。
在图7中示意地示出器件100的另一实施例。所述实施例基本上对应于在图6中示出的实施例。与其不同，中间绝缘层93借助于内部的锚固结构6与成形体层90锚固。在此，中间绝缘层93设置在成形体层90和稳定层3之间。
中间绝缘层93具有多个不同定向的锚固结构6，其中中间绝缘层93借助于不同定向的锚固结构6不仅与稳定层3、而且也与成形体层90锚固。在此，中间绝缘层93的锚固结构6构成为凸起，其中成形体层90的和稳定层3的锚固结构6构成为凹部。显然也可行的是：成形体层90的和稳定层3的锚固结构6构成为凸起并且中间绝缘层93的锚固结构6构成为凹部。
此外，在图7中示出的实施例与在图6中示出的实施例的区别在于：连接层4和成形体层90具有如在图5中示出的锚固结构6，进而关于竖直方向和关于横向方向彼此锚固。
在图8中示出器件100的另一实施例，其中所述实施例基本上对应于在图5中示出的实施例。与其不同，钝化层92如在图7中那样具有呈凸起形式的多个不同定向的锚固结构6，其中借助于不同定向的锚固结构6，钝化层92不仅与稳定层3、与成形体层90、而且也与镜层5锚固。
具有半导体本体2和载体1的器件100能够通过不同的方法制造，其中载体1具有多个内部的锚固结构6。优选地，至少部分地或完整地借助于3D打印法产生具有内部的锚固结构6的载体1。特别地，金属层3、4和5和/或绝缘层92和93和/或成形体层90能够借助于3D打印法构成。
也可行的是：仅具有子区域41和42的连接层4通过3D打印法制造。于是，连接层4能够由用于成形体层的成形的材料、例如模塑料例如借助于浇注法或压制法来包围。作为另外的替选方案，能够通过多级方法产生具有锚固结构6的连接层4和/或稳定层3。特别地，锚固结构6能够通过多级的电镀法产生。成形体层90于是例如能够借助于浇注法或压制法施加到连接层4上。
在图9中示出器件100的另一实施例，其中该实施例基本上对应于在图8中示出的实施例。与其不同，载体1具有保护元件94，所述保护元件尤其构成为熔融保险装置。例如，保护元件94是肖特基二极管或晶闸管。保护元件94例如起防止可能的静电放电(ESD：electrostatic discharge)的保护作用。保护元件94在横向方向上设置在连接层4的第一子区域41和第二子区域42之间，即设置在中间空间40中。保护元件94完全地由成形体层90包围。特别地，保护元件94与半导体本体2例如经由子区域41和42导电连接。保护元件94和半导体本体2能够彼此并联连接、尤其反并联连接。特别地，一个保护元件和/或多个保护元件能够借助于3D打印法例如在构成连接层的子区域期间产生。换言之，保护元件94在3D打印机的分辨率足够的情况下一起在子区域41和42之间打印。保护元件94因此能够在中间空间40的区域中借助于3D打印法一起打印。替选地也可行的是：将保护元件94单独地制造并且引入到载体1中。器件100的载体1也能够具有多个这种保护元件94。在图1至8中示出的载体1同样能够具有一个或多个这种保护元件94。
本申请要求德国专利申请102015105509.0的优先权，其公开内容通过参考并入本文。
本发明不通过根据实施例对本发明的描述而局限于此。更确切地说，本发明包括任意新的特征以及特征的任意组合，这尤其包含权利要求中的特征的任意组合，即使所述特征或所述组合本身没有在权利要求或实施例中明确地说明时也是如此。
附图标记列表
100 器件
101 辐射穿透面
102 器件的后侧
1 载体
11 开口
12 另一开口
2 半导体本体
201 半导体本体的第一主面
202 半导体本体的第二主面
21 第一半导体层
22 第二半导体层
23 有源层
24 过孔
25 凹部
3 稳定层
4 连接层
40 中间空间
41 连接层的第一子区域
42 连接层的第二子区域
410 第一连接层
420 第二连接层
5 镜层
7 扩散阻挡层
8 接触层
90 成形体层
91 第一绝缘层
92 钝化层
93 中间绝缘层
94 保护元件

Claims (19)

1.一种器件(100)，所述器件具有载体(1)和沿竖直方向设置在所述载体上的半导体本体(2)，其中
-所述载体具有至少一个用于电接触所述半导体本体的金属层(3，4，5)、非金属的成形体层(90)和至少一个电绝缘的绝缘层(92，93)，其中所述绝缘层(92，93)沿竖直方向设置在所述半导体本体(2)和所述成形体层(90)之间，并且
-在所述载体中形成内部的锚固结构(6)，其中所述金属层、所述成形体层和所述绝缘层中的至少两个层借助于内部的所述锚固结构彼此锚固。
2.根据上一项权利要求所述的器件，其中所述金属层(3，4，5)、所述成形体层(90)和所述绝缘层(92，93)中的至少两个层借助于内部的所述锚固结构(6)关于竖直方向彼此锚固。
3.根据上述权利要求中任一项所述的器件，其中所述金属层(3，4，5)、所述成形体层(90)和所述绝缘层(92，93)中的至少两个层在其局部的几何形状方面在内部的所述锚固结构(6)的部位处相互匹配，由此该至少两个层至少局部地形成形状配合的连接。
4.根据上述权利要求中任一项所述的器件，其中所述锚固结构(6)分别具有沿着竖直方向或横向方向变化的横截面。
5.根据上述权利要求中任一项所述的器件，其中所述锚固结构(6)是所述金属层(3，4，5)的、所述成形体层(90)的和/或所述绝缘层(92，93)的凸起或凹部，其中所述锚固结构分别具有多于两个的沿不同方向延伸的锯齿部。
6.根据上述权利要求中任一项所述的器件，其中所述绝缘层(92，93)在竖直方向上设置在所述半导体本体(2)和所述成形体层(90)之间，其中所述绝缘层借助于内部的所述锚固结构(6)与所述成形体层(90)锚固。
7.根据上述权利要求中任一项所述的器件，其中所述金属层(3，4，5)是具有第一子区域(41)和通过中间空间(40)与所述第一子区域横向间隔开的第二子区域(42)的连接层(4)，其中
-所述第一子区域与所述器件的第一电极性相关联，并且所述第二子区域与所述器件的与所述第一电极性不同的第二电极性相关联，
-所述连接层借助于内部的所述锚固结构(6)与所述成形体(90)锚固。
8.根据上一项权利要求所述的器件，其中
-所述半导体本体(2)具有在背离所述载体(1)的一侧上的第一半导体层(21)、在朝向所述载体的一侧上的第二半导体层(22)和设置在所述第一半导体层和所述第二半导体层之间的有源层(23)，其中所述有源层在所述器件运行中构成用于产生电磁辐射，
-过孔(24)至少部分地在所述半导体本体中构成，所述过孔从所述载体穿过所述第二半导体层和所述有源层延伸到所述第一半导体层中，其中所述第一子区域(41)经由所述过孔与所述第一半导体层电连接，并且
-所述第二子区域(42)与所述第二半导体层电连接。
9.根据权利要求7或8所述的器件，其中所述器件具有由金属构成的设置在所述半导体本体(2)和所述连接层(4)之间的稳定层(3)，其中所述稳定层横向地完全跨越所述子区域(41，42)之间的中间空间(40)。
10.根据上述权利要求中任一项所述的器件，其中所述载体(1)具有至少两个金属层(3，4，5)，其中所述至少两个金属层(3，4，5)中的一个金属层是沿竖直方向设置在所述半导体本体(2)和所述成形体层(90)之间的稳定层(3)，所述稳定层借助于内部的所述锚固结构(6)与所述绝缘层(92，93)锚固。
11.根据上一项权利要求所述的器件，其中所述绝缘层(92，93)沿竖直方向设置在所述稳定层(3)和所述成形体层(90)之间，并且借助于内部的所述锚固结构(6)不仅与所述稳定层(3)、而且也与所述成形体层(90)锚固。
12.根据上述权利要求中任一项所述的器件，其中所述载体(1)具有至少两个金属层(3，4，5)，其中所述至少两个金属层中的一个金属层是沿竖直方向设置在所述半导体本体(2)和所述成形体层(90)之间的导电的镜层(5)，所述镜层借助于内部的所述锚固结构(6)与所述绝缘层(92，93)锚固。
13.根据上述权利要求中任一项所述的器件，其中
-所述器件是半导体芯片，
-所述载体(1)形成所述半导体芯片的载体，并且
-所述半导体芯片的所述半导体本体(2)直接地邻接于所述载体(1)。
14.根据上述权利要求中任一项所述的器件，其中在所述载体(1)中构成保护元件(94)，其中所述保护元件(94)与所述半导体本体(2)导电连接，并且用作为防止静电放电的保护件。
15.一种用于制造器件(100)的方法，所述器件具有载体(1)和沿竖直方向设置在所述载体上的半导体本体(2)，所述方法具有如下步骤：
-提供所述半导体本体，
-构成载体，所述载体具有至少一个用于电接触所述半导体本体的金属层(3，4，5)、非金属的成形体层(90)和至少一个电绝缘的绝缘层(92，93)，其中在所述载体中形成内部的锚固结构(6)，由此所述金属层、所述成形体层和所述绝缘层中的至少两个层借助于内部的所述锚固结构彼此锚固，其中通过将所述载体(1)层状地施加到所述半导体本体(2)上，在所述半导体本体(2)上制造所述载体(1)。
16.根据上一项权利要求所述的方法，其中为了制造具有内部的所述锚固结构(6)的所述载体(1)横向并排地施加不同的材料，其中
-为了制造所述金属层(3，4，5)，借助于3D打印法将呈微颗粒或纳米颗粒的形式的金属粉末打印，并且
-为了制造所述成形体层(90)和/或所述绝缘层(92，93)，借助于3D打印法将聚合物或陶瓷粉末打印。
17.根据权利要求15所述的方法，其中所述金属层(3，4，5)是具有第一子区域(41)和与所述第一子区域通过中间空间(40)横向间隔开的第二子区域(42)的连接层(4)，其中所述连接层借助于3D打印法构成有所述锚固结构(6)，并且所述成形体层(90)通过非金属材料构成，使得所述成形体层邻接于所述连接层，并且借助于所述锚固结构与所述连接层锚固。
18.根据上一项权利要求所述的方法，其中借助于3D打印法在所述中间空间(40)的区域中一起打印保护元件(94)。
19.根据权利要求15所述的方法，其中所述金属层(3，4，5)具有所述锚固结构(6)，并且由所述成形体层(90)至少部分地包围，其中所述金属层与所述锚固结构通过多级电镀法产生，并且所述成形体层(90)借助于浇注或压制法构成。
CN201680021160.1A 2015-04-10 2016-04-07 器件和用于制造器件的方法 Active CN107431023B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015105509.0A DE102015105509A1 (de) 2015-04-10 2015-04-10 Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015105509.0 2015-04-10
PCT/EP2016/057637 WO2016162430A1 (de) 2015-04-10 2016-04-07 Bauelement und verfahren zur herstellung eines bauelements

Publications (2)

Publication Number Publication Date
CN107431023A true CN107431023A (zh) 2017-12-01
CN107431023B CN107431023B (zh) 2019-11-12

Family

ID=55745764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680021160.1A Active CN107431023B (zh) 2015-04-10 2016-04-07 器件和用于制造器件的方法

Country Status (4)

Country Link
US (1) US10236416B2 (zh)
CN (1) CN107431023B (zh)
DE (2) DE102015105509A1 (zh)
WO (1) WO2016162430A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336029A (zh) * 2017-12-25 2018-07-27 哈尔滨奥瑞德光电技术有限公司 一种氮化铝底板与铜热沉复合体的制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015115722A1 (de) 2015-09-17 2017-03-23 Osram Opto Semiconductors Gmbh Träger für ein Bauelement, Bauelement und Verfahren zur Herstellung eines Trägers oder eines Bauelements
DE102015115796A1 (de) * 2015-09-18 2017-03-23 Osram Opto Semiconductors Gmbh Verfahren zum Ausbilden eines oder mehrerer dreidimensionaler Objekte
DE102015117198A1 (de) 2015-10-08 2017-04-13 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102022201974A1 (de) 2022-02-25 2023-08-31 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Trägersubstrats auf einem Halbleiterwafer und Vorrichtung mit einem Halbleiterwafer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542751A (zh) * 2006-09-29 2009-09-23 奥斯兰姆奥普托半导体有限责任公司 半导体芯片以及制造半导体芯片的方法
CN103548136A (zh) * 2011-03-21 2014-01-29 奥斯兰姆奥普托半导体有限责任公司 用于半导体芯片的连接载体和半导体器件
CN103959486A (zh) * 2011-12-08 2014-07-30 皇家飞利浦有限公司 具有厚金属层的半导体发光器件
US20150021628A1 (en) * 2013-07-16 2015-01-22 Cree, Inc. Solid state lighting devices and fabrication methods including deposited light-affecting elements
EP2846367A1 (en) * 2013-09-06 2015-03-11 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007046743A1 (de) 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement sowie Verfahren zu dessen Herstellung
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008024704A1 (de) 2008-04-17 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102008030584A1 (de) * 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
DE102009015963A1 (de) 2009-04-02 2010-10-07 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102010025320B4 (de) * 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102012217533A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102013110853B4 (de) 2013-10-01 2020-12-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips
DE102014116935A1 (de) 2014-11-19 2016-05-19 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015100578A1 (de) 2015-01-15 2016-07-21 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542751A (zh) * 2006-09-29 2009-09-23 奥斯兰姆奥普托半导体有限责任公司 半导体芯片以及制造半导体芯片的方法
CN103548136A (zh) * 2011-03-21 2014-01-29 奥斯兰姆奥普托半导体有限责任公司 用于半导体芯片的连接载体和半导体器件
CN103959486A (zh) * 2011-12-08 2014-07-30 皇家飞利浦有限公司 具有厚金属层的半导体发光器件
US20150021628A1 (en) * 2013-07-16 2015-01-22 Cree, Inc. Solid state lighting devices and fabrication methods including deposited light-affecting elements
EP2846367A1 (en) * 2013-09-06 2015-03-11 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336029A (zh) * 2017-12-25 2018-07-27 哈尔滨奥瑞德光电技术有限公司 一种氮化铝底板与铜热沉复合体的制备方法

Also Published As

Publication number Publication date
DE112016001670B8 (de) 2022-05-05
US10236416B2 (en) 2019-03-19
CN107431023B (zh) 2019-11-12
DE112016001670B4 (de) 2022-03-10
WO2016162430A1 (de) 2016-10-13
US20180122990A1 (en) 2018-05-03
DE112016001670A5 (de) 2017-12-21
DE102015105509A1 (de) 2016-10-13

Similar Documents

Publication Publication Date Title
CN107431023A (zh) 器件和用于制造器件的方法
TWI446593B (zh) 光電半導體組件之製造方法及光電半導體組件
US9425368B2 (en) Engineered-phosphor LED packages and related methods
CN106663659B (zh) 可表面安装的半导体器件及其制造方法
CN109427757B (zh) 发光装置
US8933479B2 (en) Engineered-phosphor LED packages and related methods
US9196799B2 (en) LED chips having fluorescent substrates with microholes and methods for fabricating
CN105293419A (zh) 一种防止悬浮层刻蚀损伤的mems器件
KR20140047123A (ko) 반도체 장치 및 그 제조 방법
KR20130081321A (ko) 복사를 방출하는 반도체 칩의 제조 방법, 복사를 방출하는 반도체 칩 및 복사를 방출하는 소자
US10580941B2 (en) Optoelectronic semiconductor component
CN104115292A (zh) 用于制造光电子半导体构件的方法和光电子半导体构件
JP2007258712A (ja) パッシベーション層を有するパワー半導体構成要素及びその製造方法
CN107924977A (zh) 用于制造器件的方法和器件
JP6098200B2 (ja) 発光素子用基板および発光装置
WO2011058607A1 (ja) 絶縁性構造及びその製造方法
US10424698B2 (en) Method for producing optoelectronic conversion semiconductor chips and composite of conversion semiconductor chips
JP6367484B2 (ja) 材料を表面に被着する方法
CN106605013B (zh) 用于制造横向结构化的磷光层的方法和具有这种磷光层的光电子半导体组件
US10862012B2 (en) Method of manufacturing light emitting device, and light emitting device
CN106170860A (zh) 半导体芯片，具有半导体芯片的光电子器件和用于制造半导体芯片的方法
US10381391B2 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
JP2014017375A (ja) 発光素子用基板および発光装置
CN107408531A (zh) 用于制造半导体本体的方法
JP5879272B2 (ja) 多層圧電デバイス及び多層圧電デバイスの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant