JP6367484B2 - 材料を表面に被着する方法 - Google Patents

材料を表面に被着する方法 Download PDF

Info

Publication number
JP6367484B2
JP6367484B2 JP2017520947A JP2017520947A JP6367484B2 JP 6367484 B2 JP6367484 B2 JP 6367484B2 JP 2017520947 A JP2017520947 A JP 2017520947A JP 2017520947 A JP2017520947 A JP 2017520947A JP 6367484 B2 JP6367484 B2 JP 6367484B2
Authority
JP
Japan
Prior art keywords
mask layer
opening
coating
mask
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017520947A
Other languages
English (en)
Other versions
JP2017534176A (ja
Inventor
ビョルン ホクスホールト
ビョルン ホクスホールト
マティアス キスリング
マティアス キスリング
マティアス シュぺール
マティアス シュぺール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2017534176A publication Critical patent/JP2017534176A/ja
Application granted granted Critical
Publication of JP6367484B2 publication Critical patent/JP6367484B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0041Processes relating to semiconductor body packages relating to wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Devices (AREA)

Description

材料を表面に被着する方法を特定する。
国際公開第2011/015449号
材料を表面に被着する方法であって、マスクが使用される方法を特定することがいくつかの実施形態の少なくとも1つの目的である。
この目的は、本独立請求項に記載の方法によって達成される。本発明の主題の有利な実施形態および発展形態の特徴を本従属請求項において述べ、かつ、以下の説明および図面においても提示する。
少なくとも一実施形態に係る本方法では、第1の材料が被着される表面が設けられる。この表面は、複数の互いに離間したコーティング領域を含み、第1の材料がこれら複数の互いに離間したコーティング領域に被着される。設けられた表面の、第1の材料が被着されることになっている上記複数の領域を、本明細書においてコーティング領域という。したがって、第1の材料は被着された後、コーティング領域に配置される互いに離間した領域を表面に形成する。第1の材料によって形成される要素は、どのような形状を有することもできる。第1の材料によって形成される要素は例えば、上方から表面方向に視認される場合、正方形、長方形、円形、楕円形、または他の多角形であることも、円形の断面を有することも、それらの組合せの形状を有することもできる。
他の実施形態によれば、第1の方法ステップでは、コーティング領域を含む表面が設けられる。例えば、この表面の全体を平坦に設計することができる。代替として、この表面は、表面構造(例えば、表面の中にまで伸長しかつコーティング領域に加えて配置される凹部またはトレンチ等の構造)を含むこともできる。凹部および/またはトレンチは例えば、対を成す隣接するコーティング領域の間のそれぞれに位置することができる。
他の実施形態によれば、コーティング領域を含む表面を設けるために、複数の電子半導体チップの相互接続構造体が設けられる。相互接続構造体は、第1の材料によってコーティングされる表面を備える。コーティング領域は特に、この半導体チップの表面領域であることができる。特に、相互接続構造体を複数の発光半導体チップの相互接続構造体としてもよい。この場合、コーティング領域は、半導体チップの、または少なくとも半導体チップの一部分の光取出し表面によって形成される。
相互接続構造体は例えば、エピタキシャル成長させた半導体積層体を含むウェハでありうる。これは特に、成長基板が、半導体積層体をエピタキシャル成長する成長基板ウェハの形態で設けられることを意味することができる。成長基板ウェハでエピタキシャル成長させた半導体積層体をキャリアウェハに移し、成長基板ウェハの少なくとも一部分を除去することもでき、その結果、キャリアウェハは設けられた半導体積層体と共に相互接続構造体を形成することができる。本明細書に記載の方法であれば、このような相互接続構造体において、後の個片化プロセスによって製造可能な、連続的に配置された電子半導体チップ、特に好ましくは発光半導体チップを設けることができる。発光半導体チップの場合、光取出し表面は、後に発光半導体チップを動作させる際に光が出射される表面領域である。
成形体によって形成されたフレーム内に保持された複数の電子半導体チップ、好ましくは複数の発光半導体チップを備えるウェハ代用物で相互接続構造体を形成することもできる。これは換言すれば、成形プロセスで成形体が周囲に成形される複数の個片化された半導体チップであって、成形体と共に相互接続構造体を形成する半導体チップが設けられることを意味する。第1の材料が被着される表面は、半導体チップの表面の少なくとも一部分および/または成形体の表面の少なくとも一部分によって形成可能である。
他の実施形態によれば、第1の材料が被着された後、相互接続構造体は、第1の材料から構成されたコーティングを有する少なくとも1つの半導体チップをそれぞれが備える複数の個片化された半導体装置に分割される。特に、発光半導体チップを含む相互接続構造体が設けられる場合、第1の材料が被着された後、相互接続構造体は、第1の材料から構成されるコーティングを光取出し表面に有する少なくとも1つの発光半導体チップをそれぞれが備える複数の個片化された発光半導体装置に分割可能である。
他の実施形態によれば、さらなる方法ステップにおいて、フォトリソグラフィ法によって第1のマスク層が表面に製造される。これは特に、第1のマスク層がフォトレジストによって形成されることを意味することができる。これは、スピンコーティング法および/または積層法および/またはスプレーコーティング法または他の適切な技術によって表面の大面積に亘ってフォトレジストを被着することによって行われる。次いで、露光によってフォトレジストにパターンを形成することができる。上記フォトレジストは、ポジ型またはネガ型のフォトレジストでありうる。その結果、当業者に既知の方法で露光し、フォトレジストを現像し、フォトレジストの一部分を剥離することによって、コーティング領域の上方に配置される複数の第1の開口部がフォトレジスト層に形成される。それにより、第1のマスク層は製造後、コーティング領域の上方に配置された複数の第1の開口部であって、コーティング領域を露出したままにする第1の開口部を備える。第1のマスク層における第1の開口部の形状は、表面の上の、後に第1の材料によって形成される要素の形状に合致する。第1のマスク層は特に、表面に直接接触するように製造可能である。これは換言すれば、フォトレジスト層が表面の大面積に亘って直接被着され、次いでコーティング領域の上方に第1の開口部を形成するためにフォトレジスト層にパターンが形成されることを意味する。
他の実施形態によれば、第1のマスク層の厚さは、表面のコーティング領域に被着される第1の材料の厚さより大きい。したがって被着後、第1の材料の厚さは、第1のマスク層の厚さより小さい。
他の実施形態によれば、自立型の第2のマスク層が設けられる。自立型の第2のマスク層を、「機械的マスク」ということもできる。本明細書において「自立型」とは特に、第2のマスク層が表面および/または第1のマスク層の上に製造されるのではなく、表面および第1のマスク層とは独立した別個の要素として製造されかつ設けられることを意味する。この場合、自立型の第2のマスク層は、第1のマスク層に載置されることによって被着される。第2のマスク層は特に、第1のマスク層に直接被着可能である。第2のマスク層は、複数の第2の開口部を備え、複数の第2の開口部は、第2のマスク層の第1のマスク層への被着後、第1のマスク層の第1の開口部の上方に位置している。特に、第2の開口部を第1の開口部より小さくすることができる。これは、第2の開口部の大きさ、すなわち断面積が第1の開口部の断面積より小さく、第2のマスク層が特に、第2のマスク層の第1のマスク層への被着後に第1のマスク層における第1の開口部の縁部を被覆することを意味する。この場合、第2のマスク層における第2の開口部は特に、第1のマスク層における第1の開口部の上方の周縁張出部(circumferential overhang)を形成することができる。第2のマスク層における第2の開口部は特に好ましくは、断面形状が第1のマスク層における第1の開口部と同一であるが、横方向の大きさが第1のマスク層における開口部より小さい。代替として、第2の開口部は、第1の開口部とは異なる断面形状を有することもできる。また、第2の開口部の大きさを第1の開口部の大きさと同一にすることもできる。これは特に、第1のおよび第2の開口部の断面積および断面形状が同一であることを意味することができる。したがって、第2のマスク層における第2の開口部を、第1の開口部と同じ大きさにすることも、より小さい大きさにすることもできる。第2のマスク層は特に、第1のマスク層の材料全体が第2のマスク層の材料によって被覆されるように第1のマスク層に被着される。その結果、第2のマスク層における開口部を通して上方から各マスク層を含む表面の方向に見た場合に、第1のマスク層の、上記表面とは反対側の上面を視認することができない。
他の実施形態によれば、第2のマスク層は、金属を含むかまたは金属から構成される。これは特に、第2のマスク層が、第2の開口部を含む自立型の金属マスクとして設けられることを意味することができる。代替として、第2のマスク層を、他の堅い自立型材料から構成することもできる。また、第2のマスク層をスクリーン印刷において一般に使用されるスクリーンによって形成することもできる。
他の実施形態によれば、第1の材料は、第1のおよび第2のマスク層における第1のおよび第2の開口部を通して表面のコーティング領域に被着される。この目的のために特に、スプレーコーティング法、印刷法、またはディスペンス法を使用することができる(すなわち、第1の材料をマスク層の開口部に導入するため、ひいては第1の材料を表面の互いに離間したコーティング領域に被着するために適切なディスペンス装置が使用されるプロセスを使用することができる)。
他の実施形態によれば、第1の材料は、プラスチック材料を含む。プラスチック材料は特に、シリコーンを含むこともでき、シリコーンから構成されることもできる。したがって、第1の材料は表面への被着後に、プラスチックから構成される互いに離間した要素、特に好ましくはシリコーンを含む互いに離間した要素を形成することができる。第1の材料はさらに、他の誘電性材料(すなわち、電気絶縁性材料)および/または表面反射性を高めることができる材料(例えば、酸化チタン等の材料)を含むこともできる。第1の材料の原料に応じて、第1の材料の被着後に、少なくとも一方のマスク層または両方のマスク層を除去する前または後でこの第1の材料を硬化することができる。
他の実施形態によれば、第1の材料は、例えばプラスチック材料に粉末状で含まれる波長変換材料を含む。この場合、第1の材料は表面への被着後に、プラスチック材料の中に波長変換材料を含む互いに離間した波長変換要素を形成することができる。波長変換材料は、希土類ガーネットおよびアルカリ土類金属から構成されるガーネット(例えば、YAG:Ce3+)、窒化物、ニトリドシリケート、SiON、サイアロン、アルミン酸塩、酸化物、ハロリン酸塩、オルトシリケート、硫化物、バナジン酸塩、ならびに、クロロシリケートのうちの1種以上の材料を含むことができる。また、波長変換材料は追加的または代替的に、有機材料を含むことができ、有機材料は、ペリレン、ベンゾピレン、クマリン、ローダミン、および、アゾ色素を含む群から選択されることができる。第1の材料は、上述の波長変換材料の適切な混合物および/または組合せを含むことができる。
他の実施形態によれば、第2のマスク層は、第1の材料が表面に被着された後で除去される。これは、第2のマスク層のリフトオフによって簡単に行うことができる。第2のマスク層が自立型の設計であり、したがって化学プロセスまたは他の適当な技術によって除去される必要がないからである。
さらなる方法ステップによれば、第1のマスク層は、第1の材料が表面に被着された後で除去される。第1のマスク層は特に、第2のマスク層の除去後に除去されることができる。第1のマスク層は例えば、適切な溶剤を使用して化学的に除去可能である。第1の材料を被着する間、第1のマスク層が第2のマスク層によって被覆されているため、第1のマスク層を第1の材料によって被覆されないままにすることができる。その結果、第1のマスク層が第2のマスク層の除去後に被覆の無い状態で残るため、第1のマスク層を適切な技術によって第1の材料から独立して除去することができる。代替的に、第1のマスク層を部分的にのみ除去するか、またはまったく除去しないことができ、さらに、第1のマスク層の少なくとも一部分を第1の材料に加えて表面の上に残すこともできる。
他の実施形態によれば、第1のおよび第2のマスク層の除去後、特に第1のおよび第2のマスク層の完全な除去後、第2の材料が表面の、第1の材料によって被覆されていない領域に被着される。第2の材料は特に好ましくは、第1の材料とは異なることができる。一例を挙げると、第2の材料は、TiO等の反射性材料を含むことができる。反射性材料は例えば、プラスチック材料の中に適切な微粒子の状態で含まれることができる。被着される層および材料の順序を変更することもできる。したがって、反射性材料から構成され、パターンが形成された層を、パターンが形成された波長変換層を被着する前に被着することもでき、この場合、第1のマスク層および第2のマスク層を適宜使用することができる。
他の実施形態によれば、本明細書に記載の方法は、第1の材料から構成されるコーティングを光取出し表面に有する発光半導体チップをそれぞれが備える発光半導体装置を製造するために使用される。この実施形態では、第1の材料は特に、シリコーン等のプラスチック材料の中に波長変換材料を含むこともでき、シリコーン等のプラスチック材料の中の波長変換材料から構成されることもできる。発光半導体装置の製造方法では、複数の発光半導体チップの相互接続構造体であって、半導体チップの光取出し表面によって形成される互いに離間したコーティング領域を含む表面を有する相互接続構造体が設けられる。これら半導体チップは、既に個片化されて相互接続構造体内に存在することもでき(相互接続構造体はこの場合、ウェハ代用物を成す)、エピタキシャル成長された半導体積層体のウェハの形態のまま設けられることもできる。上述のように、第1のマスク層は、相互接続構造体の表面の上に製造される。特に、第1のマスク層を直接的に相互接続構造体の表面の上に製造することができる。この構造体の上方において、自立型の第2のマスク層は、第1のマスク層に被着され、第2のマスク層は好ましくは、第1のマスク層に直接接触して配置される。次いで、第1の材料は、第1のおよび第2のマスク層における第1のおよび第2の開口部を通して相互接続構造体の表面の互いに離間したコーティング領域に被着される。それにより、第1の材料によって波長変換要素が半導体チップの光取出し表面の上に形成される。複数の個片化された発光半導体装置は、離間したコーティング領域に被着された第1の材料を含む相互接続構造体を後に個片化することによって形成される。
本明細書に記載の方法とは異なり、以前は先行技術において、スプレー塗布法または印刷法による被着の際に波長変換材料およびプラスチックから構成される混合物の境界を横方向において画定するために金属マスクが使用された。そのような材料を供給するために、材料を供給する箇所にアンダーカットによって形成されたキャビティが存在するか、または適切な障壁を設置する必要があった。先行技術とは異なり、本明細書に記載の方法を使用して、まずフォトリソグラフィ法によって製造される第1のマスク層をコーティング対象の表面に作製することによって、堆積される第1の材料の境界を横方向において画定する精度を高めることができる。この第1のマスク層の厚さは好ましくは、後に被着される第1の材料の厚さより大きい。自立型マスク層の形態の第2のマスク層を、フォトレジストによって形成された第1のマスク層に被着することによって、第1のマスク層の表面は、第1の材料の堆積中に第1の材料から保護される。ここで、第1のマスク層は寸法に関して、開口部が、後から被着される第2のマスク層における開口部に等しいか、または好ましくはわずかに大きいように設計される。これは、第2のマスク層における第2の開口部の大きさが第1のマスク層における第1の開口部の大きさと同じであるか、または好ましくはより小さいため、材料が第1のおよび第2のマスク層における第1のおよび第2の開口部によって形成されるキャビティの内側のみに被着されることを意味する。第1のマスク層の表面を第1の材料から保護することによって、必要な場合によりいっそう容易に第1のマスク層を除去することができ、むしろ第1のマスク層の除去は、この保護によってはじめて可能でさえありうる。
さらに、従来の金属マスクの場合に必要なアンダーカットを不要とすることができる。第1の材料の表面の上での形および位置が、表面の上にフォトリソグラフィ法によって高精度で製造可能な第1のマスク層における開口部によって画定されるため、第2のマスク層に関し、マスク開口部の位置決め精度および製造公差の要件が顕著に低くなる。単に第2のマスク層は、第1のマスク層の全体を被覆する必要があるのみである。先行技術に比して、本明細書に記載の方法は、第1の材料の互いに離間した領域を表面の上により簡単に製造するために使用可能である。求められる製造公差がフォトリソグラフィ法によって製造される第1のマスク層によって満たされなければならず、後から被着される、例えば金属マスク層でありうる第2のマスク層によっては満たされなくてもよいからである。
本明細書に記載の方法によって製造される発光半導体装置の場合、個々の半導体装置に関してより高い色の均一性を実現することができる。波長変換要素の形態の第1の材料を発光半導体チップの光取出し表面に高精度で被着することができるからである。また、使用される基板または基板に被着される層の表面反射性が低い場合、より高い装置効率を実現することができる。半吸収性表面での光散乱が回避されるからである。横方向において境界が画定された、第1の材料によってコーティングされるコーティング領域の間の領域は、第1の材料のそばの表面反射性を高めるために、および非常に広角の出射を防止するために第2の材料(例えば、高反射性材料)で充填されることができる。
さらなる利点、有利な実施形態、および発展形態が図に関連して以下に説明される例示的な実施形態において明らかになる。
例示的な一実施形態に係る方法の方法ステップの概略図である。 例示的な一実施形態に係る方法の方法ステップの概略図である。 例示的な一実施形態に係る方法の方法ステップの概略図である。 例示的な一実施形態に係る方法の方法ステップの概略図である。 例示的な一実施形態に係る方法の方法ステップの概略図である。 例示的な一実施形態に係る方法の方法ステップの概略図である。 例示的な一実施形態に係る方法の方法ステップの概略図である。 例示的な一実施形態に係る方法の方法ステップの概略図である。 例示的な一実施形態に係る方法の方法ステップの概略図である。 他の例示的実施形態に係る方法の方法ステップを表す図である。
各例示的実施形態および各図において、同一、類似、または同等の要素を示すために同じ参照番号が使用されうる。図中の要素および各要素の相対的大きさは、正しい縮尺であると考慮されるべきではない。むしろ、例えば層、構成要素、装置、および領域等の個々の要素は、図の分かり易さを高めるために、および/またはより理解されるように誇張した大きさで表されうる。
第1の材料5を表面1の複数の互いに離間したコーティング領域2に被着する方法を、各図と関連付けて説明する。以下の説明は純粋に一例として、光取出し表面12に波長変換要素15を形成する第1の材料5から構成されるコーティングを有する発光半導体チップ11をそれぞれが有する複数の個片化された発光半導体装置100を製造する方法に言及する。
図1は、互いに離間したコーティング領域2を含む表面1を設ける第1の方法ステップを表す。図の例示的実施形態では、コーティング対象の表面1は特に、複数の発光半導体チップ11を含む相互接続構造体10の表面であって、コーティング領域2が半導体チップ11の光取出し表面12によって形成される、表面である。明確にするために、図1は、表面1および表面1に含まれる要素のみを表す。
相互接続構造体10は例えば、エピタキシャル成長させた半導体積層体を含むウェハによって形成されうる。半導体積層体は特に、光を発生させる活性領域を備える。特に好ましくは、例えば有機金属気相成長法(MOVPE)または分子線エピタキシー法(MBE)等のエピタキシー法によって半導体積層体を成長基板上で成長することができる。成長基板は特に、成長基板ウェハによって形成可能である。
半導体積層体は、完成品の半導体装置によって出射されるべき要求される波長に応じて様々な半導体材料系をベースにすることができる。InGaAl1−x−yAsをベースとした半導体積層体は例えば、長波長の赤外線出射から赤色光出射に適し、InGaAl1−x−yPをベースとした半導体積層体は例えば、赤色放射から黄色放射に適し、InGaAl1−x−yNをベースとした半導体積層体は例えば、短波長の可視放射(すなわち、特に緑色放射から青色放射)および/またはUV放射に適している(各式中、xおよびyは、0≦x≦1、0≦y≦1を満たす)。また、アンチモン化物(例えば、InSb、GaSb、AlSb、またはこれらの組合せ)をベースとした半導体積層体が長波長の赤外線放射に適することができる。
成長基板は、絶縁性材料、または半導体材料(例えば、前述の化合物半導体材料系)を含むことができる。成長基板は特に、サファイア、GaAs、GaP、GaN、InP、SiC、Si、および/またはGeを含むことも、これらから構成されることもできる。
半導体積層体を、例えば従来のpn接合、ダブルヘテロ構造、単一量子井戸構造(SQW構造)、または多重量子井戸構造(MQW構造)を含む活性領域を含むように作製することができる。半導体積層体は活性領域に加えて、さらなる機能層および機能領域(例えば、p型またはn型の電荷担体輸送層;非ドープまたはp型あるいはn型にドープされた閉じ込め層、クラッディング層、または導波層;障壁層;平坦化層;緩衝層;保護層;および/または電極;ならびにこれらの組合せ)を含むことができる。本明細書において活性領域またはさらなる機能層およびさらなる機能領域に関して記載される構造、特にそれら領域または層の設計、機能、および構成は、当業者にとって既知であり、本明細書では詳細に説明されない。
成長プロセスは上述のように、特に、切断されていないウェハ上で行われることができる。これは、半導体積層体が大面積において成長することができるウェハの形態の成長基板を設けることによって行われる。成長した半導体積層体は、後の方法ステップで個別の半導体チップ11に個片化されることができ、この方法ステップにおいて、個片化によって半導体チップ11の側面を形成可能である。また、成長プロセス後、半導体積層体をキャリア基板ウェハの形態のキャリア基板に移すことができ、成長基板を薄膜化することができ、それにより少なくとも部分的にまたは完全に成長基板を除去することができる。以下に記載の第1の材料5を被着する方法ステップを、切断されていないウェハ上に個片化前に実行することができる。
また、相互接続構造体10は、上述の成長プロセスと、後続の個片化プロセスとによって作製される複数の既に個片化された発光半導体チップ11を含むウェハ代用物によって形成されることができる。発光半導体チップ11は特に、成形体13によって形成されるフレーム内に設けられることができる。これは、成形体13を形成するプラスチック材料が発光半導体チップ11の周囲に成形されることを意味する。各図は純粋に一例として本方法を説明する目的でそのようなウェハ代用物を表す(これは単なる例示であり、本明細書に記載の方法を限定する効果を有しない)。むしろ、本明細書に記載の方法は、上述のようにエピタキシャル成長した半導体積層体によって、切断されていないウェハ上で実行されることもできる。
成形体13は、半導体チップ11に接して成形され、横方向において(すなわち、半導体チップ11の光取出し表面12が伸長する主平面に沿う方向において)半導体チップ11を包囲する。成形体13は特に、半導体チップ11の光取出し表面12が被覆されないように設計されることができる。半導体チップ11の側面は、完全に被覆されることも、光取出し表面12とは反対側の後面から見て光取出し表面12の方向において一定の高さまで被覆されることもできる。その結果、成形体13は、光取出し表面12から後退した上面を有することができる。半導体チップ11の側面は特に好ましくは、完全に被覆されることができ、その結果、成形体13は、半導体チップ11の光取出し表面12を含む上面と面一な上面を有する。この例示的実施形態に示されるように、半導体チップ11の電気接点領域14が、光取出し表面12に加えて、各チップの上面に存在することもできる。代替として、電気接点領域14は例えば、追加または代替として半導体チップ11の後面に配置されることもできる。
成形体13は特に、プラスチック材料を含むことができ、好ましくはシリコーン、エポキシ樹脂、エポキシ・シリコーンハイブリッド材料、ポリエステル、または低融点ガラスもしくは低融点ガラスセラミックを含むことができる。本明細書において「低融点」とは、成形プロセスにおいて半導体チップ11にダメージを与えない温度で加工可能なガラス材料およびガラスセラミックを意味する。成形体13は特に、半導体チップ11の周囲のフレームとして、相互接続構造体10を形成するウェハ代用物の機械的安定性を提供する要素を形成することができる。
成形体13は、特に成形プロセス(例えば、射出成形法、キャスト法(casting)、プレス成形法、積層による薄膜の被着等)で作られることができる。成形体13は特に好ましくは、トランスファー成形プロセス(例えば、薄膜トランスファー成形プロセス)によって形成されることができる。特許文献1は例えば、本明細書に記載されるような成形体13の製造方法を記載しており、その開示内容全体は参照により本明細書に援用される。
第1のマスク層3が、設けられた表面1の上にフォトリソグラフィ法によって製造される。図2に示されるように、このプロセスは、設けられた表面1の大面積に亘ってフォトレジスト層30を被着することによって行われる。フォトレジスト層30は例えば、適切なフォトレジスト、特にポジ型またはネガ型のレジストを使用してスピンコーティング法または積層法またはスプレーコーティング法によって被着されることができる。図3に示されるように、フォトレジスト層30の露光および現像による適切なパターン形成によって、フォトレジスト層30における第1の開口部31が互いに離間したコーティング領域2の上方に形成される。これにより、表面1のコーティング領域2の上方に配置される複数の第1の開口部31であって、これら第1の開口部31を通してコーティング領域2が露出したまま残される開口部を含む第1のマスク層3が製造される。この場合、第1の開口部31の形は、第1の材料がコーティング領域2に被着されて有することになる断面形状に合致する。
図4に示されるように、複数の第2の開口部41を含む第2のマスク層4がさらなる方法ステップにおいて設けられる。第2のマスク層4は、自立型の設計を有し、表面1および第1のマスク層3から独立して別個に設けられる。第2のマスク層4は特に、金属から構成されるマスク層でありうる。第2のマスク層4は、第2の開口部41が第1の開口部を被覆するように第2の開口部41が第1のマスク層3における第1の開口部31に対して配置されるように位置合わせされる。図5に示されるように、第2のマスク層4は、第1のマスク層3に直接的に載置されるか、または第1のマスク層3に少なくとも非常に近接して載置される。
第2の開口部41を、第1の開口部31と同じ大きさとすることができる。第2の開口部41は特に好ましくは、図の例示的実施形態に例示されるように、第1の開口部31より小さい大きさであることができる。第2のマスク層4における第2の開口部41が第1のマスク層3における第1の開口部31より小さいため、第2のマスク層4における第2の開口部41は、第1のマスク層3における第1の開口部31の上方の周縁張出部を形成する。それにより第1のマスク層3は、第2のマスク層4によって完全に被覆される。被着される第1の材料5の形が第1のマスク層3における第1の開口部31の断面形状によって画定されるため、第2のマスク層4が第1のマスク層3を完全に被覆し、かつ第1のマスク層3の上面の、第2のマスク層4における第2の開口部41を通して露出したままになる領域が存在しないことを条件として第2のマスク層4の位置決め精度に求められる要件は、非常に低くなり得る。図6は、マスク層3,4が配置された相互接続構造体10の細部の概略断面図である。
図6に同様に示されるように、さらなる方法ステップにおいて、適切な被着法20、特にスプレーコーティング法、印刷法、または適切なディスペンス法が使用され、第1のおよび第2のマスク層3,4における第1のおよび第2の開口部31,41を通して表面1のコーティング領域2に第1の材料5が被着される。被着プロセスの結果として、第1の材料5が表面1のコーティング領域2に被着されるだけでなく第2のマスク層4にも堆積されうる。
図の例示的実施形態では、第1の材料5は特に、波長変換材料を含むプラスチック材料から構成され、特に好ましくは波長変換材料を含むシリコーンから構成される。波長変換材料は、動作時に発光半導体チップ11において発生した光の少なくとも一部を吸収すること、およびこの光を異なる波長の光に変換することに特に適している。波長変換材料は特に、粉末状でプラスチック材料の中に含まれうる。
図6に同様に示されるように、第1の材料5は、第1のマスク層3の厚さより小さい厚さまで表面1のコーティング領域2に被着される結果、第1のマスク層3は、被着された第1の材料5を超えて伸長する。第1のおよび第2のマスク層3,4における第1のおよび第2の開口部31,41によって形成されるキャビティによって、第1の材料5を要求されるコーティング領域2に精確に位置決めすることができる。
図7に示されるように、第2のマスク層4は、さらなる方法ステップにおいてリフトオフによって除去される。第1の材料5が被着される間、第2のマスク層4が第1のマスク層3を完全に被覆するため、コーティング領域2以外に被着される余分な第1の材料5は、第2のマスク層4の除去によって第2のマスク層4と共に容易に除去される。その結果、第1のマスク層3は、第2のマスク層4の除去後に第1の材料5によって被覆されない。したがって、第1の材料5は、第1のマスク層3における第1の開口部31内にのみ残る。それにより、例えば適切な溶剤を使用して容易に第1のマスク層3を除去することができ、ひいては図8に示されるように第1の材料5のみをコーティング領域2上に残すことができる。
本明細書に記載の、第1の材料5内の波長変換材料の場合、残された第1の材料5は、CLC要素(CLC:Chip Level Conversion(チップレベル変換))の形態の、半導体チップ11上の波長変換要素15を形成する。第1のマスク層3を完全に除去する代わりに、第1のマスク層3を表面1に一部残すことも全部残すことさえもできる。
さらなる方法ステップでは、相互接続構造体は、図8の破線の個片化線9で示される成形体13の分割によって個片化され、それにより、図9に示されるように発光半導体チップ11と、光取出し表面12の上の波長変換要素15の形態の第1の材料5から構成されるコーティングとを備える複数の発光半導体装置100が製造される。
また、図10に示されるように、表面1の、第1のおよび第2のマスク層3,4の除去後に第1の材料5によって被覆されていない領域を第2の材料6でコーティングすることもできる。第2の材料6は特に、第1の材料5とは異なることができ、例えば発光装置が製造される場合、プラスチック内のTiO粒子等の反射性材料を含むことも、そのような反射性材料から構成されることもできる。これにより、第1の材料5のそばの表面反射性を高めることができ、発光半導体装置の動作中の非常に広角の出射を防止することができる。
各図と関連付けて説明した本方法は追加的または代替的に、総論において上述された実施形態に係るさらなる特徴を含むことができる。
この例示的実施形態に基づく説明は、本発明を限定するものではない。むしろ、本発明は、全ての新規な特徴および特徴の全ての組合せ(特に、請求項中の特徴の全ての組合せを含む)を、当該特徴または組合せ自体が請求項または例示的実施形態に明示的に特定されていないとしても包含するものである。
本特許出願は、独国特許出願第102014116076.2号の優先権を主張し、その開示内容は参照によって本明細書に援用される。

Claims (18)

  1. 表面(1)の複数の互いに離間したコーティング領域(2)に第1の材料(5)を被着する方法であって、
    A) 前記コーティング領域(2)を含む前記表面(1)を設けるステップと;
    B) フォトリソグラフィ法によって前記表面(1)に第1のマスク層(3)を製造するステップであって、前記第1のマスク層(3)は、前記コーティング領域(2)の上方に配置される複数の第1の開口部(31)を備える、ステップと;
    C) 自立型の第2のマスク層(4)を設け、次いで前記第2のマスク層(4)を前記第1のマスク層(3)に被着するステップであって、前記第2のマスク層(4)は、前記第1の開口部(31)の上方に配置され、かつ前記第1の開口部(31)より小さいか、または前記第1の開口部(31)に等しい大きさの複数の第2の開口部(41)を備える、ステップと;
    D) 前記第1のおよび第2のマスク層(3,4)における前記第1のおよび第2の開口部(31,41)を通して前記表面(1)の前記コーティング領域(2)に前記第1の材料(5)を被着するステップと、
    を含み、
    前記方法ステップAにおいて、複数の発光半導体チップ(11)の相互接続構造体(10)が設けられ、前記コーティング領域(2)は、前記半導体チップ(11)の光取出し表面(12)によって形成される、
    方法。
  2. 前記第2の開口部(41)は、前記第1の開口部(31)より小さい、
    請求項1に記載の方法。
  3. 前記第2のマスク層(4)における前記第2の開口部(41)は、前記第1のマスク層(3)における前記第1の開口部(31)の上方の周縁張出部を形成する、
    請求項2に記載の方法。
  4. 前記方法ステップBは、
    B1) 前記表面(1)の大面積にフォトレジスト層(30)を被着するステップと;
    B2) 前記コーティング領域(2)の上方に前記第1の開口部(31)を形成するために前記フォトレジスト層(30)にパターンを形成するステップと、を含む、
    請求項1〜3のいずれか一項に記載の方法。
  5. 前記第2のマスク層(4)は、金属から構成される、
    請求項1〜4のいずれか一項に記載の方法。
  6. 前記第1の材料(5)を被着するためにスプレーコーティング法、印刷法、またはディスペンス法が使用される、
    請求項1〜5のいずれか一項に記載の方法。
  7. 被着後の前記第1の材料(5)の厚さは、前記第1のマスク層(3)の厚さより小さい、
    請求項1〜6のいずれか一項に記載の方法。
  8. 前記第1の材料(5)は、プラスチック材料を含む、
    請求項1〜7のいずれか一項に記載の方法。
  9. 前記プラスチック材料は、シリコーンを含む、
    請求項8に記載の方法。
  10. 前記第1の材料(5)は、波長変換材料を含む、
    請求項1〜9のいずれか一項に記載の方法。
  11. 前記第2のマスク層(4)は、前記方法ステップDの後に除去される、
    請求項1〜10のいずれか一項に記載の方法。
  12. 前記第1のマスク層(3)は、前記方法ステップDの後に除去される、
    請求項11に記載の方法。
  13. 前記マスク層(3,4)の除去後、前記第1の材料(5)とは異なる第2の材料(6)が、前記表面(1)の前記第1の材料(5)によって被覆されていない領域に被着される、
    請求項12に記載の方法。
  14. 前記第2の材料(6)は、反射性材料を含む、
    請求項13に記載の方法。
  15. 前記反射性材料は、TiO2粒子を含む、
    請求項14に記載の方法。
  16. 前記相互接続構造体(10)は、エピタキシャル成長させた半導体積層体を含むウェハによって形成される、
    請求項1〜15のいずれか一項に記載の方法。
  17. 前記相互接続構造体(10)は、成形体(13)によって形成されたフレーム内に前記複数の発光半導体チップ(11)を含むウェハ代用物によって形成される、
    請求項1〜15のいずれか一項に記載の方法。
  18. 前記第1の材料(5)の被着後、前記相互接続構造体(10)は、前記光取出し表面(12)に前記第1の材料(5)から構成されるコーティングを有する少なくとも1つの発光半導体チップ(11)をそれぞれが備える複数の個片化された発光半導体装置(100)に分割される、
    請求項1〜17のいずれか一項に記載の方法。
JP2017520947A 2014-11-04 2015-10-16 材料を表面に被着する方法 Expired - Fee Related JP6367484B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014116076.2 2014-11-04
DE102014116076.2A DE102014116076A1 (de) 2014-11-04 2014-11-04 Verfahren zum Aufbringen eines Materials auf einer Oberfläche
PCT/EP2015/074043 WO2016071097A1 (de) 2014-11-04 2015-10-16 Verfahren zum aufbringen eines materials auf einer oberfläche

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018127571A Division JP6626536B2 (ja) 2014-11-04 2018-07-04 材料を表面に被着する方法

Publications (2)

Publication Number Publication Date
JP2017534176A JP2017534176A (ja) 2017-11-16
JP6367484B2 true JP6367484B2 (ja) 2018-08-01

Family

ID=54347509

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017520947A Expired - Fee Related JP6367484B2 (ja) 2014-11-04 2015-10-16 材料を表面に被着する方法
JP2018127571A Expired - Fee Related JP6626536B2 (ja) 2014-11-04 2018-07-04 材料を表面に被着する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018127571A Expired - Fee Related JP6626536B2 (ja) 2014-11-04 2018-07-04 材料を表面に被着する方法

Country Status (4)

Country Link
US (1) US20170317245A1 (ja)
JP (2) JP6367484B2 (ja)
DE (1) DE102014116076A1 (ja)
WO (1) WO2016071097A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704839B2 (en) 2015-11-18 2017-07-11 Infineon Technologies Ag Semiconductor devices for integration with light emitting chips and modules thereof
WO2019042564A1 (en) * 2017-09-01 2019-03-07 Osram Opto Semiconductors Gmbh SURFACE MOUNTABLE OPTOELECTRONIC DEVICE AND METHOD FOR PRODUCING SURFACE MOUNT OPTOELECTRONIC DEVICE

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10050076C2 (de) * 2000-10-10 2003-09-18 Infineon Technologies Ag Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement
KR100480705B1 (ko) * 2002-07-03 2005-04-06 엘지전자 주식회사 유기 el 소자 제작용 새도우 마스크 및 그 제조 방법
JP2004149849A (ja) * 2002-10-30 2004-05-27 Hitachi Chem Co Ltd 金属薄膜の形成方法及び電極付基板
US7271094B2 (en) * 2004-11-23 2007-09-18 Advantech Global, Ltd Multiple shadow mask structure for deposition shadow mask protection and method of making and using same
JP2008104894A (ja) * 2005-02-14 2008-05-08 Pioneer Electronic Corp 塗布物被塗布材の製造方法および製造装置、表面マスク
JP4744573B2 (ja) * 2008-01-23 2011-08-10 サンユレック株式会社 電子装置の製造方法
JP4773580B2 (ja) * 2008-08-27 2011-09-14 富士高分子工業株式会社 発光装置及びその製造方法
TWI381556B (zh) * 2009-03-20 2013-01-01 Everlight Electronics Co Ltd 發光二極體封裝結構及其製作方法
DE102009036621B4 (de) 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
KR101437924B1 (ko) * 2010-01-22 2014-09-11 한국생명공학연구원 경사 증착을 이용한 리소그래피 방법
US8399268B1 (en) * 2011-12-28 2013-03-19 Ledengin, Inc. Deposition of phosphor on die top using dry film photoresist
US9580791B2 (en) * 2010-05-28 2017-02-28 Sharp Kabushiki Kaisha Vapor deposition mask, and manufacturing method and manufacturing device for organic EL element using vapor deposition mask
US8860056B2 (en) * 2011-12-01 2014-10-14 Tsmc Solid State Lighting Ltd. Structure and method for LED with phosphor coating
US20120305956A1 (en) * 2011-06-01 2012-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Led phosphor patterning
JP2013110199A (ja) * 2011-11-18 2013-06-06 Citizen Electronics Co Ltd Led発光装置
US8900892B2 (en) * 2011-12-28 2014-12-02 Ledengin, Inc. Printing phosphor on LED wafer using dry film lithography
KR101972920B1 (ko) * 2012-01-12 2019-08-23 다이니폰 인사츠 가부시키가이샤 수지판을 구비한 금속 마스크, 증착 마스크, 증착 마스크 장치의 제조 방법, 및 유기 반도체 소자의 제조 방법
US20140191200A1 (en) * 2013-01-08 2014-07-10 OLEDWorks LLC Apparatus and Method for Making OLED Lighting Device
KR102060366B1 (ko) * 2013-04-17 2019-12-31 삼성디스플레이 주식회사 유기 발광층 형성장치 및 그것을 이용한 유기 발광층의 제조 방법
DE102013103983B4 (de) * 2013-04-19 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl strahlungsemittierender Halbleiterchips
DE102013211634A1 (de) * 2013-06-20 2014-12-24 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines Konversionselements
CN103981485B (zh) * 2014-05-09 2016-07-06 合肥鑫晟光电科技有限公司 掩膜板及其制造方法

Also Published As

Publication number Publication date
JP2017534176A (ja) 2017-11-16
JP6626536B2 (ja) 2019-12-25
US20170317245A1 (en) 2017-11-02
JP2018186288A (ja) 2018-11-22
WO2016071097A1 (de) 2016-05-12
DE102014116076A1 (de) 2016-05-04

Similar Documents

Publication Publication Date Title
JP7136834B2 (ja) 小型光源を有する波長変換発光デバイス
JP6933691B2 (ja) トップエミッション型半導体発光デバイス
EP3605623B1 (en) Light-emitting device
TWI754711B (zh) 包括光阻的光致發光墊的光電裝置的製造方法
US9711694B2 (en) Optoelectronic device with light-emitting diodes
JP6262745B2 (ja) 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
US8796665B2 (en) Solid state radiation transducers and methods of manufacturing
KR102496367B1 (ko) 발광다이오드를 구비한 광전자장치
US8405095B2 (en) Light-emitting device and method for manufacturing the same
EP2237335A2 (en) White-light light emitting chips and fabrication methods thereof
KR102422146B1 (ko) 광전자 반도체 컴포넌트들을 제조하기 위한 방법 및 광전자 반도체 컴포넌트
US20170279020A1 (en) Light emitting device and method of fabricating the same
US20230109959A1 (en) Ultrathin solid state dies and methods of manufacturing the same
US9831379B2 (en) Method of manufacturing light emitting device
JP6626536B2 (ja) 材料を表面に被着する方法
US20200168771A1 (en) Light-Emitting Device and Method for Manufacturing a Light-Emitting Device
US10305002B2 (en) Light emitting semiconductor device
US20240030397A1 (en) Optoelectronic semiconductor component and production method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180704

R150 Certificate of patent or registration of utility model

Ref document number: 6367484

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees