CN107408407A - 用于电阻式随机存取存储器阵列的写入驱动器电路 - Google Patents

用于电阻式随机存取存储器阵列的写入驱动器电路 Download PDF

Info

Publication number
CN107408407A
CN107408407A CN201680014109.8A CN201680014109A CN107408407A CN 107408407 A CN107408407 A CN 107408407A CN 201680014109 A CN201680014109 A CN 201680014109A CN 107408407 A CN107408407 A CN 107408407A
Authority
CN
China
Prior art keywords
coupled
write
circuit
transistor
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680014109.8A
Other languages
English (en)
Other versions
CN107408407B (zh
Inventor
金俊培
金晟烈
金泰芸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107408407A publication Critical patent/CN107408407A/zh
Application granted granted Critical
Publication of CN107408407B publication Critical patent/CN107408407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

在具体实施方式中公开的方面包括用于电阻式随机存取存储器(RAM)阵列的写入驱动器电路。在一个方面中，提供写入驱动器电路以支持向存储器系统中的电阻式RAM阵列中写入数据。写入驱动器电路被耦合到选择器电路，该选择器电路被配置为选择电阻式RAM阵列中的一个或者多个存储器位单元用于写入操作。隔离电路被提供在写入驱动器电路中以将电流源耦合到选择器电路以在写入操作期间提供写入电压并且在选择器电路没有参与写入操作时从选择器电路隔离电流源。通过在选择器电路待机时从电流源隔离选择器电路，可以减少选择器电路中的漏电流、因此减少存储器系统中的待机功率消耗。

Description

用于电阻式随机存取存储器阵列的写入驱动器电路
优先权申请
本申请要求对通过引用将内容完全结合于此的、提交于2015年3月11日和标题为“WRITE DRIVER CIRCUITS FOR RESISTIVE RANDOM ACCESS MEMORY(RAM)ARRAYS”的第14/644,631号美国专利申请的优先权。
技术领域
本公开的技术总地涉及电阻式存储器，并且更具体地涉及用于在电阻式存储器阵列中执行写入操作的写入驱动器电路。
背景技术
基于处理器的计算机系统包括用于数据存储的存储器。存储器系统由能够存储数据的存储器位单元组成，其中存储的数据的形式依赖于采用的存储器类型。磁阻式随机存取存储器(MRAM)是非易失性存储器的示例，在其中通过对MRAM位单元的磁隧道结(MTJ)进行编程来存储数据。在MTJ中存储数据作为磁状态，其中无需电流以保存存储的数据值。因此，MTJ即使在没有向MTJ提供功率时仍然可以存储数据。相反，以电荷的形式存储数据的存储器，诸如静态随机存取存储器(SRAM)，需要功率以保存存储的数据值。因此，由于MTJ即使在功率被断开时仍然可以存储信息，所以特定电路和系统可以从采用MRAM中获益。
就这一点而言，图1图示示例MRAM位单元10，该MRAM位单元包括与用于存储非易失性数据的MTJ 14集成的金属氧化物半导体(通常为n型MOS、即NMOS)存取晶体管12。MRAM位单元10可以被提供在MRAM存储器中，该MRAM存储器被用作用于需要电子存储器的任何类型的系统的存储器存储，作为示例，该系统诸如中央处理单元(CPU)或者基于处理器的系统。MTJ 14包括在由薄的非磁电介质层形成的隧道结20的任一侧上部署的钉扎(pinned)层16和自由层18。在钉扎层16和自由层18的磁定向相互反平行(AP)时，AP状态存在(例如逻辑‘1’)。在钉扎层16和自由层18的磁定向相互平行(P)时，P状态存在(例如逻辑‘0’)。另外，存取晶体管12控制对MTJ 14读取和写入数据。存取晶体管12的漏极(D)耦合到MTJ 14的底部电极22，该底部电极耦合到钉扎层16。字线24耦合到存取晶体管12的栅极(G)。存取晶体管12的源极(S)耦合到源极线26，该源极线耦合到写入驱动器电路28。位线30耦合到写入驱动器电路28和MTJ 14的顶部电极32，该顶部电极耦合到自由层18。
继续参照图1，在向MTJ 14写入数据时，通过激活字线24来激活存取晶体管12的栅极G，这将源极线26上的来自写入驱动器电路28的写入切换电流(ISW)(“切换电流(ISW)”)耦合到底部电极22。由写入驱动器电路28向MTJ 14提供的ISW必须强到足以改变自由层18的磁定向。如果磁定向将从AP状态改变成P状态，则从顶部电极32流向底部电极22的电流包括在自由层18的自旋转移矩(STT)，该STT可以将自由层18相对于钉扎层16的磁定向改变成P。如果磁定向将从P状态改变成AP状态，则从底部电极22流向顶部电极32的电流在自由层18引入STT，以将自由层18相对于钉扎层16的磁定向改变成AP。
由于MTJ 14是具有给定的电阻(RMTJ)的电阻式存储器元件，所以在写入操作期间向MTJ 14施加ISW将根据VMTJ＝ISW*RMTJ跨MTJ 14生成电压(VMTJ)。然而，ISW不应超过用于MTJ14的定义的电流电平，因为如果跨MTJ 14生成的VMTJ超过某个击穿电压(VBD)，则MTJ 14将引起电击穿。继续参照图1，MTJ 14不能在击穿状态之时作为电阻式存储器元件工作。由于MTJ14的隧道结20变得更薄，所以MTJ 14的击穿在更低VBD出现。因此，写入驱动器电路28必须生成足够强的ISW，以改变MTJ 14中的自由层18的磁定向。然而，更高ISW可能使跨MTJ 14的VMTJ超过MTJ 14的VBD，因此使MTJ 14中的自由层18没有恰当地切换。另外，可能在MTJ 14制造期间出现的工艺、电压和温度(PVT)变化可能使某些MTJ 14的RMTJ更高，因此对于给定的ISW增加跨MTJ 14的VMTJ。
继续参照图1，在没有向MTJ 14写入数据时，存取晶体管12不被字线24激活。然而，在源极线26与位线30之间施加电压时，漏电流(未示出)出现在存取晶体管12中。这一不希望的漏电流在没有对MTJ 14读取或者写入数据时增加MRAM位单元10的待机功率消耗。
发明内容
在具体实施方式中公开的方面包括一种用于电阻式随机存取存储器(RAM)阵列的写入驱动器电路。在一个方面中，写入驱动器电路被提供，以支持向存储器系统中的电阻式RAM阵列中写入数据。写入驱动器电路被耦合到选择器电路，该选择器电路被配置为选择电阻式RAM阵列中的一个或者多个存储器位单元用于写入操作。隔离电路被提供在写入驱动器电路中，以在写入操作期间将电流源耦合到选择器电路以提供写入电压。隔离电路还被配置为在选择器电路没有参与写入操作时(例如待机时)从选择器电路隔离电流源。通过在选择器电路待机时从电流源隔离选择器电路，可以减少选择器电路中的漏电流，因此减少存储器系统中的待机功率消耗。
在又一非限制方面中，预充电电路可以被提供在写入驱动器电路中，以在选择器电路被耦合到电流源以支持写入操作时，减少选择器电路中的电压改变。控制预充电电路，以在选择器电路被隔离电路从电流源隔离时，将选择器电路预充电至低于写入电压的预充电电压。作为结果，选择器电路在选择器电路被耦合到电流源以支持写入操作时经历减少的电压改变，因此造成选择器电路中的有源部件的尺寸减小。
就这一点而言，在一个方面中，提供一种用于向电阻式RAM阵列写入数据的写入驱动器电路。写入驱动器电路包括隔离电路。隔离电路耦合到电流源。隔离电路也耦合到选择器电路，该选择器电路被配置为选择电阻式RAM阵列中的一个或者多个电阻式RAM位单元用于写入操作。隔离电路被配置为接收控制信号。隔离电路也被配置为如果控制信号指示用于写入操作的写入状态，则将电流源耦合到选择器电路，以向由选择器电路选择的一个或者多个电阻式RAM位单元提供写入电压。隔离电路也被配置为如果控制信号不指示写入状态，则从选择器电路去耦合电流源。
在另一方面中，提供一种用于向电阻式RAM阵列写入数据的装置。用于写入数据的装置包括用于隔离的装置。用于隔离的装置耦合到电流源。用于隔离的装置也耦合到选择器电路，该选择器电路被配置为选择电阻式RAM阵列中的一个或者多个电阻式RAM位单元用于写入操作。用于隔离的装置被配置为接收控制信号。用于隔离的装置也被配置为如果控制信号指示用于写入操作的写入状态，则将电流源耦合到选择器电路，以向由选择器电路选择的一个或者多个电阻式RAM位单元提供写入电压。用于隔离的装置也被配置为如果控制信号不指示写入状态，则从选择器电路去耦合电流源。
在另一方面中，提供一种用于在写入操作期间向电阻式RAM阵列提供写入电压的方法。该方法包括由隔离电路接收控制信号。该方法还包括如果控制信号指示写入状态，则将电流源耦合到选择器电路，其中电流源被配置为向由选择器电路选择的一个或者多个电阻式RAM位单元提供写入电压，以用于写入操作。该方法还包括如果控制信号不指示写入状态，则从选择器电路去耦合电流源。
在另一方面中，提供一种电阻式RAM系统。电阻式RAM系统包括电阻式RAM阵列，该电阻式RAM阵列包括布置成M行和N列的多个电阻式RAM位单元，其中M和N是有限整数。M行中的每行包括耦合到相应字线(WL)的N个电阻式RAM位单元。N列中的每列包括耦合到相应位线(BL)和相应源极线(SL)的M个电阻式RAM位单元。电阻式RAM系统还包括选择器电路，该选择器电路包括N个耦合元件，其中N个耦合元件中的每个耦合元件耦合到在电阻式RAM阵列中的N列之中的相应列。电阻式RAM系统还包括写入驱动器电路。写入驱动器电路包括耦合到选择器电路和电流源的隔离电路。
附图说明
图1是采用磁隧道结(MTJ)的示例磁阻式随机存取存储器(MRAM)位单元、和配置为向MRAM位单元中写入数据的写入驱动器电路的图；
图2是包括互补金属氧化物半导体(CMOS)写入驱动器的示例MRAM的图，该CMOS写入驱动器用于将电流源耦合到MRAM阵列，以向MRAM阵列中的相应MRAM位单元的图1中的MTJ中写入数据；
图3A是图示示例切换电压分布曲线、和在图2的MTJ中由工艺、电压和温度(PVT)变化所产生的切换电流变化的影响的电压分布图；
图3B是图示在恰当地包含在图2的MTJ中由PVT变化所产生的切换电流变化的影响时的、示例切换电压分布曲线的电压分布图；
图4是包括写入驱动器电路的示例MRAM系统的图，该写入驱动器电路被配置为减少选择器电路中的漏电流，该选择器电路被配置为选择MRAM阵列中的一个或者多个MRAM位单元用于写入操作；
图5是图示用于在图4中的选择器电路待机时，减少选择器电路中的漏电流的示例写入驱动器过程的流程图；
图6是包括写入驱动器电路的示例MRAM系统的图，其中隔离电路被配置为将位线(BL)和源极线(SL)耦合到不同电流源；
图7是包括写入驱动器电路的示例MRAM系统的图，该写入驱动器电路被配置为在写入操作期间减少图4中的选择器电路中的电压改变，因此减少选择器电路的占位面积(footprint)；
图8是图示用于减少图7中的选择器电路的占位面积的示例写入驱动器过程的流程图；
图9是包括写入驱动器电路的示例MRAM系统的图，该写入驱动器电路被配置为分别向图9中的BL和SL提供图6中的BL切换电流和SL切换电流；以及
图10图示可以分别采用图4、6、7和9中所示写入驱动器电路以减少MRAM中的切换电流变化的、基于处理器的系统的示例。
具体实施方式
现在参照附图，描述本公开的若干示例方面。词语“示例”这里用来意味着“用作示例、实例或者说明”。这里描述为“示例”的任何方面未必地被解释为比其它方面优选或者有利。
在具体实施方式中公开的方面包括一种用于电阻式随机存取存储器(RAM)阵列的写入驱动器电路。在一个方面中，写入驱动器电路被提供，以支持向存储器系统中的电阻式RAM阵列中写入数据。写入驱动器电路耦合到选择器电路，该选择器电路配置为选择电阻式RAM阵列中的一个或者多个存储器位单元用于写入操作。在写入驱动器电路中提供隔离电路，以在写入操作期间将电流源耦合到选择器电路以提供写入电压。隔离电路还被配置为在选择器电路没有参与写入操作时(例如待机时)从选择器电路隔离电流源。通过在选择器电路待机时从电流源隔离选择器电路，可以减少选择器电路中的漏电流，因此减少存储器系统中的待机功率消耗。
磁阻式RAM(MRAM)是一种类型的电阻式RAM，并且在本公开的下文中被引用作为非限制示例。因而，MRAM阵列、MRAM位单元和MRAM系统分别是电阻式RAM阵列、电阻式RAM位单元和电阻式RAM系统的非限制示例。
在讨论用于MRAM系统的写入驱动器电路的方面之前，参照图2-3B提供用于向MRAM位单元中写入数据的常规方式的简要概述、以及由工艺、电压和温度(PVT)变化产生的切换电流变化的各种方面。首先关于图4-6讨论用于减少MRAM系统中的漏电流的写入驱动器电路的具体示例方面。在图7中开始对用于减少MRAM系统中的切换电流变化的写入驱动器电路的示例方面的讨论。
就这一点而言，图2是包括互补金属氧化物半导体(CMOS)写入驱动器42的示例MRAM 40的图，该CMOS写入驱动器42用于将电流源(未示出)耦合到MRAM阵列44，以向MRAM阵列44中的相应MRAM位单元的图1中的MTJ 14中写入数据。
典型MRAM阵列是包括M行和N列的M乘N(M×N)矩阵，其中M和N是有限整数。M行中的每行与在M个WL 46(0)-46(M-1)之中的相应字线(WL)关联。就这一点而言，M个WL 46(0)-46(M-1)被配置为分别对第0行到第(M-1)行寻址。N列中的每列由在N个BL 48(0)-48(N-1)之中的相应位线(BL)、和在N个SL 50(0)-50(N-1)之中的相应源极线(SL)控制。就这一点而言，N个BL 48(0)-48(N-1)和N个SL 50(0)-50(N-1)被配置为分别控制MRAM阵列44的第0列到第(N-1)列。因而，MRAM位单元52(0，0)位于MRAM阵列44的第0行和第0列。MRAM位单元52(0，0)由WL 46(0)寻址、并且由BL 48(0)和SL 50(0)控制。
参照图2，MRAM 40还包括复用器(MUX)54。MUX 54包括配置为分别交替地耦合到N个BL 48(0)-48(N-1)的N个BL开关56(0)-56(N-1)。MUX 54还包括配置为分别交替地耦合到N个SL 50(0)-50(N-1)的N个SL开关58(0)-58(N-1)。在非限制示例中，N个BL开关56(0)-56(N-1)和N个SL开关58(0)-58(N-1)是晶体管(例如输入/输出(I/O)晶体管)。CMOS写入驱动器42包括配置为耦合到N个BL开关56(0)-56(N-1)之一的第一元件60。CMOS写入驱动器42还包括配置为耦合到N个SL开关58(0)-58(N-1)之一的第二元件62。在非限制示例中，第一元件60和第二元件62每个根据串联布置由一个或者多个放大器64实施。为了在MRAM位单元52(0，0)中写入平行(P)状态(例如逻辑‘0’)，MUX 54中的BL开关56(0)和SL开关58(0)均被闭合，因此将第一元件60和第二元件62分别耦合到BL 48(0)和SL 50(0)。切换电流66由CMOS写入驱动器42提供，并且经过第一元件60、并从BL 48(0)向SL 50(0)而跨MRAM位单元52(0，0)流动。
如先前在图1中讨论的那样，图2中的切换电流66使MRAM位单元52(0，0)的MTJ 14中的自由层18从反平行(AP)状态改变成P状态。由于MTJ 14是有给定的电阻(RMTJ)(未示出)的电阻式存储器元件，所以在写入操作期间向MTJ 14施加切换电流66将根据欧姆定律跨MTJ 14生成电压(VMTJ)(未示出)。然而，切换电流66不应超过用于MTJ 14的定义的电流电平，因为如果跨MTJ 14生成的VMTJ(未示出)超过某个击穿电压(VBD)，则MTJ 14将引起电击穿。MTJ 14不能在击穿状态中之时作为电阻式存储器元件工作。在MTJ 14的隧道结20变得更薄时，MTJ 14的击穿在更低击穿电压(VBD)出现。由于CMO写入驱动器42未被配置为恰当地调节向MRAM阵列44提供的切换电流66，所以切换电流66可以在写入操作期间变化，因此使VMTJ也变化。另外，由于可能在制造MTJ 14期间出现的PVT变化，相同设计和制造工艺的多个MTJ 14可能经历可变电阻。作为结果，在多个MTJ 14之中的切换电流66即使在为多个MTJ14施加相同切换电压(未示出)时仍然可能变化。就这一点而言，图3A是图示示例切换电压分布曲线、和在图2的MTJ 14中由PVT变化所产生的切换电流变化的影响的电压分布图70。
参照图3A，电压分布图70中的水平轴(Vmtj)图示向MTJ 14(未示出)施加的不同电压。读取电压分布曲线V(read)72与Vmtj上的零点一(0.1)伏特(V)电压关联，这指示从MRAM位单元52(0，0)(未示出)读取数据需要跨MTJ 14施加0.1V电压。击穿电压分布曲线V(bd)74与Vmtj上的一(1)V电压关联，这指示如果跨MTJ 14施加的电压超过1V则击穿在MTJ 14中出现。切换电压分布曲线V(SW)76与Vmtj上的零点五(0.5)V电压关联，这指示需要跨MTJ 14施加0.5V切换电压，以便生成切换电流66(未示出)以将MTJ 14从AP状态改变成P状态。根据欧姆定律，切换电流66与切换电压成比例地有关，而与MTJ 14的电阻成反比地有关。在MTJ 14的电阻由于PVT变化而增加时，跨MTJ 14施加的切换电压必须成比例地增加，以提供为了将MTJ 14从AP状态改变成P状态或者相反而需要的切换电流66。因而，切换电压分布曲线V(SW)76朝着切换电压分布76(1)、76(2)移动。随着切换电压继续增加，MTJ 14的击穿可能最终地出现。
与电压分布图70对照，图3B是图示在恰当地包含在图2的MTJ中由PVT变化所产生的切换电流变化的影响时的、示例切换电压分布曲线V(SW)76的电压分布图78。在图3A与图3B之间的共同元素用共同元素编号示出，因此这里不会被重新描述。与图3A中不同，如果有效地减少由PVT变化所产生的切换电流变化，则切换电压分布曲线V(SW)76不移动。
另外，如果图2中的CMOS写入驱动器42在没有向MRAM位单元52(0，0)中写入数据之时保持耦合到电流源，则MUX 54的静态功率消耗由于BL开关56(0)和SL开关58(0)中的不希望的漏电流(未示出)而增加。因此希望在MRAM位单元52(0，0)不被选择用于写入操作时，消除或者减少MUX 54中的这一不希望的漏电流。
就这一点而言，图4是包括写入驱动器电路82的示例MRAM系统80的图，该写入驱动器电路被配置为减少选择器电路84中的漏电流，该选择器电路被配置为选择MRAM阵列86中的一个或者多个MRAM位单元用于写入操作。写入驱动器电路82耦合到电流源88，该电流源被配置为向由选择器电路84选择用于写入操作的至少一个MRAM位单元生成切换电流90、92。在非限制示例中，选择器电路84是MUX电路。写入驱动器电路82包括隔离电路94。提供控制信号96以在写入操作期间指示写入状态。对照而言，如果选择器电路84没有选择MRAM位单元用于写入操作，则控制信号96不指示写入状态。在选择器电路84没有选择MRAM位单元用于写入操作时，选择器电路84下文称为待机。在写入操作期间，控制信号96使隔离电路94将电流源88耦合到选择器电路84。电流源88向选择器电路84、因此向选择器电路84选择的MRAM位单元提供写入电压98。在非限制示例中，写入电压98等于电压VIO。在选择器电路84待机时，控制信号96使隔离电路94从选择器电路84去耦合电流源88。通过在选择器电路84待机时，从选择器电路84去耦合电流源88，因此去耦合写入电压98，可以在选择器电路84中防止漏电流。
继续参照图4，MRAM阵列86是包括M行100(0)-100(M-1)和N列102(0)-102(N-1)的M×N矩阵，其中M和N是有限整数。就这一点而言，MRAM阵列86的第‘0’列包括M个MRAM位单元104(0，0)-104((M-1)，0)。由于MRAM阵列86的M行100(0)-100(M-1)分别由M个WL 106(0)-106(M-1)寻址，所以M个MRAM位单元104(0，0)-104(0，(N-1))因此由WL 106(0)寻址。MRAM阵列86的N列102(0)-102(N-1)分别由N个BL 108(0)-108(N-1)和N个SL 110(0)-110(N-1)控制。就这一点而言，例如为了向MRAM位单元104(0，0)中写入数据，必须首选断言(assert)WL106(0)以选择行100(0)。此外，断言BL 108(0)或者SL 110(0)以向MRAM位单元104(0，0)中写入逻辑‘0’或者逻辑‘1’。MRAM阵列86的N列102(0)-102(N-1)还包括N个写入电流宿111(0)-111(N-1)。如随后在图6中讨论的那样，N个写入电流宿111(0)-111(N-1)被配置为使切换电流90、92接地。
继续参照图4，选择器电路84包括N个耦合元件112(0)-112(N-1)，其中N是有限整数。N个耦合元件112(0)-112(N-1)中的每个耦合元件耦合到在MRAM阵列86的N列102(0)-102(N-1)之中的相应列。在非限制示例中，耦合元件112(0)耦合到MRAM阵列86的列102(0)。N个耦合元件112(0)-112(N-1)分别包括N个BL晶体管114(0)-114(N-1)和N个SL晶体管116(0)-116(N-1)。就这一点而言，在写入操作期间，控制信号96使隔离电路94将电流源88耦合到选择器电路84中的N个BL晶体管114(0)-114(N-1)和N个SL晶体管116(0)-116(N-1)。如随后在图7中讨论的那样，N个BL晶体管114(0)-114(N-1)和N个SL晶体管116(0)-116(N-1)可以是可以帮助减少选择器电路84的占位面积的核心晶体管。
出于举例的目的，下文在本公开中讨论耦合元件112(0)和MRAM位单元104(0，0)作为非限制示例。其中讨论的原理和配置适用于选择器电路84中的所有N个耦合元件112(0)-112(N-1)和MRAM阵列86中的所有MRAM位单元104(0，0)-104((M-1)，(N-1))。
继续参照图4，耦合元件112(0)包括BL晶体管114(0)和SL晶体管116(0)。BL晶体管114(0)由BL晶体管漏极(D)端子118(0)耦合到BL 108(0)。BL晶体管114(0)还包括配置为接收BL使能信号122(0)的BL晶体管栅极(G)端子120(0)。BL晶体管114(0)还包括BL晶体管源极(S)端子124(0)。类似地，SL晶体管116(0)由SL晶体管D端子126(0)耦合到SL 110(0)。SL晶体管116(0)还包括配置为接收SL使能信号130(0)的SL晶体管G端子128(0)。SL晶体管116(0)还包括SL晶体管S端子132(0)。
继续参照图4，隔离电路94被配置为提供用于隔离的装置。在非限制示例中，隔离电路94包括隔离晶体管134。隔离晶体管134包括隔离晶体管G端子136、隔离晶体管D端子138和隔离晶体管S端子140。隔离晶体管D端子138耦合到BL晶体管S端子124(0)和SL晶体管S端子132(0)。隔离晶体管G端子136被配置为接收控制信号96。隔离晶体管S端子140耦合到电流源88。电流源88被配置为向隔离电路94提供写入电压98。在非限制示例中，写入电压98等于电压VIO。
图5是图示用于在图4中的选择器电路84待机时，减少选择器电路84中的漏电流的示例写入驱动器过程150的流程图。结合图5引用并且这里将不重新描述图4的元件。根据写入驱动器过程150，隔离电路94接收控制信号96(块152)。如果控制信号96指示写入状态，则隔离电路94将电流源88耦合到选择器电路84，以向由选择器电路84选择用于写入操作的MRAM位单元104(0，0)提供写入电压98(块154)。如果控制信号96不指示写入状态，则隔离电路94从选择器电路84去耦合电流源88(块156)。
如图4中所示，N个BL 108(0)-108(N-1)和N个SL 110(0)-110(N-1)均被耦合到电流源88。然而，MRAM系统80中的N个BL 108(0)-108(N-1)和N个SL 110(0)-110(N-1)也可以耦合到个体电流源。就这一点而言，图6是包括写入驱动器电路82(1)的示例MRAM系统80(1)的图，其中隔离电路94(1)被配置为将图4中的N个BL 108(0)-108(N-1)和N个SL 110(0)-110(N-1)耦合到不同电流源。用共同元件编号示出在图4与6之间的共同元件，因此这里将不重新描述它们。
参照图6，写入驱动器电路82(1)包括耦合到电流源88(1)的隔离电路94(1)。电流源88(1)包括电流镜电路164、BL电流源166和SL电流源166(1)。在非限制示例中，BL电流源166包括BL电流源晶体管168。BL电流源晶体管168包括耦合到电流镜电路164的BL电流源晶体管G端子170、BL电流源晶体管S端子172、和配置为输出写入电压98(BL写入电压)的BL电流源晶体管D端子174。BL电流源晶体管S端子172耦合到BL写入电压源176。BL写入电压源176提供BL切换电流178。SL电流源166(1)包括SL电流源晶体管168(1)。SL电流源晶体管168(1)包括耦合到电流镜电路164的SL电流源晶体管G端子170(1)、SL电流源晶体管S端子172(1)、和配置为输出SL写入电压98(1)的SL电流源晶体管D端子174(1)。SL电流源晶体管S端子172(1)耦合到SL写入电压源176(1)。SL写入电压源176(1)提供SL切换电流180。在非限制示例中，BL写入电压源176和SL写入电压源176(1)可以均提供电压VIO。因而，BL写入电压98和SL写入电压98(1)可以均等于电压VIO。
继续参照图6，隔离电路94(1)包括BL隔离晶体管134(1)和SL隔离晶体管134(2)。BL隔离晶体管134(1)包括BL隔离晶体管G端子136(1)、耦合到选择器电路84中的N个BL晶体管S端子124(0)-124(N-1)的BL隔离晶体管D端子138(1)、和耦合到BL电流源晶体管D端子174的BL隔离晶体管S端子140(1)。SL隔离晶体管134(2)包括SL隔离晶体管G端子136(2)、耦合到选择器电路84中的N个SL晶体管S端子132(0)-132(N-1)的SL隔离晶体管D端子138(2)、和耦合到SL电流源晶体管D端子174(1)的SL隔离晶体管S端子140(2)。以上讨论的配置使得可以在需要时分别向N个BL 108(0)-108(N-1)和N个SL 110(0)-110(N-1)提供BL切换电流178和SL切换电流180。
继续参照图6，控制信号96在MRAM位单元104(0，0)被WL 106(0)、BL 108(0)和SL110(0)选择用于写入操作时指示写入状态。因而，BL隔离晶体管134(1)将BL电流源166耦合到BL晶体管114(0)，以向BL 108(0)提供BL切换电流178。类似地，SL隔离晶体管134(2)将SL电流源166(1)耦合到SL晶体管116(0)，以向SL 110(0)提供SL切换电流180。对照而言，控制信号86在MRAM位单元104(0，0)没有被WL 106(0)、BL 108(0)和SL 110(0)选择用于写入操作时不指示写入状态。就这一点而言，选择器电路84待机。因而，BL隔离晶体管134(1)和SL隔离晶体管134(2)分别从BL晶体管114(0)和SL晶体管116(0)去耦合BL电流源166和SL电流源166(1)，以减少选择器电路84中的漏电流。
继续参照图6，N个写入电流宿111(0)-111(N-1)分别耦合到MRAM阵列86中的N列102(0)-102(N-1)。在非限制示例中，写入电流宿111(0)耦合到列102(0)的底部，并且包括第一写入电流宿晶体管182(0)和第二写入电流宿晶体管184(0)。第一写入电流宿晶体管182(0)包括耦合到SL 110(0)的第一写入电流宿晶体管G端子186(0)。第一写入电流宿晶体管182(0)还包括耦合到BL 108(0)的第一写入电流宿晶体管S端子188(0)。第一写入电流宿晶体管182(0)还包括耦合到接地(GND)的第一写入电流宿晶体管D端子190(0)。第二写入电流宿晶体管184(0)包括耦合到BL 108(0)的第二写入电流宿晶体管G端子192(0)。第二写入电流宿晶体管184(0)还包括耦合到SL 110(0)的第二写入电流宿晶体管S端子194(0)。第二写入电流宿晶体管184(0)还包括耦合到GND的第二写入电流宿晶体管D端子196(0)。通过将写入电流宿111(0)耦合到列102(0)的底部，BL切换电流178和SL切换电流180可以在流过MRAM位单元104(0，0)之后被恰当地终止。
如先前在图4中讨论的那样，隔离电路94在选择器电路84待机时从选择器电路84去耦合电流源88。在写入操作期间，控制信号96使隔离电路94将电流源88耦合到选择器电路84，以向选择器电路84提供写入电压98。作为结果，选择器电路84在选择器电路84耦合到电流源88时经受相对大的电压改变。因而，选择器电路84中的N个BL晶体管114(0)-114(N-1)和N个SL晶体管116(0)-116(N-1)必须具有相对厚的氧化物层，以抵挡相对大的电压改变，因此造成选择器电路84的占位面积增加。因此，期望通过减小N个BL晶体管114(0)-114(N-1)和N个SL晶体管116(0)-116(N-1)的尺寸，来减少选择器电路84的占位面积。就这一点而言，图7是包括写入驱动器电路82(2)的示例MRAM系统80(2)的图，该写入驱动器电路82(2)被配置为在写入操作期间减少图4中的选择器电路84中的电压改变、因此减少选择器电路84的占位面积。用共同元件编号示出在图4和7之间的共同元件，因此这里将不重新描述它们。
写入驱动器电路82(2)包括用于在写入操作之前将选择器电路84预充电至预充电电压202的预充电电路200。在写入操作期间，控制信号96使预充电电路200从选择器电路84去耦合。控制信号96也使电流源88经过隔离电路94耦合到选择器电路84。在非限制示例中，去耦合预充电电路200和耦合电流源88同时发生。在写入操作期间，写入电压98由电流源88提供给选择器电路84。在非限制示例中，写入电压98大于预充电电压202。通过将选择器电路84预充电至预充电电压202，向选择器电路84提供更小电压变化(例如写入电压98和预充电电压202的差异)用于写入操作。作为结果，向N个BL晶体管114(0)-114(N-1)和N个SL晶体管116(0)-116(N-1)提供具有更薄的氧化物层的更小晶体管(例如核心晶体管)、因此造成选择器电路84的占位面积减少。将注意预充电电压202仅为了预充电选择器电路84。就这一点而言，预充电电压202不应与在存取一个或者多个MRAM位单元104之前(例如从其读取或者向其写入)向一个或者多个MRAM位单元施加的MRAM位单元预充电电压(未示出)混淆。
继续参照图7，预充电电路200例如包括预充电晶体管204。预充电晶体管204包括预充电晶体管G端子206、预充电晶体管D端子208和预充电晶体管S端子210。如同隔离晶体管D端子138，预充电晶体管D端子208也耦合到BL晶体管S端子124(0)和SL晶体管S端子132(0)。预充电晶体管S端子210耦合到配置为向预充电电路200提供预充电电压202的预充电电压源212。在非限制示例中，预充电电压202等于电压VDD(未示出)。在另一非限制示例中，预充电电压202小于写入电压98。写入驱动器电路82(2)还包括反相器214。反相器214被配置为在输入(I)端子216上接收控制信号96。由于控制信号96由隔离晶体管134的隔离晶体管G端子136、BL隔离晶体管134(1)的BL隔离晶体管G端子136(1)、和SL隔离晶体管134(2)的SL隔离晶体管G端子136(2)接收，所以I端子216也与隔离晶体管G端子136、BL隔离晶体管G端子136(1)和SL隔离晶体管G端子136(2)耦合。在非限制示例中，控制信号96被配置为指示预充电状态(未示出)或者写入状态(未示出)。例如可以通过将控制信号96断言为逻辑低来提供预充电状态，并且可以通过将控制信号96断言为逻辑高来提供写入状态。就这一点而言，如果断言控制信号96为逻辑低，则反相器214将控制信号96反相成代表逻辑高的反相控制信号96’。反相器214然后从输出(O)端子218向预充电晶体管G端子206提供反相控制信号96’。就这一点而言，在提供控制信号96为逻辑低时，预充电电路200在隔离电路94从选择器电路84被去耦合之时耦合到选择器电路84。对照而言，在提供控制信号96为逻辑高时，隔离电路94在预充电电路200从选择器电路84被去耦合之时耦合到选择器电路84。换而言之，反相器214可以保证隔离电路94和预充电电路200不同时耦合到选择器电路84。
继续参照图7，在选择器电路84待机时，隔离电路94从耦合元件112(0)去耦合电流源88、因而从MRAM位单元104(0，0)去耦合电流源88。作为结果，有流过耦合元件112(0)中的BL晶体管114(0)或者SL晶体管116(0)的小电流、因此造成选择器电路84中的漏电流减少。在向MRAM位单元104(0，0)写入数据时，隔离电路94将电流源88耦合到耦合元件112(0)以提供写入电压98。如果逻辑‘0’将被写入到MRAM位单元104(0，0)，则断言BL使能信号122(0)，并且切换电流经过BL晶体管114(0)从电流源88流向MRAM位单元104(0，0)。切换电流90归宿于写入电流宿111(0)。如果逻辑‘1’将被写入到MRAM位单元104(0，0)，则断言SL使能信号130(0)，并且切换电流92经过SL晶体管116(0)从电流源88流向MRAM位单元104(0，0)。同样，切换电流92归宿于写入电流宿111(0)。然而，必须设计BL晶体管114(0)和SL晶体管116(0)，以处置从零或者接近零的电平到写入电压98的电平的瞬时电压摆动。作为结果，BL晶体管114(0)和SL晶体管116(0)必须是用更厚的氧化物层制成的更大尺寸的晶体管、因此引起选择器电路84的占位面积增加。
继续参照图7，在写入驱动器电路82(2)中提供预充电电路200，以帮助减少选择器电路84的占位面积。在向MRAM位单元104(0，0)写入数据之前，预充电电路200耦合到耦合元件112(0)，并且隔离电路94从耦合元件112(0)被去耦合。通过将预充电电路200耦合到耦合元件112(0)，向BL晶体管114(0)和SL晶体管116(0)提供预充电电压202。如先前讨论的那样，预充电电压202在这一示例中小于由电流源88提供的写入电压98。在向MRAM位单元104(0，0)的写入操作期间，预充电电路200从耦合元件112(0)被去耦合，并且隔离电路94耦合到耦合元件112(0)，以向MRAM位单元104(0，0)提供写入电压98和切换电流90或者92。由于BL晶体管114(0)和SL晶体管116(0)已经被预充电至预充电电压202，所以减少BL晶体管114(0)和SL晶体管116(0)中的瞬时电压摆动。作为结果，可以提供BL晶体管114(0)和SL晶体管116(0)作为用更薄的氧化物层制成的更小尺寸的晶体管(例如核心晶体管)、因此造成选择器电路84的占位面积减少。
图8是图示用于减少图7中的选择器电路84的占位面积的示例写入驱动器过程220的流程图。结合图8引用并且这里将不重新描述图7的元件。根据写入驱动器过程220，写入驱动器电路82(2)接收指示选择器电路84的预充电状态的控制信号96(块222)。响应于接收指示预充电状态的控制信号96，隔离电路94从选择器电路84去耦合电流源88(块224)。也响应于接收指示预充电状态的控制信号96，预充电电路200耦合到选择器电路84，以向选择器电路84提供预充电电压202(块226)。随后，响应于接收指示写入状态的控制信号96，预充电电路200从选择器电路84被去耦合(块228)。也响应于接收指示写入状态的控制信号96，隔离电路94将电流源88耦合到选择器电路84，以在写入操作期间向选择器电路84提供写入电压98(块230)。
根据图7，N个BL 108(0)-108(N-1)和N个SL 110(0)-110(N-1)均耦合到电流源88。然而，MRAM系统80(2)中的N个BL 108(0)-108(N-1)和N个SL 110(0)-110(N-1)也耦合到个体电流源。就这一点而言，图9是包括写入驱动器电路82(3)的示例MRAM系统80(3)的图，该写入驱动器电路82(3)被配置为分别向图9中的N个BL 108(0)-108(N-1)和N个SL 110(0)-110(N-1)提供图6中的BL切换电流178和SL切换电流180。用共同元件编号示出在图6、7和9之间的共同元件，因此这里将不重新描述它们。
参照图9，写入驱动器电路82(3)包括图6中的隔离电路94(1)、预充电电路200(1)、图6中的电流源88(1)、和预充电电压源212(1)。预充电电路200(1)包括BL预充电晶体管204(1)和SL预充电晶体管204(2)。BL预充电晶体管204(1)包括耦合到反相器214的O端子218的BL预充电晶体管G端子206(1)、耦合到选择器电路84中的N个BL晶体管S端子124(0)-124(N-1)的BL预充电晶体管D端子208(1)、和耦合到预充电电压源212(1)的BL预充电晶体管S端子210(1)。SL预充电晶体管204(2)包括耦合到反相器214的O端子218的SL预充电晶体管G端子206(2)、耦合到选择器电路84中的N个SL晶体管S端子132(0)-132(N-1)的SL预充电晶体管D端子208(2)、和耦合到预充电电压源212(1)的SL预充电晶体管S端子210(2)。有了这样的预充电电路布置，可以在需要时将N个BL 108(0)-108(N-1)和N个SL 110(0)-110(N-1)预充电至个体预充电电压。
根据这里公开的方面的用于减少电阻式RAM漏电流和切换电流变化的写入驱动器电路可以被提供在任何基于处理器的设备中或者被集成到任何基于处理器的设备中。示例而无限制地包括机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携计算机、桌面型计算机、个人数字助理(PDA)、监视器、计算机监视器、电视、调谐器、无线电装置、卫星无线电装置、音乐播放器、数字音乐播放器、便携音乐播放器、数字视频播放器、视频播放器、数字视频盘(DVD)播放器和便携数字视频播放器。
就这一点而言，图10图示可以分别采用图4、6、7和9中所示写入驱动器电路82、82(1)、82(2)和82(3)的基于处理器的系统240的示例。在这一示例中，基于处理器的系统240包括一个或者多个中央处理单元(CPU)242，该一个或者多个中央处理单元(CPU)242每个包括一个或者多个处理器244。一个或者多个CPU 242可以具有耦合到一个或者多个处理器244用于迅速存取暂时地存储的数据的高速缓存存储器246。高速缓存存储器246可以分别采用图4、6、7和9中所示写入驱动器电路82、82(1)、82(2)和82(3)。一个或者多个CPU 242耦合到系统总线248并且可以相互耦合在基于处理器的系统240中包括的主控和从属设备。众所周知，一个或者多个CPU 242通过在系统总线248之上交换地址、控制和数据信息来与这些其它设备通信。例如一个或者多个CPU 242可以向存储器控制器250传达总线事务请求作为从属设备的示例。虽然在图10中未图示，但是可以提供多个系统总线248，其中每个系统总线248构成不同结构。
其它主控和从属设备可以连接到系统总线248。如图10中所示，作为示例，这些设备可以包括存储器系统252、一个或者多个输入设备254、一个或者多个输出设备256、一个或者多个网络接口设备258和一个或者多个显示控制器260。一个或者多个输入设备254可以包括任何类型的输入设备、包括但不限于输入键、开关、语音处理器等。一个或者多个输出设备256可以包括任何类型的输出设备、包括但不限于音频、视频、其它可视指示器等。一个或者多个网络接口设备258可以是配置为允许向和从网络262交换数据的任何设备。网络262可以是任何类型的网络、包括但不限于有线或者无线网络、专有或者公用网络、局域网(LAN)、广域网(WLAN)或者因特网。一个或者多个网络接口设备258可以被配置为支持希望的任何类型的通信协议。存储器系统252可以包括可以分别采用图4、6、7和9中所示写入驱动器电路82、82(1)、82(2)和82(3)的一个或者多个存储器单元264(0)-264(N)。
一个或者多个CPU 242也可以被配置为通过系统总线248访问一个或者多个显示控制器260以控制向一个或者多个显示器266发送的信息。一个或者多个显示控制器260向一个或者多个显示器266发送将经由一个或者多个视频处理器268显示的信息，该一个或者多个视频处理器268将待显示的信息处理成适合用于一个或者多个显示器266的格式。一个或者多个显示器266可以包括任何类型的显示器、包括但不限于阴极射线管(CRT)、液晶显示器(LCD)、等离子体显示器等。
本领域技术人员还将认识可以实施与这里公开的方面结合描述的各种说明性逻辑块、模块、电路和算法作为电子硬件、在存储器中或者在另一计算机可读介质中存储并且由处理器或者其它处理设备执行的指令或者二者的组合。可以在作为示例的任何电路、硬件部件、集成电路(IC)或者IC芯片中采用这里描述的主控和从属设备。这里公开的存储器可以是任何类型和大小的存储器并且可以被配置为存储希望的任何类型的信息。为了清楚地说明这一可互换性，各种说明性部件、块、模块、电路和步骤以上已经一般地按照它们的功能来描述。如何实施这样的功能依赖于对总体系统施加的特定应用、设计选择和/或设计约束。本领域技术人员可以对于每个特定应用以可变方式实施描述的功能，但是不应解释这样的实施决策为引起从本公开的范围的脱离。
可以用设计为执行这里描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其它可编程逻辑器件、分立门或者晶体管逻辑、分立硬件部件或者其任何组合实施或者执行与这里公开的方面结合描述的各种说明性逻辑块、模块和电路。处理器可以是微处理器，但是备选地，处理器可以是任何常规处理器、控制器、微控制器或者状态机。也可以实施处理器作为计算设备的组合、例如DSP和微处理器的组合、多个微处理器、与DSP核结合的一个或者多个微处理器或者任何其它这样的配置。
这里公开的方面可以在硬件中和在硬件中存储的指令中被体现并且可以例如驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可拆卸盘、CD-ROM或者本领域已知的任何其它形式的计算机可读介质中。示例存储介质耦合到处理器，从而处理器可以从存储介质读取信息和向存储介质写入信息。备选地，存储介质可以与处理器一体。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在远程站中。备选地，处理器和存储介质可以作为分立部件驻留在远程站、基站或者服务器中。
也注意描述在这里的示例方面中的任何示例方面中描述的操作步骤以提供示例和讨论。可以在与所示序列不同的许多序列中执行描述的操作。另外，实际上可以在多个不同步骤中执行在单个操作步骤中描述的操作。附加地，可以组合在示例方面中讨论的一个或者多个操作步骤。将理解在流程图中图示的操作步骤可以受到如本领域技术人员将容易地清楚的许多不同修改。本领域技术人员也将理解可以使用各种不同技术和技能中的任何技术和技能来表示信息和信号。例如可以贯穿以上描述而引用的数据、指令、命令、信息、信号、位、符号和码片可以由电压、电流、电磁波、磁场或者磁粒子、光场或者光粒子或者其任何组合表示。
提供本公开的前文描述以使本领域技术人员能够实现或者使用本公开。对本公开的各种修改将容易地为本领域技术人员所清楚，并且这里定义的通用原理可以应用于其它变化而不脱离本公开的精神或者范围。因此，本公开不旨在于限于这里描述的示例和设计、但是将被赋予与这里公开的原理和新颖特征一致的最广范围。

Claims (29)

1.一种用于向电阻式随机存取存储器(RAM)阵列写入数据的写入驱动器电路，包括：
隔离电路，被耦合到：
电流源；以及
选择器电路，被配置为选择电阻式RAM阵列中的一个或者多个电阻式RAM位单元用于写入操作；
其中所述隔离电路被配置为：
接收控制信号；
如果所述控制信号指示用于所述写入操作的写入状态，则将所述电流源耦合到所述选择器电路，以向由所述选择器电路选择的所述一个或者多个电阻式RAM位单元提供写入电压；以及
如果所述控制信号不指示所述写入状态，则从所述选择器电路去耦合所述电流源。
2.根据权利要求1所述的写入驱动器电路，其中：
所述选择器电路包括多个耦合元件，其中所述多个耦合元件中的每个耦合元件包括：
位线(BL)晶体管，被耦合到所述电阻式RAM阵列中的相应BL；以及
源极线(SL)晶体管，被耦合到所述电阻式RAM阵列中的相应SL。
3.根据权利要求2所述的写入驱动器电路，其中所述隔离电路还被配置为：
如果所述控制信号指示所述写入状态，则将所述电流源耦合到所述选择器电路中的一个或者多个BL晶体管和一个或者多个SL晶体管，以向由所述选择器电路选择的所述一个或者多个电阻式RAM位单元提供所述写入电压；以及
如果所述控制信号不指示所述写入状态，则从所述选择器电路中的所述一个或者多个BL晶体管和所述一个或者多个SL晶体管去耦合所述电流源。
4.根据权利要求2所述的写入驱动器电路，其中所述隔离电路还被配置为：
如果所述控制信号指示所述写入状态，则将BL电流源和SL电流源耦合到所述选择器电路中的一个或者多个BL晶体管和一个或者多个SL晶体管，以向由所述选择器电路选择的所述一个或者多个电阻式RAM位单元提供所述写入电压；以及
如果所述控制信号不指示所述写入状态，则分别从所述选择器电路中的所述一个或者多个BL晶体管和所述一个或者多个SL晶体管去耦合所述BL电流源和所述SL电流源。
5.根据权利要求2所述的写入驱动器电路，还包括被耦合到预充电电压源和所述选择器电路的预充电电路，其中所述预充电电路被配置为：
如果所述控制信号指示用于预充电所述选择器电路的预充电状态，则将所述预充电电压源耦合到所述选择器电路，以向所述选择器电路中的所述多个耦合元件提供预充电电压；以及
如果所述控制信号不指示用于预充电所述选择器电路的所述预充电状态，则从所述选择器电路中的所述多个耦合元件去耦合所述预充电电压源。
6.根据权利要求5所述的写入驱动器电路，其中所述预充电电路还被配置为：
如果所述控制信号指示所述预充电状态，则将所述预充电电压源耦合到所述选择器电路中的每个BL晶体管和每个SL晶体管；以及
如果所述控制信号不指示所述预充电状态，则从所述选择器电路中的每个BL晶体管和每个SL晶体管去耦合所述预充电电压源。
7.根据权利要求5所述的写入驱动器电路，其中所述写入电压大于所述预充电电压。
8.根据权利要求5所述的写入驱动器电路，还包括：反相器，被配置为：
接收指示所述写入状态的所述控制信号；以及
生成用于从所述选择器电路去耦合所述预充电电路的反相控制信号。
9.根据权利要求5所述的写入驱动器电路，还包括：反相器，被配置为：
接收指示所述预充电状态的所述控制信号；以及
生成用于将所述预充电电路耦合到所述选择器电路的反相控制信号。
10.根据权利要求1所述的写入驱动器电路，其中所述电阻式RAM阵列是磁阻式RAM(MRAM)阵列。
11.一种用于向电阻式随机存取存储器(RAM)阵列写入数据的装置，包括：
用于隔离的装置，被耦合到：
电流源；以及
选择器电路，被配置为选择所述电阻式RAM阵列中的一个或者多个电阻式RAM位单元用于写入操作；
其中所述用于隔离的装置被配置为：
接收控制信号；
如果所述控制信号指示用于所述写入操作的写入状态，则将所述电流源耦合到所述选择器电路，以向由所述选择器电路选择的所述一个或者多个电阻式RAM位单元提供写入电压；以及
如果所述控制信号不指示所述写入状态，则从所述选择器电路去耦合所述电流源。
12.一种用于在写入操作期间向电阻式随机存取存储器(RAM)阵列提供写入电压的方法，包括：
由隔离电路接收控制信号；
如果所述控制信号指示写入状态，则将电流源耦合到选择器电路，其中所述电流源被配置为向由所述选择器电路选择用于所述写入操作的一个或者多个电阻式RAM位单元提供所述写入电压；以及
如果所述控制信号不指示所述写入状态，则从所述选择器电路去耦合所述电流源。
13.根据权利要求12所述的方法，其中
将所述电流源耦合到所述选择器电路包括：将所述电流源耦合到所述选择器电路中的一个或者多个位线(BL)晶体管和一个或者多个源极线(SL)晶体管；以及
从所述选择器电路去耦合所述电流源包括：从所述选择器电路中的所述一个或者多个BL晶体管和所述一个或者多个SL晶体管去耦合所述电流源。
14.根据权利要求12所述的方法，还包括：
如果所述控制信号指示预充电状态，则将预充电电路耦合到所述选择器电路，以向所述选择器电路提供预充电电压；以及
如果所述控制信号不指示所述预充电状态，则从所述选择器电路去耦合所述预充电电路。
15.根据权利要求14所述的方法，还包括：响应于接收指示所述预充电状态的所述控制信号，同时从所述选择器电路去耦合所述隔离电路、并且将所述预充电电路耦合到所述选择器电路。
16.根据权利要求14所述的方法，还包括：响应于接收指示所述写入状态的所述控制信号，同时从所述选择器电路去耦合所述预充电电路、并且将所述隔离电路耦合到所述选择器电路。
17.根据权利要求14所述的方法，还包括：响应于接收指示所述写入状态的所述控制信号，向所述电阻式RAM阵列提供大于所述预充电电压的所述写入电压。
18.一种电阻式随机存取存储器(RAM)系统，包括：
电阻式RAM阵列，包括被布置成M行和N列的多个电阻式RAM位单元，其中M和N是有限整数；
其中所述M行中的每行包括被耦合到相应字线(WL)的N个电阻式RAM位单元；
其中所述N列中的每列包括被耦合到相应位线(BL)和相应源极线(SL)的M个电阻式RAM位单元；
选择器电路，包括N个耦合元件，其中所述N个耦合元件中的每个耦合元件被配置为被耦合到所述电阻式RAM阵列中的所述N列之中的相应列，以用于写入操作；以及
写入驱动器电路，包括被耦合到所述选择器电路和电流源的隔离电路；
其中所述隔离电路被配置为：
接收控制信号；
如果所述控制信号指示用于所述写入操作的写入状态，则将所述电流源耦合到所述选择器电路，以向由所述选择器电路选择的一个或者多个电阻式RAM位单元提供写入电压；以及
如果所述控制信号不指示所述写入状态，则从所述选择器电路去耦合所述电流源。
19.根据权利要求18所述的电阻式RAM系统，还包括：
预充电电路，被耦合到所述选择器电路中的所述N个耦合元件；
预充电电压源，被耦合到所述预充电电路；以及
反相器，包括：
输入(I)端子，被耦合到所述隔离电路；以及
输出(O)端子，被耦合到所述预充电电路。
20.根据权利要求19所述的电阻式RAM系统，其中在所述选择器电路中的所述N个耦合元件之中的每个耦合元件包括：
BL晶体管，包括：
BL晶体管栅极(G)端子；
BL晶体管源极(S)端子，被耦合到所述隔离电路；以及
BL晶体管漏极(D)端子，被耦合到所述电阻式RAM阵列的所述相应列中的所述相应BL；以及
SL晶体管，包括：
SL晶体管G端子；
SL晶体管S端子，被耦合到所述隔离电路；以及
SL晶体管D端子，被耦合到所述电阻式RAM阵列的所述相应列中的所述相应SL。
21.根据权利要求20所述的电阻式RAM系统，其中所述BL晶体管和所述SL晶体管是核心晶体管。
22.根据权利要求20所述的电阻式RAM系统，其中所述预充电电路包括：预充电晶体管，所述预充电晶体管包括：
预充电晶体管G端子，被耦合到所述反相器的所述O端子；
预充电晶体管S端子，被耦合到所述预充电电压源；以及
预充电晶体管D端子，被耦合到所述选择器电路的所述N个耦合元件中的每个耦合元件中的所述BL晶体管S端子和所述SL晶体管S端子。
23.根据权利要求22所述的电阻式RAM系统，其中所述隔离电路包括隔离晶体管，所述隔离晶体管包括：
隔离晶体管G端子，被耦合到所述反相器的所述I端子；
隔离晶体管S端子，被耦合到所述电流源；以及
隔离晶体管D端子，被耦合到所述选择器电路的所述N个耦合元件中的每个耦合元件中的所述BL晶体管S端子和所述SL晶体管S端子。
24.根据权利要求19所述的电阻式RAM系统，其中所述预充电电路包括：
BL预充电晶体管，包括：
BL预充电晶体管栅极(G)端子，被耦合到所述反相器的所述O端子；
BL预充电晶体管源极(S)端子，被耦合到所述预充电电压源，其中所述预充电电压源被配置为接收预充电电压；以及
BL预充电晶体管漏极(D)端子，被耦合到所述选择器电路的所述N个耦合元件中的每个耦合元件中的BL晶体管S端子；以及
SL预充电晶体管，包括：
SL预充电晶体管G端子，被耦合到所述反相器的所述O端子；
SL预充电晶体管S端子，被耦合到所述预充电电压源，其中所述预充电电压源被配置为接收所述预充电电压；以及
SL预充电晶体管D端子，被耦合到所述选择器电路的所述N个耦合元件中的每个耦合元件中的SL晶体管S端子。
25.根据权利要求19所述的电阻式RAM系统，其中所述电流源包括：
电流镜电路；
BL电流源，包括BL电流源晶体管，其中所述BL电流源晶体管包括：
BL电流源晶体管栅极(G)端子，被耦合到所述电流镜电路；
BL电流源晶体管源极(S)端子，被耦合到写入电压源，其中所述BL电流源晶体管S端子被配置为接收BL写入电压；以及
BL电流源晶体管漏极(D)端子，以及
SL电流源，包括SL电流源晶体管，其中所述SL电流源晶体管包括：
SL电流源晶体管G端子，被耦合到所述电流镜电路；
SL电流源晶体管S端子，被耦合到所述写入电压源，其中所述SL电流源晶体管S端子被配置为接收SL写入电压；以及
SL电流源晶体管D端子。
26.根据权利要求25所述的电阻式RAM系统，其中所述隔离电路包括：
BL隔离晶体管，包括：
BL隔离晶体管G端子，被耦合到所述反相器的所述I端子；
BL隔离晶体管S端子，被耦合到所述BL电流源晶体管D端子；以及
BL隔离晶体管D端子，被耦合到所述选择器电路的所述N个耦合元件中的每个耦合元件中的BL晶体管S端子；以及
SL隔离晶体管，包括：
SL隔离晶体管G端子，被耦合到所述反相器的所述I端子；
SL隔离晶体管S端子，被耦合到所述SL电流源晶体管D端子；以及
SL隔离晶体管D端子，被耦合到所述选择器电路的所述N个耦合元件中的每个耦合元件中的SL晶体管S端子。
27.根据权利要求18所述的电阻式RAM系统，其中所述电阻式RAM阵列包括分别被耦合到所述电阻式RAM阵列中的所述N列的底部的N个写入电流宿。
28.根据权利要求27所述的电阻式RAM系统，其中所述N个写入电流宿中的每个写入电流宿包括：
第一写入电流宿晶体管，包括：
第一写入电流宿晶体管栅极(G)端子，被耦合到在所述N列之中的所述相应列的所述相应SL；
第一写入电流宿晶体管源极(S)端子，被耦合到在所述N列之中的所述相应列的所述相应BL；以及
第一写入电流宿晶体管漏极(D)端子，被耦合到接地(GND)；以及
第二写入电流宿晶体管，包括：
第二写入电流宿晶体管G端子，被耦合到在所述N列之中的所述相应列的所述相应BL；
第二写入电流宿晶体管S端子，被耦合到在所述N列之中的所述相应列的所述相应SL；以及
第二写入电流宿晶体管D端子，被耦合到所述GND。
29.根据权利要求18所述的电阻式RAM系统，其中所述选择器电路是复用器(MUX)电路。
CN201680014109.8A 2015-03-11 2016-03-01 用于电阻式随机存取存储器阵列的写入驱动器电路 Active CN107408407B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/644,631 2015-03-11
US14/644,631 US9583171B2 (en) 2015-03-11 2015-03-11 Write driver circuits for resistive random access memory (RAM) arrays
PCT/US2016/020198 WO2016144609A1 (en) 2015-03-11 2016-03-01 Write driver circuits for resistive random access memory arrays

Publications (2)

Publication Number Publication Date
CN107408407A true CN107408407A (zh) 2017-11-28
CN107408407B CN107408407B (zh) 2020-12-11

Family

ID=55521860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680014109.8A Active CN107408407B (zh) 2015-03-11 2016-03-01 用于电阻式随机存取存储器阵列的写入驱动器电路

Country Status (5)

Country Link
US (1) US9583171B2 (zh)
EP (1) EP3268967B1 (zh)
JP (1) JP2018509727A (zh)
CN (1) CN107408407B (zh)
WO (1) WO2016144609A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660440A (zh) * 2018-06-28 2020-01-07 台湾积体电路制造股份有限公司 写入线电路、浮置数据线电路及其方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10348306B2 (en) 2017-03-09 2019-07-09 University Of Utah Research Foundation Resistive random access memory based multiplexers and field programmable gate arrays
KR102435906B1 (ko) 2017-06-26 2022-08-24 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
US10535392B2 (en) 2017-06-26 2020-01-14 Samsung Electronics Co., Ltd. Integrated circuit memory device with write driver and method of operating same
US10360948B2 (en) 2017-06-26 2019-07-23 Samsung Electronics Co., Ltd. Memory device and operating method of memory device
TWI662547B (zh) * 2017-10-24 2019-06-11 塔普思科技股份有限公司 電阻性記憶元準定壓降自我中止寫入方法及其電路
US10762934B2 (en) * 2018-06-28 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage pathway prevention in a memory storage device
JP2020155186A (ja) 2019-03-22 2020-09-24 キオクシア株式会社 メモリデバイス
US10784313B1 (en) 2019-06-11 2020-09-22 International Business Machines Corporation Integrated resistive processing unit to avoid abrupt set of RRAM and abrupt reset of PCM

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080094916A1 (en) * 2006-10-24 2008-04-24 Fasoli Luca G Memory device for controlling current during programming of memory cells
US20080175041A1 (en) * 2005-03-04 2008-07-24 Fujitsu Limited Magnetic memory device, method for writing into magnetic memory device and method for reading magnetic memory device
US20120257437A1 (en) * 2011-04-07 2012-10-11 Elpida Memory, Inc. Semiconductor device
US20130215681A1 (en) * 2006-07-14 2013-08-22 Micron Technology, Inc. Current sensing for flash
US20130258766A1 (en) * 2012-03-05 2013-10-03 Stmicroelectronics S.R.L. Decoding architecture and method for phase change non-volatile memory devices
US20130272060A1 (en) * 2012-04-11 2013-10-17 Everspin Technologies, Inc. Self-referenced sense amplifier for spin torque mram
US20140219002A1 (en) * 2013-02-07 2014-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for adaptive timing write control in a memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100524944B1 (ko) * 2003-02-10 2005-10-31 삼성전자주식회사 고속의 기입 및 독출동작을 가능하게 하는 입출력 구조를갖는 반도체 메모리장치
US7057924B2 (en) 2004-01-15 2006-06-06 Infineon Technologies Ag Precharging the write path of an MRAM device for fast write operation
KR100764738B1 (ko) * 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템
KR100847314B1 (ko) 2006-09-07 2008-07-21 삼성전자주식회사 메모리 장치 및 메모리 장치의 프리차지 방법
US7692954B2 (en) 2007-03-12 2010-04-06 International Business Machines Corporation Apparatus and method for integrating nonvolatile memory capability within SRAM devices
US7626860B2 (en) 2007-03-23 2009-12-01 International Business Machines Corporation Optimized phase change write method
KR101057724B1 (ko) 2009-05-13 2011-08-18 주식회사 하이닉스반도체 반도체 메모리 장치와 그의 구동 방법
US9042163B2 (en) * 2010-05-12 2015-05-26 Qualcomm Incorporated Memory device having a local current sink
KR20120069380A (ko) * 2010-12-20 2012-06-28 에스케이하이닉스 주식회사 자기 메모리 장치 및 이를 위한 레퍼런스 셀의 프로그램 방법 및 검증 방법
KR101986335B1 (ko) * 2012-10-08 2019-06-05 삼성전자주식회사 보상 저항성 소자를 포함하는 저항성 메모리 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080175041A1 (en) * 2005-03-04 2008-07-24 Fujitsu Limited Magnetic memory device, method for writing into magnetic memory device and method for reading magnetic memory device
US20130215681A1 (en) * 2006-07-14 2013-08-22 Micron Technology, Inc. Current sensing for flash
US20080094916A1 (en) * 2006-10-24 2008-04-24 Fasoli Luca G Memory device for controlling current during programming of memory cells
US20120257437A1 (en) * 2011-04-07 2012-10-11 Elpida Memory, Inc. Semiconductor device
US20130258766A1 (en) * 2012-03-05 2013-10-03 Stmicroelectronics S.R.L. Decoding architecture and method for phase change non-volatile memory devices
US20130272060A1 (en) * 2012-04-11 2013-10-17 Everspin Technologies, Inc. Self-referenced sense amplifier for spin torque mram
US20140219002A1 (en) * 2013-02-07 2014-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for adaptive timing write control in a memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660440A (zh) * 2018-06-28 2020-01-07 台湾积体电路制造股份有限公司 写入线电路、浮置数据线电路及其方法

Also Published As

Publication number Publication date
EP3268967B1 (en) 2019-08-07
US20160267959A1 (en) 2016-09-15
EP3268967A1 (en) 2018-01-17
WO2016144609A1 (en) 2016-09-15
CN107408407B (zh) 2020-12-11
JP2018509727A (ja) 2018-04-05
US9583171B2 (en) 2017-02-28

Similar Documents

Publication Publication Date Title
CN107408407A (zh) 用于电阻式随机存取存储器阵列的写入驱动器电路
US10224368B2 (en) Voltage-switched magneto-resistive random access memory (MRAM) employing separate read operation circuit paths from a shared spin torque write operation circuit path
TWI339399B (en) Method and system for providing a magnetic memory structure utilizing spin transfer
KR102207102B1 (ko) Ｆｅｒａｍ―ｄｒａｍ 하이브리드 메모리
US10026456B2 (en) Bitline positive boost write-assist circuits for memory bit cells employing a P-type Field-Effect transistor (PFET) write port(s), and related systems and methods
CN111316358A (zh) Mos晶体管偏移消除差分电流锁存感测放大器
US20160163714A1 (en) Static random access memory (sram) bit cells with wordline landing pads split across boundary edges of the sram bit cells
US20150035032A1 (en) Nonvolatile semiconductor memory device including memory cell array with pseudo separate source line structure
CN106605268B (zh) 磁场辅助的存储器操作
TW201735030A (zh) 供應切換式雙胞元記憶位元格
CN107210059B (zh) 用于读取p型场效应晶体管(pfet)传递栅极存储器位胞元的基于pfet的读出放大器，和相关存储器系统和方法
KR20170131367A (ko) 자체 저장형 및 자체 복구형 비-휘발성 정적 랜덤 액세스 메모리
US7583554B2 (en) Integrated circuit fuse array
US11423974B2 (en) Method of forming semiconductor device including distributed write driving arrangement
US20150109850A1 (en) Memory devices
CN111512375A (zh) 被配置用于行和列转置访问操作的转置非易失性(nv)存储器(nvm)位单元和相关数据阵列
TW201514988A (zh) 在靜態隨機存取記憶體重置操作期間用於電壓或電流偏壓靜態隨機存取記憶體位元格之電路及相關系統及方法
WO2017048509A1 (en) Shared source line magnetic tunnel junction (mtj) bit cells employing uniform mtj connection patterns for reduced area
TW410339B (en) Semiconductor memory device having reduncancy memory cells incorporated into sub memory cell blocks
JP2010003391A (ja) 抵抗変化型メモリ
CN109119107B (zh) 集成电路存储器设备及其操作方法
US20080212388A1 (en) Integrated circuit fuse array
TW202143225A (zh) 記憶體元件及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant