CN107331622A - 一种采用溶液加工的高介电氧化物绝缘层薄膜晶体管的制备方法 - Google Patents

一种采用溶液加工的高介电氧化物绝缘层薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN107331622A
CN107331622A CN201710538837.5A CN201710538837A CN107331622A CN 107331622 A CN107331622 A CN 107331622A CN 201710538837 A CN201710538837 A CN 201710538837A CN 107331622 A CN107331622 A CN 107331622A
Authority
CN
China
Prior art keywords
thin
insulating layer
oxide insulating
high dielectric
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710538837.5A
Other languages
English (en)
Inventor
宁洪龙
蔡炜
姚日晖
朱镇南
魏靖林
周尚雄
钟云肖
徐苗
王磊
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201710538837.5A priority Critical patent/CN107331622A/zh
Publication of CN107331622A publication Critical patent/CN107331622A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441Deposition of conductive or insulating materials for electrodes
    • H01L21/445Deposition of conductive or insulating materials for electrodes from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明属于显示器件技术领域,公开了一种采用溶液加工的高介电氧化物绝缘层薄膜晶体管的制备方法。所述制备方法为:将ZrOCl2·8H2O溶于乙二醇单甲醚中,配置浓度为0.3~0.6mol/L的前驱体溶液,将其旋涂到ITO玻璃衬底表面,然后在300~400℃退火处理1~2h,得到氧化锆绝缘层薄膜,再通过磁控溅射镀IGZO,然后在300~400℃下退火处理,最后通过磁控溅射镀Al源漏电极,得到所述高介电氧化物绝缘层薄膜晶体管。本发明以特定的氧化物前驱体溶液通过旋涂法制备氧化物绝缘层薄膜,解决了前驱体体系不稳定,导致旋涂效果差、薄膜不均匀以及绝缘层漏电的问题,实现了低漏电高介电的性能。

Description

一种采用溶液加工的高介电氧化物绝缘层薄膜晶体管的制备 方法
技术领域
本发明属于显示器件技术领域,具体涉及一种采用溶液加工的高介电氧化物绝缘层薄膜晶体管的制备方法。
背景技术
底栅型薄膜晶体管一般由基底、栅极、栅极绝缘层、沟道层和源漏电极构成,目前一般多采用阳极氧化工艺制备底栅型薄膜晶体管绝缘层,即金属在栅极在相应电解液下,由于外加电流的作用下,在阳极上形成相应的氧化膜的过程。采用溶液加工的薄膜晶体管绝缘层通常采用高分子类聚合物(PVP等),调配好一定粘度和稳定性的溶液后,通过匀胶机旋涂在栅极上,在特定温度下烘干多余的有机溶剂成膜。但阳极氧化工艺加工温度高,且对金属栅极有一定的要求,应用有所局限。而溶液加工形成的聚合物类绝缘层平整度差,漏电流大,介电常数小,较难应用于满足显示驱动的薄膜晶体管中。而通过溶液加工制备氧化物绝缘层时,存在前驱体体系不稳定,导致旋涂效果差、薄膜不均匀以及绝缘层漏电现象的发生,溶液的配制和旋涂的工艺有待改善。
发明内容
针对以上现有技术存在的缺点和不足之处,本发明的首要目的在于提供一种采用溶液加工的高介电氧化物绝缘层薄膜晶体管的制备方法。
本发明的另一目的在于提供一种通过上述方法制备得到的高介电氧化物绝缘层薄膜晶体管。
本发明目的通过以下技术方案实现:
一种采用溶液加工的高介电氧化物绝缘层薄膜晶体管的制备方法,包括如下制备步骤:
(1)前驱体溶液配制:将ZrOCl2·8H2O(八水合氯氧化锆)溶于乙二醇单甲醚(2-MOE)中,配置浓度为0.3~0.6mol/L的前驱体溶液;
(2)衬底制备:在玻璃基板表面沉积一层图形化的ITO底栅,清洗烘干,得到ITO玻璃衬底;
(3)在ITO玻璃衬底上旋涂步骤(1)所得前驱体溶液,然后在300~400℃退火处理1~2h,得到氧化锆绝缘层薄膜;
(4)在步骤(3)的氧化锆绝缘层薄膜上通过磁控溅射镀IGZO(铟镓锌氧化物),然后在300~400℃下退火处理,最后通过磁控溅射镀Al源漏电极,得到所述高介电氧化物绝缘层薄膜晶体管。
优选地,步骤(2)中所述ITO底栅的厚度为50~150nm,步骤(3)中所述氧化锆绝缘层薄膜的厚度为60~140nm。
优选地,步骤(3)中所述旋涂的具体条件为:转速4500~6000rpm,匀胶时间40~60s,匀胶次数2~3次,每次匀胶之间退火温度200~300℃,时间3~5min。
一种高介电氧化物绝缘层薄膜晶体管,通过上述方法制备得到。
本发明的原理为:通过将ZrOCl2·8H2O溶于乙二醇单甲醚使得其可以稳定存在,并可调控粘度,然后将其旋涂在ITO玻璃衬底上,退火烘干乙二醇单甲醚后形成均匀薄膜,得到对图形化栅极有良好覆盖性的氧化物薄膜,实现高介电堆栈型底栅顶接触结构氧化物薄膜晶体管的制备。
本发明的制备方法具有如下优点及有益效果:
本发明以特定的氧化物前驱体溶液通过旋涂法制备氧化物绝缘层薄膜,解决了前驱体体系不稳定,导致旋涂效果差、薄膜不均匀以及绝缘层漏电的问题,实现了低漏电高介电的性能。
附图说明
图1和图2分别为实施例1所得高介电氧化物绝缘层薄膜晶体管的结构示意图和实物图。
图3为实施例1(0.3M 400℃)、实施例3(0.6M 400℃)和对比例1(0.1M400℃)所得薄膜晶体管的漏电流密度曲线图。
图4为实施例2和对比例2所制备的氧化锆绝缘层薄膜的偏光显微镜照片图。
图5为实施例3(0.6M 400℃)、实施例4(0.6M 300℃)和对比例3(0.6M500℃)所得薄膜晶体管的漏电流密度曲线图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述,但本发明的实施方式不限于此。
实施例1
(1)前驱体溶液配制:将0.97g ZrOCl2·8H2O(八水合氯氧化锆)溶于10ml乙二醇单甲醚(2-MOE)中,60℃下搅拌2h,得到浓度为0.3mol/L的前驱体溶液;
(2)衬底制备:在玻璃基板表面沉积一层图形化的150nm厚的ITO底栅,然后将其置于去离子水和异丙醇中分别清洗10min,放入烘干箱烘干,得到ITO玻璃衬底;
(3)在ITO玻璃衬底上旋涂步骤(1)所得前驱体溶液,旋涂转速4500rpm,匀胶时间60s,匀胶次数3次,每次匀胶之间退火温度300℃,时间5min;然后在400℃退火处理1h,得到厚度为66.98nm的氧化锆绝缘层薄膜;
(4)在步骤(3)的氧化锆绝缘层薄膜上通过磁控溅射镀IGZO(铟镓锌氧化物),然后在400℃下退火1h,最后通过磁控溅射镀Al源漏电极,得到所述高介电氧化物绝缘层薄膜晶体管。
本实施例所得高介电氧化物绝缘层薄膜晶体管的结构示意图及实物图分别如图1和图2所示。
实施例2
(1)前驱体溶液配制:将1.62g ZrOCl2·8H2O(八水合氯氧化锆)溶于10ml乙二醇单甲醚(2-MOE)中,60℃下搅拌2h,得到浓度为0.5mol/L的前驱体溶液;
(2)衬底制备:在玻璃基板表面沉积一层图形化的150nm厚的ITO底栅,然后将其置于去离子水和异丙醇中分别清洗10min,放入烘干箱烘干,得到ITO玻璃衬底;
(3)在ITO玻璃衬底上旋涂步骤(1)所得前驱体溶液,旋涂转速5000rpm,匀胶时间60s,匀胶次数3次,每次匀胶之间退火温度300℃,时间5min;然后在300℃退火处理1h,得到厚度为112nm的氧化锆绝缘层薄膜;
(4)在步骤(3)的氧化锆绝缘层薄膜上通过磁控溅射镀IGZO(铟镓锌氧化物),然后在400℃下退火1h,最后通过磁控溅射镀Al源漏电极,得到所述高介电氧化物绝缘层薄膜晶体管。
实施例3
(1)前驱体溶液配制:将1.94g ZrOCl2·8H2O(八水合氯氧化锆)溶于10ml乙二醇单甲醚(2-MOE)中,60℃下搅拌2h,得到浓度为0.6mol/L的前驱体溶液;
(2)衬底制备:在玻璃基板表面沉积一层图形化的150nm厚的ITO底栅,然后将其置于去离子水和异丙醇中分别清洗10min,放入烘干箱烘干,得到ITO玻璃衬底;
(3)在ITO玻璃衬底上旋涂步骤(1)所得前驱体溶液,旋涂转速6000rpm,匀胶时间50s,匀胶次数3次,每次匀胶之间退火温度300℃,时间5min;然后在400℃退火处理1h,得到厚度为137.14nm的氧化锆绝缘层薄膜;
(4)在步骤(3)的氧化锆绝缘层薄膜上通过磁控溅射镀IGZO(铟镓锌氧化物),然后在400℃下退火1h,最后通过磁控溅射镀Al源漏电极,得到所述高介电氧化物绝缘层薄膜晶体管。
实施例4
与实施例3相比,步骤(4)在300℃下退火1h,其它步骤及条件完全相同。对比例1
与实施例1相比,前驱体溶液的浓度为0.1mol/L,其它步骤及条件完全相同。得到厚度为22.38nm的氧化锆绝缘层薄膜。
对比例2
与实施例2相比,前驱体溶液旋涂转速为3000rpm,匀胶时间为40s,其它步骤及条件完全相同。
对比例3
与实施例3相比,步骤(4)在500℃下退火1h,其它步骤及条件完全相同。性能测试:
(1)以上实施例1(0.3M 400℃)、实施例3(0.6M 400℃)和对比例1(0.1M 400℃)所得薄膜晶体管的漏电流密度曲线图如图3所示。由图3结果可以看出,前驱体溶液浓度低于0.3M旋涂的薄膜漏电流高(由厚度差异引起),不适合用于晶体管器件。不同前驱体溶液浓度旋涂所得氧化锆绝缘层薄膜的物理特性参数如表1所示。
表1
(注:厚度越高,漏电越小)。
(2)以上实施例2和对比例2所制备的氧化锆绝缘层薄膜的偏光显微镜照片图分别如图4中的(a)、(b)所示(黑字为背面油性笔记号)。由图4结果可以看出,过低的转速和匀胶时间使得旋涂出的薄膜表面不均匀,漏电大,要根据浓度选择合适的转速和匀胶时间。
(3)以上实施例3(0.6M 400℃)、实施例4(0.6M 300℃)和对比例3(0.6M 500℃)所得薄膜晶体管的漏电流密度曲线图如图5所示。由图5结果可以看出,太高的退火温度会导致薄膜结晶,漏电流密度增大,所以选取未使薄膜结晶的300~400℃为后退火温度(旋涂每层之间的退火为了热固化薄膜(步骤(3)中的退火),从而不影响后面的旋涂过程;最后的退火(步骤(4)的退火)为反应过程)。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其它的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (4)

1.一种采用溶液加工的高介电氧化物绝缘层薄膜晶体管的制备方法,其特征在于包括如下制备步骤:
(1)前驱体溶液配制:将ZrOCl2·8H2O溶于乙二醇单甲醚中,配置浓度为0.3~0.6mol/L的前驱体溶液;
(2)衬底制备:在玻璃基板表面沉积一层图形化的ITO底栅,清洗烘干,得到ITO玻璃衬底;
(3)在ITO玻璃衬底上旋涂步骤(1)所得前驱体溶液,然后在300~400℃退火处理1~2h,得到氧化锆绝缘层薄膜;
(4)在步骤(3)的氧化锆绝缘层薄膜上通过磁控溅射镀IGZO,然后在300~400℃下退火处理,最后通过磁控溅射镀Al源漏电极,得到所述高介电氧化物绝缘层薄膜晶体管。
2.根据权利要求1所述的一种采用溶液加工的高介电氧化物绝缘层薄膜晶体管的制备方法,其特征在于:步骤(2)中所述ITO底栅的厚度为50~150nm,步骤(3)中所述氧化锆绝缘层薄膜的厚度为60~140nm。
3.根据权利要求1所述的一种采用溶液加工的高介电氧化物绝缘层薄膜晶体管的制备方法,其特征在于步骤(3)中所述旋涂的具体条件为:转速4500~6000rpm,匀胶时间40~60s,匀胶次数2~3次,每次匀胶之间退火温度200~300℃,时间3~5min。
4.一种高介电氧化物绝缘层薄膜晶体管,其特征在于:通过权利要求1~3任一项所述的方法制备得到。
CN201710538837.5A 2017-07-04 2017-07-04 一种采用溶液加工的高介电氧化物绝缘层薄膜晶体管的制备方法 Pending CN107331622A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710538837.5A CN107331622A (zh) 2017-07-04 2017-07-04 一种采用溶液加工的高介电氧化物绝缘层薄膜晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710538837.5A CN107331622A (zh) 2017-07-04 2017-07-04 一种采用溶液加工的高介电氧化物绝缘层薄膜晶体管的制备方法

Publications (1)

Publication Number Publication Date
CN107331622A true CN107331622A (zh) 2017-11-07

Family

ID=60195831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710538837.5A Pending CN107331622A (zh) 2017-07-04 2017-07-04 一种采用溶液加工的高介电氧化物绝缘层薄膜晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN107331622A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022828A (zh) * 2017-11-13 2018-05-11 华南理工大学 一种uv预处理衬底改善打印氧化物薄膜形貌的方法
CN108346703A (zh) * 2018-01-26 2018-07-31 华南理工大学 一种提高溶液法氧化物绝缘层tft偏压稳定性的方法
CN108447790A (zh) * 2018-04-10 2018-08-24 华南理工大学 一种基于低温氧化锆绝缘层的薄膜晶体管及其制备方法
CN109243992A (zh) * 2018-07-26 2019-01-18 华南理工大学 一种检测溶液法绝缘层tft质量的方法
CN109244237A (zh) * 2018-07-26 2019-01-18 华南理工大学 一种多层印刷改善溶液法氧化锆绝缘层性能的方法
CN111081876A (zh) * 2019-12-30 2020-04-28 华南理工大学 一种以高介电、宽带隙金属氧化物为绝缘层的有机薄膜晶体管及其制备方法与应用
CN111162118A (zh) * 2020-01-02 2020-05-15 歌尔股份有限公司 场效应晶体管及其制备方法
CN112053935A (zh) * 2020-09-15 2020-12-08 重庆邮电大学 一种高k值氧化锆钛复合绝缘层薄膜及其晶体管制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105914150A (zh) * 2016-04-29 2016-08-31 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板、显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105914150A (zh) * 2016-04-29 2016-08-31 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板、显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LI XIFENG,ET AL.: "Low-Temperature Solution-Processed Zirconium Oxide Gate Insulators for Thin-Film Transistors", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022828A (zh) * 2017-11-13 2018-05-11 华南理工大学 一种uv预处理衬底改善打印氧化物薄膜形貌的方法
CN108022828B (zh) * 2017-11-13 2021-05-14 华南理工大学 一种uv预处理衬底改善打印氧化物薄膜形貌的方法
CN108346703A (zh) * 2018-01-26 2018-07-31 华南理工大学 一种提高溶液法氧化物绝缘层tft偏压稳定性的方法
CN108447790A (zh) * 2018-04-10 2018-08-24 华南理工大学 一种基于低温氧化锆绝缘层的薄膜晶体管及其制备方法
CN109243992A (zh) * 2018-07-26 2019-01-18 华南理工大学 一种检测溶液法绝缘层tft质量的方法
CN109244237A (zh) * 2018-07-26 2019-01-18 华南理工大学 一种多层印刷改善溶液法氧化锆绝缘层性能的方法
CN109243992B (zh) * 2018-07-26 2020-10-27 华南理工大学 一种检测tft中通过溶液法所制备的绝缘层的质量的方法
CN111081876A (zh) * 2019-12-30 2020-04-28 华南理工大学 一种以高介电、宽带隙金属氧化物为绝缘层的有机薄膜晶体管及其制备方法与应用
CN111162118A (zh) * 2020-01-02 2020-05-15 歌尔股份有限公司 场效应晶体管及其制备方法
CN112053935A (zh) * 2020-09-15 2020-12-08 重庆邮电大学 一种高k值氧化锆钛复合绝缘层薄膜及其晶体管制备方法

Similar Documents

Publication Publication Date Title
CN107331622A (zh) 一种采用溶液加工的高介电氧化物绝缘层薄膜晶体管的制备方法
CN103165598B (zh) 包括薄膜晶体管的阵列基板及其制造方法
US11462706B2 (en) Quantum dot light emitting diode and method for manufacturing the same, and display panel
US8722442B2 (en) Nitrogen-doped transparent graphene film and manufacturing method thereof
CN104603919B (zh) 薄膜晶体管及显示装置
CN104916546B (zh) 阵列基板的制作方法及阵列基板和显示装置
US20160300955A1 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
CN202957251U (zh) 一种薄膜晶体管、阵列基板和显示装置
CN103117226B (zh) 一种合金氧化物薄膜晶体管的制备方法
CN103311313B (zh) 氧化物薄膜晶体管及其制备方法
CN108346703A (zh) 一种提高溶液法氧化物绝缘层tft偏压稳定性的方法
CN109659369A (zh) 一种金属氧化物薄膜晶体管及其钝化层的制备方法
US20190386035A1 (en) Method for manufacturing igzo thin-film transistor
CN105321827A (zh) 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管
CN103022077A (zh) 一种含氧化物薄膜晶体管的oled装置
CN105244283B (zh) 紫外微图形化氧化物薄膜的制备方法及薄膜晶体管
CN105789320A (zh) 金属氧化物薄膜晶体管及其制作方法、阵列基板
CN105304651A (zh) 阵列基板、显示器及阵列基板的制备方法
WO2020108140A1 (zh) 一种溶液法制备锆铝氧化物绝缘层薄膜及叠层结构的方法
CN104599947A (zh) 氧化锆绝缘薄膜及其制备方法
KR101383488B1 (ko) 고품위 유연 투명 전극 제작 방법 및 이를 이용하여 제작된 고품위 유연 투명 전극
CN108987410A (zh) 薄膜晶体管和阵列基板的制备方法
JP2010118445A (ja) 薄膜トランジスタ及びその製造方法
CN107833927A (zh) 一种氧化物薄膜晶体管及其制备方法
CN105097828B (zh) Tft基板结构的制作方法及tft基板结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171107