CN107318228A - 一种印制电路板的制造方法及其制造装置 - Google Patents

一种印制电路板的制造方法及其制造装置 Download PDF

Info

Publication number
CN107318228A
CN107318228A CN201710756070.3A CN201710756070A CN107318228A CN 107318228 A CN107318228 A CN 107318228A CN 201710756070 A CN201710756070 A CN 201710756070A CN 107318228 A CN107318228 A CN 107318228A
Authority
CN
China
Prior art keywords
circuit board
printed circuit
signal wire
groove
nonplanar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710756070.3A
Other languages
English (en)
Other versions
CN107318228B (zh
Inventor
王林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710756070.3A priority Critical patent/CN107318228B/zh
Publication of CN107318228A publication Critical patent/CN107318228A/zh
Application granted granted Critical
Publication of CN107318228B publication Critical patent/CN107318228B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供了一种印制电路板的制造方法及其制造装置，该制造方法包括：在待成型的印制电路板上压干膜；根据预设的带有至少一条信号线走向的底片，对带有所述干膜的所述印制电路板进行曝光及显影处理，形成至少一个凹槽；向每一个所述凹槽加印绝缘物质，形成至少一个绝缘覆盖层，其中，所述绝缘覆盖层的上表面为非平面；在每一个所述绝缘覆盖层的非平面的上表面，电镀上所述信号线。本发明提供了一种印制电路板的制造方法及其制造装置，能够降低高速信号的损耗。

Description

一种印制电路板的制造方法及其制造装置
技术领域
本发明涉及电子技术领域，特别涉及一种印制电路板的制造方法及其制造装置。
背景技术
印制电路板(Printed circuit board，PCB)，是重要的电子部件，也是电子元器件的支撑体，更是电子元器件电气连接的载体。采用印制电路板可以大大减少布线和装配的差错，也提高了自动化水平和生产劳动效率。
目前，伴随着云计算时代的到来，服务器的发展迅速崛起。在服务器的设计中，对于印制电路板上的高速信号的损耗，也有一定的要求，高速信号损耗太大，会影响印制电路板的正常工作。
但是，目前各企业在设计印制电路板上的信号线时，由于缺少对高速信号损耗的考虑，往往导致高速信号损耗严重不能满足实际业务的需求。
发明内容
本发明实施例提供了一种印制电路板的制造方法及其制造装置，能够降低高速信号的损耗。
第一方面，本发明实施例提供了一种印制电路板的制造方法，包括：
在待成型的印制电路板上压干膜；
根据预设的带有至少一条信号线走向的底片，对带有所述干膜的所述印制电路板进行曝光及显影处理，形成至少一个凹槽；
向每一个所述凹槽加印绝缘物质，形成至少一个绝缘覆盖层，其中，所述绝缘覆盖层的上表面为非平面；
在每一个所述绝缘覆盖层的非平面的上表面，电镀上所述信号线。
优选地，所述信号线与所述印制电路板的接触面的宽度满足以下公式：
其中，W用于表征所述信号线与所述印制电路板的接触面的宽度，Len用于表征信号线长度，f用于表征高速信号频率，Acond用于表征高速信号的总损耗，Z用于表征所述信号线的特性阻抗。
优选地，所述根据预设的带有至少一条信号线走向的底片，对带有所述干膜的所述印制电路板进行曝光及显影处理，形成至少一个凹槽，包括：
将所述底片压在所述印制电路板上，对带有所述底片的所述印制电路板进行曝光处理，曝光至少一处未被所述信号线走向保护的所述干膜；
对被曝光的所述印制电路板进行显影处理，去除至少一处被所述底片保护的所述干膜，并相对应的形成至少一个凹槽。
优选地，所述向每一个所述凹槽加印绝缘物质，形成至少一个绝缘覆盖层，其中，所述绝缘覆盖层的上表面为非平面，包括：
通过预先设置的表面为非平面的模具向各个所述凹槽内加印绝缘物质，形成宽度与所述凹槽的宽度相等、上表面为非平面的绝缘覆盖层。
优选地，所述在每一个所述绝缘覆盖层的非平面的上表面，电镀上所述信号线，包括：
在每一个所述绝缘覆盖层的非平面的上表面影印石墨；
在每一个被影印石墨后的所述表面上电镀所述信号线。
优选地，所述非平面的上表面包括：凹面、弧面和锥面中的任意一个或多个。
第二方面，在本发明实施例提供了一种印制电路板的制造装置，包括：
显影单元，用于在待成型的印制电路板上压干膜，用于根据预设的带有至少一条信号线走向的底片，对带有所述干膜的所述印制电路板进行曝光及显影处理，形成至少一个凹槽；
加印单元，向每一个所述显影单元形成的所述凹槽加印绝缘物质，形成至少一个绝缘覆盖层，其中，所述绝缘覆盖层的上表面为非平面；
电镀单元，用于在每一个所述加印单元形成的所述绝缘覆盖层的非平面的上表面，电镀上所述信号线。
优选地，所述显影单元，用于将所述底片压在所述印制电路板上，对带有所述底片的所述印制电路板进行曝光处理，曝光至少一处未被所述信号线走向保护的所述干膜，用于对被曝光的所述印制电路板进行显影处理，去除至少一处被所述底片保护的所述干膜，并相对应的形成至少一个凹槽。
优选地，所述加印单元，用于通过预先设置的表面为非平面的模具向各个所述显影单元形成的所述凹槽内加印绝缘物质，形成宽度与所述凹槽的宽度相等、上表面为非平面的绝缘覆盖层。
优选地，所述电镀单元，用于在每一个所述加印单元形成的所述绝缘覆盖层的非平面的上表面影印石墨，用于在每一个被影印石墨后的所述表面上电镀所述信号线。
在本发明实施例中，如需在待成型的印制电路板(例如，PP板)上电镀信号线，需要先在该板上压上干膜(例如，感光干膜)，便于根据预先设置的底片，对带有干膜的板进行曝光及显影处理，经过显影后的待成型的印制电路板上，可以形成至少一个凹槽，并向凹槽加印，上表面为非平面的绝缘物质(例如，树脂)，经过影印石墨处理，可以在绝缘物质的非平面的上表面影印上石墨，如此，即可在被影印石墨的上表面电镀信号线(例如，铜线)。由于信号线和印制电路板的接触面的宽度与高速信号的损耗成反比，而将信号线电镀在绝缘物质的非平面的上表面，能够增加信号线与印制电路板的接触面的宽度，从而实现降低高速信号的损耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的一种印制电路板的制造方法的流程图；
图2是本发明一实施例提供的另一种印制电路板的制造方法的流程图；
图3是本发明一实施例提供的一种印制电路板的制造装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种印制电路板的处理方法，包括：
步骤101：在待成型的印制电路板上压干膜；
步骤102：根据预设的带有至少一条信号线走向的底片，对带有所述干膜的所述印制电路板进行曝光及显影处理，形成至少一个凹槽；
步骤103：向每一个所述凹槽加印绝缘物质，形成至少一个绝缘覆盖层，其中，所述绝缘覆盖层的上表面为非平面；
步骤104：在每一个所述绝缘覆盖层的非平面的上表面，电镀上所述信号线。
在本发明实施例中，如需在待成型的印制电路板(例如，PP板)上电镀信号线，需要先在该板上压上干膜(例如，感光干膜)，便于根据预先设置的底片，对带有干膜的板进行曝光及显影处理，经过显影后的待成型的印制电路板上，可以形成至少一个凹槽，并向凹槽加印上表面为非平面的绝缘物质(例如，树脂)，经过影印石墨处理，可以在绝缘物质的非平面的上表面影印上石墨，如此，即可在被影印石墨的上表面电镀信号线(例如，铜线)。由于信号线和印制电路板的接触面的宽度与高速信号的损耗成反比，而将信号线电镀在绝缘物质的非平面的上表面，能够增加信号线与印制电路板的接触面的宽度，从而实现降低高速信号的损耗。
在本发明一实施例中，所述信号线与所述印制电路板的接触面的宽度满足以下公式：
其中，W用于表征所述信号线与所述印制电路板的接触面的宽度，Len用于表征信号线长度，f用于表征高速信号频率，Acond用于表征高速信号的总损耗，Z用于表征所述信号线的特性阻抗。
在本发明实施例中，根据公式可以显示出，信号线与印制电路板的接触面的宽度与高速信号的总损耗成反比，当信号线长度、高速信号频率和信号线的特性阻抗不变时，信号线与印制电路板的接触面的宽度越大，高速信号的总损耗越小。根据实际业务的需求，在已确定信号线长度、高速信号频率和信号线的特性阻抗后，在待成型的印制电路板上加印，上表面为非平面的绝缘物质，并在该上表面电镀信号线，由于被加印的绝缘物质的上表面为非平面，在电镀信号线后，可以增加信号线与印制电路板的接触面的宽度，从而能够降低高速信号的损耗。
在本发明一实施例中，所述根据预设的带有至少一条信号线走向的底片，对带有所述干膜的所述印制电路板进行曝光及显影处理，形成至少一个凹槽，包括：
将所述底片压在所述印制电路板上，对带有所述底片的所述印制电路板进行曝光处理，曝光至少一处未被所述信号线走向保护的所述干膜；
对被曝光的所述印制电路板进行显影处理，去除至少一处被所述底片保护的所述干膜，并相对应的形成至少一个凹槽。
在本发明实施例中，向待成型的印制电路板上加印绝缘物质之前，需要先将底片压在该印制电路板上，通过曝光处理(例如，利用紫外灯进行照射)，没有线路遮挡的干膜与灯光反应后变硬，紧贴在该板上，有线路遮挡的干膜仍旧是软的，再通过显影处理(例如，利用将曝光处理后的PP板放入碳酸钠溶液中刷洗)去除软的干膜，形成至少一个凹槽。在压有干膜的印制电路板上形成的至少一个凹槽，便于后续向该板加印绝缘物质时，确定需要加印的区域。
举例来说，将带有两条信号线路走向的底片压在带有感光干膜的PP板上，利用紫外灯照射该板100s，此时，没有线路遮挡的干膜与灯光反应后变硬紧贴在PP板上，有线路遮挡的干膜仍旧是软的，再将经过紫外灯照射后的PP板放入2％的碳酸钠溶液中，经过刷洗，去除两处软的干膜，形成两个凹槽。
在本发明一实施例中，所述向每一个所述凹槽加印绝缘物质，形成至少一个绝缘覆盖层，其中，所述绝缘覆盖层的上表面为非平面，包括：
通过预先设置的表面为非平面的模具向各个所述凹槽内加印绝缘物质，形成宽度与所述凹槽的宽度相等、上表面为非平面的绝缘覆盖层。
在本发明实施例中，在待成型的印制电路板上，由于该板之前贴有干膜，在部分干膜被去除后，会相对应的形成至少一个凹槽，通过预先设置的磨具向每一个凹槽加印上绝缘物质(例如，树脂)，该绝缘物质的宽度与凹槽的宽度相等，根据磨具的形状加印后的绝缘树脂的上表面为非平面(例如，绝缘树脂的上表面为凹面、弧面或者锥面)。由于被加印的绝缘物质的上表面为非平面，在该上表面电镀信号线，能够增加信号线与印制电路板的接触面的宽度，从而能够降低高速信号的损耗。
举例来说，在PP板A从碳酸钠溶液拿出后，去除感光干膜的两处位置会相对应的形成宽度为2mm、两处凹槽，向这两处凹槽内加印宽度为2mm的树脂(被加印的树脂的宽度与凹槽的宽度相等)，并根据需要达到的高速信号线损耗的最小值，通过公式计算，设计被加印的树脂的上表面为弧面。
在本发明一实施例中，所述在每一个所述绝缘覆盖层的非平面的上表面，电镀上所述信号线，包括：
在每一个所述绝缘覆盖层的非平面的上表面影印石墨；
在每一个被影印石墨后的所述表面上，电镀所述信号线。
在本发明实施例中，在待成型的印制电路板上加印绝缘物质后，不是直接电镀信号线，而是先在被加印的树脂的非平面的上表面影印石墨，通过石墨导电，实现铜离子电镀上去，完成信号线电镀工作。由于信号线是电镀在非平面的上表面，能够增加信号线与该印制电路板的接触面的宽度，从而能够降低高速信号的损耗。
在本发明一实施例中，所述非平面的上表面包括：凹面、弧面和锥面中的任意一个或多个。
在本发明实施例中，根据实际业务需求，在待成型的印制电路板上，被加印的树脂的上表面可以是凹面、弧面和锥面中任意一个或多个，在该表面上电镀信号线，能够增加信号线与该印制电路板的接触面的宽度，从而实现降低高速信号的损耗。
如图2所示，为了更加清楚的说明本发明的技术方案及优点，对本发明实施例提供了一种印制电路板的制造方法进行详细说明，具体可以包括以下步骤：
步骤201：预先设置带有至少一条信号线走向的底片。
具体地，根据实际业务需求，预先设置出信号线的走向为黑色、底色为透明的底片，以使根据该底片制作印制电路板。
举例来说，预先设计并制作出带有两条信号线，且信号线的走向为黑色、底色为透明的底片a。
步骤202：在待成型的印制电路板上压干膜。
具体地，为了根据预先设置的底片，对待成型的印制电路板(例如PP板)进行曝光机显影处理，需要先在该板上，压上干膜(即为感光干膜)。
举例来说，去除感光干膜的保护膜，并将该感光干膜贴在表面被清洁干净的PP板A上，利用吹风筒对贴膜后的PP板进行加热，使感光干膜紧贴在PP板上。
步骤203：将底片压在带有干膜的印制电路板上，对带有底片的印制电路板进行曝光处理，曝光至少一处未被信号线走向保护的干膜。
具体地，将底片压在带有干膜的待成型的印制电路板上，进行感光处理(例如，利用紫外灯进行照射)，没有线路走向遮挡的干膜与灯光反应后变硬，紧贴在该板上，有线路走向遮挡的干膜仍旧是软的。
举例来说，将底片a压在带有感光干膜的PP板A上，利用紫外灯照射该板100s，此时，没有信号线路遮挡的干膜与灯光反应后紧贴在PP板上，有线路遮挡的干膜仍旧是软的。
步骤204：对被曝光后的印制电路板进行显影处理，去除至少一处被保护的干膜，并相对应的形成至少一个凹槽。
具体地，将通过曝光处理后的印制电路板进行显影处理(例如，将感光处理后的PP板放入碳酸钠溶液中刷洗)，去除在曝光过程中两处被底片上的信号线路保护的软干膜，并相对应的形成凹槽。
举例来说，将被紫外灯照射后的PP板放入2％的碳酸钠溶液中，经过刷洗，去除软的干膜，被去除干膜的位置处形成两个凹槽。
步骤205：通过预先设置的表面为非平面的模具向各个所述凹槽内加印绝缘物质，形成宽度与凹槽的宽度相等、上表面为非平面的绝缘覆盖层。
具体地，通过预先设置的磨具向每一个凹槽内加印上绝缘物质(例如，树脂)，该绝缘物质的宽度不大于凹槽本身宽度，加印后的绝缘树脂的上表面根据实际业务需求设计为非平面(例如，绝缘树脂的上表面为凹面、弧面或者锥面)。由于被加印的绝缘物质的上表面为非平面，在该上表面电镀信号线，能够增加信号线与印制电路板的接触面的宽度，从而能够降低高速信号的损耗。
举例来说，根据实际业务需求需要达到的高速信号线损耗的最小值，通过公式计算并设计磨具内部的上表面为弧面，通过预先设置好的磨具向PP板上的两处凹槽加印树脂，形成宽度与凹槽的宽度相等、上表面为非平面的绝缘覆盖层。
步骤206：在每一个绝缘覆盖层的非平面的上表面影印石墨。
具体地，在PP板被加印上绝缘物质后，为了将信号线电镀在绝缘物质的非平面的上表面，需要先在该绝缘物质的上表面影印一层能够导电的石墨。
举例来说，在PP板A上，两处被加印的树脂的弧面上，影印上石墨。
步骤207：在每一个被影印石墨后的上表面，电镀信号线。
具体地，在绝缘物质的上表面被影印石墨后，通过石墨导电，实现铜离子电镀上去，完成信号线电镀工作。由于信号线是电镀在非平面的上表面，能够增加信号线与该印制电路板的接触面的宽度，从而能够降低高速信号。
举例来说，在两处被影印石墨的弧面上分别电镀厚度为0.1mm的信号线。
如图3所示，本发明实施例提供了一种印制电路板的制造装置，包括：
显影单元301，用于在待成型的印制电路板上压干膜，用于根据预设的带有至少一条信号线走向的底片，对带有所述干膜的所述印制电路板进行曝光及显影处理，形成至少一个凹槽；
加印单元302，向每一个所述显影单元301形成的所述凹槽加印绝缘物质，形成至少一个绝缘覆盖层，其中，所述绝缘覆盖层的上表面为非平面；
电镀单元303，用于在每一个所述加印单元302形成的所述绝缘覆盖层的非平面的上表面，电镀上所述信号线。
在本发明实施例中，如需在待成型的印制电路板(例如，PP板)上电镀信号线，不是直接在该板上电镀信号线，而是需要先通过显影单元在该板上压上干膜(例如，感光干膜)，再根据预先设置的底片，对带有干膜的板进行感光及显影处理，经过显影后的待成型的印制电路板上，去除至少一处干膜，在被显影单元去除干膜的位置处，通过加印单元加印上表面为非直线型的绝缘物质(例如，树脂)，经过影印石墨处理，可以在绝缘物质的非直线形的表面上影印石墨，如此，通过电镀单元即可在影印石墨的表面上电镀铜线。由于信号线和印制电路板的接触面的宽度与高速信号的损耗成反比，而将信号线电镀在树脂的非直线形的表面上，能够增加信号线与印制电路板的接触面的宽度，从而实现降低高速信号的损耗。
本发明一实施例中，所述显影单元，用于将所述底片压在所述印制电路板上，对带有所述底片的所述印制电路板进行曝光处理，曝光至少一处未被所述底片保护的所述干膜，用于对被曝光的所述印制电路板进行显影处理，去除至少一处被所述底片保护的所述干膜，并相对应的形成至少一个凹槽。
本发明一实施例中，所述加印单元，用于通过预先设置的表面为非平面的模具向各个所述显影单元形成的所述凹槽内加印绝缘物质，形成宽度与所述凹槽的宽度相等、上表面为非平面的绝缘覆盖层。
本发明一实施例中，所述电镀单元，用于在每一个所述加印单元形成的所述绝缘覆盖层的非平面的上表面影印石墨，用于在每一个被影印石墨后的所述表面上电镀所述信号线。
本发明各个实施例至少具有如下有益效果：
1、在本发明一实施例中，如需在待成型的印制电路板(例如，PP板)上电镀信号线，需要先在该板上压上干膜(例如，感光干膜)，便于根据预先设置的底片，对带有干膜的板进行曝光及显影处理，经过显影后的待成型的印制电路板上，可以形成至少一个凹槽，并向凹槽加印上表面为非平面的绝缘物质(例如，树脂)，经过影印石墨处理，可以在绝缘物质的非平面的上表面影印上石墨，如此，即可在被影印石墨的上表面电镀信号线(例如，铜线)。由于信号线和印制电路板的接触面的宽度与高速信号的损耗成反比，而将信号线电镀在绝缘物质的非平面的上表面，能够增加信号线与印制电路板的接触面的宽度，从而实现降低高速信号的损耗。
2、在本发明一实施例中，根据公式可以显示出，信号线与印制电路板的接触面的宽度与高速信号的总损耗成反比，当信号线长度、高速信号频率和信号线的特性阻抗不变时，信号线与印制电路板的接触面的宽度越大，高速信号的总损耗越小。根据实际业务的需求，在已确定信号线长度、高速信号频率和信号线的特性阻抗后，在待成型的印制电路板上加印，上表面为非平面的绝缘物质，并在该上表面电镀信号线，由于被加印的绝缘物质的上表面为非平面，在电镀信号线后，可以增加信号线与印制电路板的接触面的宽度，从而能够降低高速信号的损耗。
3、在本发明一实施例中，向待成型的印制电路板上加印绝缘物质之前，需要先将底片压在该印制电路板上，通过曝光处理(例如，利用紫外灯进行照射)，没有线路遮挡的干膜与灯光反应后变硬，紧贴在该板上，有线路遮挡的干膜仍旧是软的，再通过显影处理(例如，利用将曝光处理后的PP板放入碳酸钠溶液中刷洗)去除软的干膜，形成至少一个凹槽。在压有干膜的印制电路板上形成的至少一个凹槽，便于后续向该板加印绝缘物质时，确定需要加印的区域。
4、在本发明一实施例中，在待成型的印制电路板上，由于该板之前贴有干膜，在部分干膜被去除后，会相对应的形成至少一个凹槽，通过预先设置的磨具向每一个凹槽加印上绝缘物质(例如，树脂)，该绝缘物质的宽度与凹槽的宽度相等，根据磨具的形状加印后的绝缘树脂的上表面为非平面(例如，绝缘树脂的上表面为凹面、弧面或者锥面)。由于被加印的绝缘物质的上表面为非平面，在该上表面电镀信号线，能够增加信号线与印制电路板的接触面的宽度，从而能够降低高速信号的损耗。
5、在本发明一实施例中，在待成型的印制电路板上加印绝缘物质后，不是直接电镀信号线，而是先在被加印的树脂的非平面的上表面影印石墨，通过石墨导电，实现铜离子电镀上去，完成信号线电镀工作。由于信号线是电镀在非平面的上表面，能够增加信号线与该印制电路板的接触面的宽度，从而能够降低高速信号的损耗。
6、在本发明一实施例中，根据实际业务需求，在待成型的印制电路板上，被加印的树脂的上表面可以是凹面、弧面和锥面中任意一个或多个，在该表面上电镀信号线，能够增加信号线与该印制电路板的接触面的宽度，从而实现降低高速信号的损耗。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个〃····〃”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (10)

1.一种印制电路板的制造方法，其特征在于，包括：
在待成型的印制电路板上压干膜；
根据预设的带有至少一条信号线走向的底片，对带有所述干膜的所述印制电路板进行曝光及显影处理，形成至少一个凹槽；
向每一个所述凹槽加印绝缘物质，形成至少一个绝缘覆盖层，其中，所述绝缘覆盖层的上表面为非平面；
在每一个所述绝缘覆盖层的非平面的上表面，电镀上所述信号线。
2.根据权利要求1所述的制造方法，其特征在于，
所述信号线与所述印制电路板的接触面的宽度满足以下公式：
<mrow> <mi>W</mi> <mo>=</mo> <mi>L</mi> <mi>e</mi> <mi>n</mi> <mfrac> <mrow> <mn>36</mn> <msqrt> <mi>f</mi> </msqrt> </mrow> <mrow> <msub> <mi>A</mi> <mrow> <mi>c</mi> <mi>o</mi> <mi>n</mi> <mi>d</mi> </mrow> </msub> <mi>Z</mi> </mrow> </mfrac> </mrow>
其中，W用于表征所述信号线与所述印制电路板的接触面的宽度，Len用于表征信号线长度，f用于表征高速信号频率，Acond用于表征高速信号的总损耗，Z用于表征所述信号线的特性阻抗。
3.根据权利要求1所述的制造方法，其特征在于，
所述根据预设的带有至少一条信号线走向的底片，对带有所述干膜的所述印制电路板进行曝光及显影处理，形成至少一个凹槽，包括：
将所述底片压在所述印制电路板上，对带有所述底片的所述印制电路板进行曝光处理，曝光至少一处未被所述信号线走向保护的所述干膜；
对被曝光的所述印制电路板进行显影处理，去除至少一处被所述底片保护的所述干膜，并相对应的形成至少一个凹槽。
4.根据权利要求1所述的制造方法，其特征在于，
所述向每一个所述凹槽加印绝缘物质，形成至少一个绝缘覆盖层，其中，所述绝缘覆盖层的上表面为非平面，包括：
通过预先设置的表面为非平面的模具向各个所述凹槽内加印绝缘物质，形成宽度与所述凹槽的宽度相等、上表面为非平面的绝缘覆盖层。
5.根据权利要求1所述的制造方法，其特征在于，
所述在每一个所述绝缘覆盖层的非平面的上表面，电镀上所述信号线，包括：
在每一个所述绝缘覆盖层的非平面的上表面影印石墨；
在每一个被影印石墨后的所述表面上电镀所述信号线。
6.根据权利要求1所述的制造方法，其特征在于，
所述非平面的上表面包括：凹面、弧面和锥面中的任意一个或多个。
7.一种印制电路板的制造装置，其特征在于，包括：
显影单元，用于在待成型的印制电路板上压干膜，用于根据预设的带有至少一条信号线走向的底片，对带有所述干膜的所述印制电路板进行曝光及显影处理，形成至少一个凹槽；
加印单元，向每一个所述显影单元形成的所述凹槽加印绝缘物质，形成至少一个绝缘覆盖层，其中，所述绝缘覆盖层的上表面为非平面；
电镀单元，用于在每一个所述加印单元形成的所述绝缘覆盖层的非平面的上表面，电镀上所述信号线。
8.根据权利要求7所述的制造装置，其特征在于，
所述显影单元，用于将所述底片压在所述印制电路板上，对带有所述底片的所述印制电路板进行曝光处理，曝光至少一处未被所述信号线走向保护的所述干膜，用于对被曝光的所述印制电路板进行显影处理，去除至少一处被所述底片保护的所述干膜，并相对应的形成至少一个凹槽。
9.根据权利要求7所述的制造装置，其特征在于，
所述加印单元，用于通过预先设置的表面为非平面的模具向各个所述显影单元形成的所述凹槽内加印绝缘物质，形成宽度与所述凹槽的宽度相等、上表面为非平面的绝缘覆盖层。
10.根据权利要求7所述的制造装置，其特征在于，
所述电镀单元，用于在每一个所述加印单元形成的所述绝缘覆盖层的非平面的上表面影印石墨，用于在每一个被影印石墨后的所述表面上电镀所述信号线。
CN201710756070.3A 2017-08-29 2017-08-29 一种印制电路板的制造方法及其制造装置 Active CN107318228B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710756070.3A CN107318228B (zh) 2017-08-29 2017-08-29 一种印制电路板的制造方法及其制造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710756070.3A CN107318228B (zh) 2017-08-29 2017-08-29 一种印制电路板的制造方法及其制造装置

Publications (2)

Publication Number Publication Date
CN107318228A true CN107318228A (zh) 2017-11-03
CN107318228B CN107318228B (zh) 2019-09-06

Family

ID=60177386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710756070.3A Active CN107318228B (zh) 2017-08-29 2017-08-29 一种印制电路板的制造方法及其制造装置

Country Status (1)

Country Link
CN (1) CN107318228B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108012100A (zh) * 2017-11-28 2018-05-08 晶晨半导体(上海)股份有限公司 一种改善接口信号的上升沿的方法
CN108631583A (zh) * 2018-05-28 2018-10-09 郑州云海信息技术有限公司 一种多相dc-dc电源模块的布局方法及其电源模块
CN110234202A (zh) * 2018-03-06 2019-09-13 易华电子股份有限公司 提升干膜与基材结合稳固性的系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101331812A (zh) * 2006-01-27 2008-12-24 揖斐电株式会社 印刷线路板的制造方法
CN101356642A (zh) * 2006-01-27 2009-01-28 揖斐电株式会社 印刷线路板及其印刷线路板的制造方法
CN102239753A (zh) * 2008-12-05 2011-11-09 揖斐电株式会社 多层印刷线路板和多层印刷线路板的制造方法
CN103021657A (zh) * 2012-12-31 2013-04-03 广东风华高新科技股份有限公司 片式多层陶瓷电容器内电极图形印刷方法
CN106413269A (zh) * 2015-07-29 2017-02-15 印可得株式会社 印刷电路板的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101331812A (zh) * 2006-01-27 2008-12-24 揖斐电株式会社 印刷线路板的制造方法
CN101356642A (zh) * 2006-01-27 2009-01-28 揖斐电株式会社 印刷线路板及其印刷线路板的制造方法
CN102239753A (zh) * 2008-12-05 2011-11-09 揖斐电株式会社 多层印刷线路板和多层印刷线路板的制造方法
CN103021657A (zh) * 2012-12-31 2013-04-03 广东风华高新科技股份有限公司 片式多层陶瓷电容器内电极图形印刷方法
CN106413269A (zh) * 2015-07-29 2017-02-15 印可得株式会社 印刷电路板的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108012100A (zh) * 2017-11-28 2018-05-08 晶晨半导体(上海)股份有限公司 一种改善接口信号的上升沿的方法
CN110234202A (zh) * 2018-03-06 2019-09-13 易华电子股份有限公司 提升干膜与基材结合稳固性的系统
CN108631583A (zh) * 2018-05-28 2018-10-09 郑州云海信息技术有限公司 一种多相dc-dc电源模块的布局方法及其电源模块

Also Published As

Publication number Publication date
CN107318228B (zh) 2019-09-06

Similar Documents

Publication Publication Date Title
CN107318228A (zh) 一种印制电路板的制造方法及其制造装置
CN106231816A (zh) 一种无引线金手指板的制作方法
CN105208790B (zh) 一种在pcb上制作阻焊层的方法
CN102638945A (zh) 一种两次电镀制作金手指的方法
CN102264194A (zh) 分段式金手指的加工工艺
CN106852033A (zh) 高精密度局部超高电流印制电路板加工方法
CN105246264B (zh) 一种具有阻焊阶梯的阻焊层的制作方法
CN104284520A (zh) 一种pcb表面处理方法
CN104411099B (zh) 厚铜电路板电路图形的转移方法
CN110572952A (zh) 一种超薄5g类覆铜板的覆膜方法及该覆铜板的制备方法
CN103619126B (zh) 一种金属基厚铜板的外层线路的制作方法
CN105282985A (zh) 电路板单面局部镀金方法及其电路板
CN102917549A (zh) 电路板阻焊桥的加工方法
CN103874331A (zh) 一种铁氟龙高频电路板的制作方法
CN104901002A (zh) 一种制作nfc天线的方法
CN108712819B (zh) 一种印制线路板报废方法
CN106211600B (zh) 可节省铜蚀刻面积的led印刷线路板的制作方法
CN108551725A (zh) 一种印制电路板线路电镀镍金的方法及其印制电路板线路
CN109348642A (zh) 一种线路板整板电金方法
CN108366492A (zh) 一种基于手指连接位预大的无引线电镀方法
CN211019442U (zh) 一种软硬结合电路板开盖结构
CN107708337A (zh) 一种电路板及其制备方法
CN112004331B (zh) 线路板及其制备方法
CN108430171A (zh) 半加成法制作印刷电路板过程中制作孔导电层的方法
CN103118495A (zh) 一种pcb板制作工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant