CN107209811B - 用于异步切换i2c数据线的系统和方法 - Google Patents

Abstract

公开了操作具有I2C时钟引脚和I2C数据引脚的I2C从器件的方法。该方法包括：(a)经由I2C时钟引脚和I2C数据引脚接收命令，(b)将I2C数据引脚在第一持续时间驱动为逻辑低，(c)不将I2C数据引脚在第二持续时间驱动为逻辑低，以及(d)重复地交替(b)和(c)直到终止事件发生。(b)和(c)与I2C时钟引脚的转变不同步。公开了其它方法和系统。

Description

用于异步切换I2C数据线的系统和方法

相关申请的交叉引用

没有。

背景

1.公开领域

本公开大体上涉及集成电路接口协议，并且更具体地涉及内部集成电路(I2C)串行通信。

2.相关技术的描述

存在其中主器件通过串行总线与从器件进行通信的多个集成电路接口协议。接口协议I2C是其中主器件通过共享串行总线与一个或更多个从器件进行通信的示例性接口协议。主器件启动与从器件的通信。因此，从器件不能与主器件进行通信，例如，将主器件从低功耗睡眠模式唤醒。

概述

本发明在其一个形式中针对具有I2C时钟引脚和I2C数据引脚的I2C从器件。该I2C从器件被配置为在I2C时钟引脚和I2C数据引脚处接收命令，并作为响应重复地切换I2C数据引脚，直到I2C从器件检测到终止事件的发生。切换与I2C时钟引脚异步。

在一些实施例中，终止事件是I2C时钟引脚从逻辑高转变为逻辑低。

在一些实施例中，终止事件是I2C时钟引脚为逻辑低。

在一些实施例中，命令包括频率值，并且I2C从器件被配置为以由频率值指定的频率执行切换。

在一些实施例中，I2C从器件还包括占空比寄存器，并且该I2C从器件被配置为以与占空比寄存器中的值成比例的占空比执行切换。

在一些实施例中，I2C从器件还包括具有模拟输入端和数字输出端的模数转换器，并且占空比寄存器耦合到数字输出端。

在一些实施例中，终止事件是切换超过最大持续时间，并且命令包括最大持续时间的值。

在一些实施例中，终止事件是切换超过逻辑电平的最大转变次数，并且命令包括最大转变次数的值。

本发明在其另一形式中针对具有电源引脚、I2C时钟引脚和I2C数据引脚的I2C从器件。该I2C从器件被配置为经由电源引脚被供电，并使用I2C时钟引脚和I2C数据引脚接收经由I2C传输的命令，然后重复地切换I2C数据引脚，直到电源引脚被断电。切换与I2C时钟引脚异步。

在一些实施例中，命令包括频率值，并且I2C从器件被配置为以由频率值指定的频率执行切换。

在一些实施例中，I2C从器件具有占空比寄存器，并且该I2C从器件被配置为以与占空比寄存器中的值成比例的占空比执行切换。

在一些实施例中，I2C从器件具有模数转换器，并且占空比寄存器耦合到模数转换器的输出端。

本发明在其又一形式中针对操作具有I2C时钟引脚和I2C数据引脚的I2C从器件的方法。该方法包括：(a)经由I2C时钟引脚和I2C数据引脚接收命令，(b)在第一持续时间将I2C数据引脚驱动为逻辑低，(c)在第二持续时间不将I2C数据引脚驱动为逻辑低，以及(d)重复地交替(b)和(c)直到终止事件发生。(b)和(c)与I2C时钟引脚的转变不是同步的。

在一些实施例中，终止事件是I2C时钟引脚转变为逻辑低。

在一些实施例中，终止事件是I2C时钟引脚为逻辑低。

在一些实施例中，命令包括频率值，并且(d)以由频率值指定的频率发生。

在一些实施例中，命令包括持续时间值，并且第一持续时间基于持续时间值。

在一些实施例中，命令包括持续时间值，并且第一持续时间和第二持续时间的和基于持续时间值。

在一些实施例中，终止事件是(b)和(c)发生的总时间超过最大持续时间，并且命令包括对应于最大持续时间的值。

在一些实施例中，终止事件是(c)发生超过最大发生次数，并且命令包括对应于最大发生次数的值。

在一些实施例中，终止事件是I2C从器件被断电。

在一些实施例中，(b)、(c)和(d)在I2C时钟引脚为逻辑高时发生。

本发明在其另一形式中涉及具有I2C时钟引脚、I2C数据引脚和输入引脚的I2C器件。该I2C器件被配置为通过在将I2C数据引脚驱动为逻辑低和不将I2C数据引脚驱动为逻辑低之间交替来响应于经由I2C时钟引脚和I2C数据引脚接收I2C命令，直到I2C器件检测到终止事件。交替与I2C时钟引脚的转变不是同步的。

在一些实施例中，终止事件是I2C时钟引脚转变为逻辑低。

在一些实施例中，终止事件是I2C时钟引脚为逻辑低。

在一些实施例中，命令包括频率值，并且I2C器件被配置为以对应于频率值的频率执行交替。

在一些实施例中，I2C器件还包括占空比寄存器，并且I2C器件被配置为以与占空比寄存器中的值成比例的占空比执行交替。

在一些实施例中，I2C器件还包括具有模拟输入端和数字输出端的模数转换器，并且占空比寄存器耦合到数字输出端。

在一些实施例中，终止事件是交替超过最大持续时间，并且命令包括对应于最大持续时间的值。

在一些实施例中，终止事件是交替超过最大转变次数，并且命令包括对应于最大转变次数的值。

附图简述

被纳入在说明书中而且形成说明书的一部分的附图示出了本公开的数个方面，并且和描述一起用于解释本公开的原理。

图1是I2C通信的信号时序图。

图2是根据本公开的一个方面的信号时序图。

图3是根据本公开的另一方面的示意图。

图4是根据本公开的另一方面的操作I2C从器件的方法的流程图。

详细描述

在以下的描述中，参照了其中相似的数字代表相似的元素的附图。实施例被充分详细描述，以使得本领域技术人员能够实施本公开。将了解到的是，其它实施例亦可被利用，并且过程、电性以及机械上的改变等等都可加以进行，而不脱离本公开的范围。示例仅仅是代表可能的变化。某些实施例的部分及特征可以被包括于其它实施例中或是代替其他实施例的部分及特征。因此，以下的描述不应该被视为限制性的涵义，并且本公开的范围仅由所附的权利要求及其等同物来加以界定。

参照附图，特别是参照图1，其示出了本领域已知的I2C通信的信号时序图。I2C数据线和I2C时钟线显示为逻辑高、逻辑低，并在逻辑高和逻辑低之间转变。起始条件被定义为数据线从逻辑高转换为逻辑低，即下降转变，而时钟线为逻辑高。此后，数据线仅在时钟线为逻辑低时转变。因此，数据线的转变与时钟线的下降转变同步。当时钟线从逻辑低转变为逻辑高时，即上升转变时，数据线的状态被读取。如图所示，位B0在数据线的上升转变中被读取。随后的位B1-BN在时钟线的随后的上升转变中被读取。注意的是，位可由主器件或从器件读取。位可以对I2C地址、通信是从从器件读取还是写入到从器件的指示、以及诸如命令的数据进行编码。例如，位B0-B6可以是从器件地址，位B7可以是读/写指示符，位B8-B15可以是命令，位B16-B23可以是作为命令的一部分的数据。通信由停止条件终止，该停止条件被定义为数据线的上升转变，同时时钟线为逻辑高。停止条件与传输最后位之后发生的时钟线同步。

现有技术的I2C通信与由主器件驱动的时钟线同步。因此，从器件不能与主器件进行通信，例如，将主器件从低功耗睡眠模式唤醒。图2示出了根据本公开的一个实施例的信号时序图，其克服了现有技术的I2C通信系统的这些缺陷，而没有添加额外的连接和相关联的成本。

图2的左侧部分205示出了与图1的波形类似的以起始条件开始并以停止条件结束的I2C通信。在该示例中，I2C通信包含从主器件到从器件的命令。该命令是用于从器件切换数据线，直到终止事件发生。图2的右侧部分207示出了，响应于I2C通信，从器件通过在第一持续时间210将数据线驱动到逻辑低来切换数据线，然后释放数据线，使得上拉电阻器(未示出)使数据线在第二持续时间212变为逻辑高。切换包含下降沿和上升沿二者。数据线的下降转变(例如，下降转变214)和上升转变(例如，上升转变216)与时钟线异步发生。在该示例中，时钟线在切换期间为逻辑高。切换重复多个周期。

第二持续时间212与第一持续时间210的比率被称为占空比。从器件可以调整切换的占空比来传送信息，即脉宽调制(PWM)。切换的占空比可例如与耦合到从器件的传感器(例如，温度传感器)的电压输出成比例。耦合到主器件和从器件外部的数据线的电路可读取占空比，以读取温度传感器的值。

循环时间(即，第一持续时间210加第二持续时间212)确定切换的频率。诸如例如湿度传感器的一些传感器输出频率。循环时间可与传感器的输出频率成比例。

命令可包括频率值，并且从器件可以以由频率值指定的频率执行切换。这例如在从器件响应于传感器输出对切换的占空比进行调整时是有用的。频率可基于耦合到数据线的低通滤波器的截止频率来设置。命令可包括占空比值，并且从器件可以以由占空比值指定的占空比执行切换。这例如在从器件响应于传感器输出对切换频率进行调整时是有用的。

从器件继续切换I2C数据线，直到终止事件发生。终止事件可以是时钟线的下降沿220。在终止事件之后，时钟线变为逻辑高222，并且I2C总线可用于诸如图1中所示的I2C通信。主器件必须具有将时钟线驱动为逻辑低的能力，因为I2C通信需要该能力。因此，对于主器件通过操纵时钟线来生成终止事件来说并不是负担。

终止事件可能是切换超过最大持续时间218。命令可包括最大持续时间的值。通过这种方式，一旦发生最大持续时间，从器件就将自动放弃对数据线的控制。这消除了主器件生成终止事件的负担。终止事件可以是切换超过逻辑电平的最大转变次数，并且命令包括最大转变次数的值。类似地，这也消除了主器件生成终止事件的负担。可选地，从器件可仅仅继续切换I2C数据线，直到从器件被断电。一旦从器件被重新通电，它就可用于I2C通信。

切换数据线而不是时钟线是有利的，这样I2C总线上的其他器件不会将切换解释为I2C传输。由于I2C时钟线在切换期间为高，因此其他I2C从器件会将切换解释为一系列的I2C起始条件和I2C停止条件。I2C从器件将不会对这些事件做出反应，因为它们将不会接收到对它们的I2C地址寻址的命令。

经由I2C时钟引脚和I2C数据引脚接收命令可在终止事件发生之后发生。在该实施例中，从器件可在上电之后自动开始切换数据线。

图3示出了根据本公开的另一方面的示意图。串行通信系统300具有I2C主器件302和I2C从器件304。主器件302具有连接到与从器件304的I2C时钟引脚308连接的I2C时钟线306的开路集电极I/O。主器件302具有连接到与从器件304的I2C数据引脚312连接的I2C数据线310的开路集电极I/O。从器件304具有连接到系统接地的接地引脚314和连接到与电压供给320(例如，3.3V)连接的开关318的电源引脚316。开关318可以是例如晶体管。耦合到主器件302的控制线322控制开关318。上拉电阻器324和326将开关318的输出端连接到时钟线306和数据线310。主器件302可使用开关318来给从器件304通电和断电。

数据线310也连接到被配置为单位增益缓冲器的运算放大器328的输入端。运算放大器328的输出端连接到由串联的电阻器330和接地的电容器332构成的低通滤波器。低通滤波器的输出端连接到比较器334的输入端。比较器334的另一输入端连接到电压参考336。比较器334的输出端连接到主器件的唤醒输入端338，该唤醒输入端338被配置为当其被驱动为高时将主器件从睡眠中唤醒。

从器件包含模数转换器(ADC)340。ADC输入引脚342经由上拉电阻器346连接到由开关318的输出端偏置的热敏电阻器344。ADC输入引脚342处的电压与热敏电阻器344的电阻有关，该热敏电阻器的电阻与热敏电阻器344的温度有关。ADC的数字输出端连接到占空比寄存器348，该占空比寄存器可以是例如硬件寄存器、存储器单元等。

在操作中，主器件经由控制线322接通开关318，向从器件发送命令，然后进入低功耗睡眠模式。命令是经由时钟线306和数据线310被发送到从器件的I2C通信。作为响应，从器件通过如图2中所示在将I2C数据引脚312驱动为逻辑低和不将I2C数据引脚驱动为逻辑低之间交替来切换I2C数据引脚312。主器件进入睡眠，并且因此忽略数据线310的切换。切换的占空比与占空比寄存器348成比例。运算放大器328驱动低通滤波器，其将AC信号转换为DC信号，因为低通滤波器的截止频率远低于切换的频率。如果低通滤波器的输出大于对应于由热敏电阻器测量的过高温度的电压参考336，则比较器334的输出变为高，唤醒输入338变为高，并且主器件302从睡眠中唤醒。主器件302通过使时钟线306脉冲为低来响应，从器件304检测该事件并停止切换数据引脚312，并且数据线310通过上拉电阻器326被拉到逻辑高。主器件现在可以在时钟线306和数据线310上发起I2C通信。

串行通信系统300使用相同的I2C数据线310用于与I2C时钟线306同步的I2C通信，并用于PWM信息到模拟电路的异步传输。I2C数据线310的这种双重使用使主器件能够基于数据线PWM信号进入睡眠和唤醒。

注意的是，低通滤波器截止频率可被设置为远低于I2C时钟频率，例如截止频率可以是100Hz，并且I2C时钟频率可以是100kHz。在该配置中，I2C数据引脚的切换可连续发生，并且I2C通信可在I2C数据引脚为逻辑高时发生。相对短的持续时间，I2C通信的高频突发将不会显著改变低通滤波器的输出。在该示例中，I2C通信与I2C数据引脚的切换同步。

图4示出了根据本公开的另一方面的操作I2C从器件的方法400。I2C从器件具有I2C时钟引脚和I2C数据引脚。

在块402处，从器件经由I2C时钟引脚和I2C数据引脚接收命令。在块404处，从器件在第一持续时间内将I2C数据引脚驱动为逻辑低。在块406处，从器件在第二持续时间内不将I2C数据引脚驱动为逻辑低。不驱动I2C数据引脚将导致逻辑高，因为在I2C系统中，数据引脚具有到逻辑高电压的上拉电阻器。重复块404和406将产生图2的右侧部分207中所示的波形。

在块408处，从器件确定终止事件是否发生。如果没发生，则重复块404和406。如果终止事件确实发生，则方法在块410处结束。终止事件可以是例如I2C时钟引脚转变为逻辑低，I2C时钟引脚为逻辑低等。命令可包括最大持续时间，并且终止事件可以是块404和406发生的总时间超过最大持续时间。命令可包括块404和406发生的最大发生次数，并且终止事件可以是块404和406发生超过最大发生次数。终止事件可能是I2C从器件被断电。

命令可包括频率值，并且块404和406以由频率值指定的频率重复。命令可包括持续时间值，并且第一持续时间可基于持续时间值。可选地，命令可包括持续时间值，并且第一持续时间和第二持续时间的和可基于持续时间值。

注意的是，块402可代替块410在块408之后发生。在该实施例中，I2C数据引脚被切换直到终止事件发生，然后从器件经由I2C时钟引脚和I2C数据引脚接收命令。在该实施例中，从器件可在供电周期之后自动开始切换I2C数据引脚，直到终止事件发生。这在其中主器件在供电周期之后在睡眠模式下开始并如上所述切换唤醒主器件的系统中将是有用的。

前述描述示出的是本公开的各方面和示例。其并非旨在穷举。而是，其被选择以示出本公开的原理及其实际的应用，以使得本领域中的普通技术人员能够利用本公开，包含其各种自然而得的修改。所有的修改及变化被认为是在由所附的权利要求所确定的本公开的范围内。相当明显的修改包括将各种实施例的一个或更多个特征与其它实施例的特征进行组合。

Claims (14)

1.一种具有I2C时钟引脚和I2C数据引脚的I2C从器件，所述I2C从器件被配置为在所述I2C时钟引脚和所述I2C数据引脚处接收命令，并作为响应重复地切换所述I2C数据引脚，直到所述I2C从器件检测到终止事件的发生，其中，所述切换与所述I2C时钟引脚异步，所述从器件还具有占空比寄存器和模数转换器，其中，所述I2C从器件被配置为以与所述占空比寄存器中的值成比例的占空比来执行所述切换，所述模数转换器具有模拟输入端和数字输出端，并且所述占空比寄存器耦合到所述数字输出端。

2.如权利要求1所述的I2C从器件，其中，所述终止事件是所述I2C时钟引脚从逻辑高转变为逻辑低。

3.如权利要求1所述的I2C从器件，其中，所述终止事件是所述I2C时钟引脚为逻辑低。

4.如权利要求1所述的I2C从器件，其中，所述命令包括频率值，并且所述I2C从器件被配置为以由所述频率值指定的频率执行所述切换。

5.如权利要求1所述的I2C从器件，其中，所述终止事件是所述切换超过最大持续时间，并且所述命令包括所述最大持续时间的值。

6.如权利要求1所述的I2C从器件，其中，所述终止事件是所述切换超过逻辑电平的最大转变次数，并且所述命令包括所述最大转变次数的值。

7.一种具有电源引脚、I2C时钟引脚和I2C数据引脚的I2C从器件，所述I2C从器件被配置为经由所述电源引脚被供电，并使用所述I2C时钟引脚和所述I2C数据引脚接收经由I2C传输的命令，然后反复地切换所述I2C数据引脚，直到所述电源引脚被断电，其中，所述切换与所述I2C时钟引脚异步，所述I2C从器件还具有占空比寄存器和模数转换器，其中，所述I2C从器件被配置为以与所述占空比寄存器中的值成比例的占空比来执行所述切换，并且所述占空比寄存器耦合到所述模数转换器的输出端。

8.如权利要求7所述的I2C从器件，其中，所述命令包括频率值，并且所述I2C从器件被配置为以由所述频率值指定的频率执行所述切换。

9.一种具有I2C时钟引脚、I2C数据引脚和输入引脚的I2C器件，所述I2C器件被配置为通过在将所述I2C数据引脚驱动为逻辑低和不将所述I2C数据引脚驱动为逻辑低之间交替来对经由所述I2C时钟引脚和所述I2C数据引脚接收I2C命令进行响应，直到所述I2C器件检测到终止事件，其中，所述交替与所述I2C时钟引脚的转变不同步，所述I2C器件还具有占空比寄存器和模数转换器，其中，所述I2C器件被配置为以与所述占空比寄存器中的值成比例的占空比来执行所述交替，所述模数转换器具有模拟输入端和数字输出端，并且所述占空比寄存器耦合到所述数字输出端。

10.如权利要求9所述的I2C器件，其中，所述终止事件是所述I2C时钟引脚转变为逻辑低。

11.如权利要求9所述的I2C器件，其中，所述终止事件是所述I2C时钟引脚为逻辑低。

12.如权利要求9所述的I2C器件，其中，所述命令包括频率值，并且所述I2C器件被配置为以对应于所述频率值的频率执行所述交替。

13.如权利要求9所述的I2C器件，其中，所述终止事件是所述交替超过最大持续时间，并且所述命令包括对应于所述最大持续时间的值。

14.如权利要求9所述的I2C器件，其中，所述终止事件是所述交替超过最大转变次数，并且所述命令包括对应于所述最大转变次数的值。

Images