JP2009153011A - アナログ出力装置 - Google Patents
アナログ出力装置 Download PDFInfo
- Publication number
- JP2009153011A JP2009153011A JP2007330465A JP2007330465A JP2009153011A JP 2009153011 A JP2009153011 A JP 2009153011A JP 2007330465 A JP2007330465 A JP 2007330465A JP 2007330465 A JP2007330465 A JP 2007330465A JP 2009153011 A JP2009153011 A JP 2009153011A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- pwm signal
- control signal
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
【課題】 出力回路設定信号のアイソレータを必要としないアナログ出力装置を実現する。
【解決手段】 上位装置から送信されるアナログ値を表すPWM信号を、アイソレータを介して受信して電圧または電流値に変換すると共に、前記上位装置より出力される制御信号を受信する出力回路を備えるアナログ出力装置において、
前記上位装置は、前記制御信号を前記PWM信号に重畳させて前記出力回路に送信する。
【選択図】 図1
【解決手段】 上位装置から送信されるアナログ値を表すPWM信号を、アイソレータを介して受信して電圧または電流値に変換すると共に、前記上位装置より出力される制御信号を受信する出力回路を備えるアナログ出力装置において、
前記上位装置は、前記制御信号を前記PWM信号に重畳させて前記出力回路に送信する。
【選択図】 図1
Description
本発明は、上位装置から送信されるアナログ値を表すPWM信号を、アイソレータを介して受信して電圧または電流値に変換すると共に、前記上位装置より出力される制御信号を受信する出力回路を備えるアナログ出力装置に関するものである。
上位装置(マイコン)から送信されるアナログ値を表すPWM信号を、アイソレータを介して受信して電圧または電流値に変換するアナログ出力装置については、特許文献1に技術開示がある。
図6は、従来のアナログ出力装置の基本構成を示す機能ブロック図である。上位装置であるマイコン1のPWM(Pulse Width Modulation)信号発生手段11からのアナログ値は、微分器2で立ち上がり及び立下りのタイミングでパルス信号に変換され、フォトカプラ等のアイソレータ3を介して、セット/リセットフリップフロップ(以下、SRF/F)よりなるPWM信号再生器4で元のPWM信号に再生される。
再生されたPWM信号は、PWM復調器5に入力されて連続的なアナログ値に変換され、出力回路6に入力される。出力回路6は、マイコン1の制御信号出力手段12からアイソレータ3を介して与えられる制御信号を示す電圧/電流設定信号K1及び出力レンジ設定信号L1に基づいて、入力されたアナログ値を所定レンジの電圧または電流の出力信号に変換する。
図7は、図6の詳細構成を示す機能ブロック図である。マイコン1は、1チップマイクロコントローラであり、内蔵のPWMカウンタによりアナログ値を示すPWM信号をポートPWMOUTより出力する。更に、出力回路6への電圧/電流設定信号K1及び出力レンジ設定信号L1を、夫々ポートP1及びポートP0より出力する。
微分器2から発生する正及び負のパルス信号により、アイソレータ3を形成するフォトカプラ31及び32が作動し、受信したパルス信号を、PWM信号再生器4を形成するSRF/F4のリセット端子及びセット端子に入力する。
SRF/F4の出力Qに発生する再生されたPWM信号は、PWM復調器5を形成する半導体スイッチ51を駆動して、基準電圧Vrefを所定のデューティ比でスイッチングし、ローパスフィルタ52で平滑して連続的なアナログ電圧に変換する。
出力回路6は、入力されたアナログ電圧に基づいて所定のレベルの電圧または電流に変換し出力する。出力信号の形態は、マイコン1のポートP1よりフォトカプラ71を介してえられる制御信号K1により、電圧または電流を選択することができる。また、ポートP0よりフォトカプラ72を介して与えられる制御信号L1により、出力レンジを高レベルまたは低レベルに選択することができる。
図8は、出力形態選択及びレンジ選択に対応する出力信号のアナログ値を示す表である。図9は、PWM信号のディユーティ比に対応する各出力形態における出力信号のアナログ値を示す表である。
図10は、図7の各部の信号波形を示すタイムチャートである。図11は、PWM信号のデューティ比の変化に対応する各部の信号波形を示すタイムチャートである。図10において、(A)は、マイコン1から与えられるPWM信号Va1の波形であり、周期Tに対してオン時間tdのデューティを有し、オン時間の最小時間t0は、16.88%、最大時間t100は、83.33%であり、前半の16.88%と後半の16.67%がアナログ値の特定に関与していない有効デューティ範囲外の時間である。
(B)は、微分器2の微分波形であり、PWM信号の立ち上がりでフォトカプラ32を、立ち下りでフォトカプラ31を短時間駆動させる。(C)は、フォトカプラ32の出力Vd1の出力波形、(D)は、フォトカプラ31の出力Vc1の出力波形を示す。
(E)は、PWM信号再生器4の出力Ve1の出力波形、(F)は、PWM信号復調器の半導体スイッチ51の出力Vg1の波形、(G)はローパスフィルタ52の出力Vh1のアナログ信号波形を示す。
図11(A)に示すように、PWM信号のデューティ比がt0、t20、t40、t60、t80、t100のように増加すれば、(G)に示すように、ローパスフィルタ52の出力Vh1のアナログ信号がデューティ比に対応して増加する。
ほとんどの機器では、マイコン1側と出力回路6側はアイソレータ3で絶縁される。図7の構成では、PWM信号は2個のフォトカプラ31及び32で絶縁されると共に、制御信号は2個のフォトカプラ71及び72で絶縁され出力回路6側に送信される。
制御信号のアイソレータは、PWM信号の点数毎に複数個を必要とする。従って、信号点数が多いシステムでは、それらの駆動電力、実装面積、基板間接続、コスト等が負担となっている。
本発明は上述した問題点を解決するためになされたものであり、制御信号のアイソレータを必要としないアナログ出力装置の実現を目的としている。
このような課題を達成するために、本発明は次の通りの構成になっている。
(1)上位装置から送信されるアナログ値を表すPWM信号を、アイソレータを介して受信して電圧または電流値に変換すると共に、前記上位装置より出力される制御信号を受信する出力回路を備えるアナログ出力装置において、
前記上位装置は、前記制御信号を前記PWM信号に重畳させて前記出力回路に送信することを特徴とするアナログ出力装置。
(1)上位装置から送信されるアナログ値を表すPWM信号を、アイソレータを介して受信して電圧または電流値に変換すると共に、前記上位装置より出力される制御信号を受信する出力回路を備えるアナログ出力装置において、
前記上位装置は、前記制御信号を前記PWM信号に重畳させて前記出力回路に送信することを特徴とするアナログ出力装置。
(2)前記上位装置は、前記PWM信号の有効デューティ範囲外の時間帯に前記制御信号を前記PWM信号に重畳させることを特徴とする(1)に記載のアナログ出力装置。
(3)前記上位装置は、前記制御信号としてパルス数、パルス周波数、パルス幅、符号パルス、調歩同期シリアル通信の少なく共いずれかを前記PWM信号に重畳させることを特徴とする(1)または(2)に記載のアナログ出力装置。
(4)前記PWM信号から前記制御信号を抽出し、抽出された制御信号を保持すると共に、前記PWM信号の周期毎に更新して前記出力回路に渡す、制御信号抽出・ラッチ手段を備えることを特徴とする(1)乃至(3)のいずれかに記載のアナログ出力装置。
本発明の構成によれば、次のような効果を期待することができる。
(1)PWM信号に制御信号を重畳することができるので、制御信号用のアイソレータが不要となり、削減ができる。これにより、低消費電力化、部品数低減、接続線数削減を実現できる。
(1)PWM信号に制御信号を重畳することができるので、制御信号用のアイソレータが不要となり、削減ができる。これにより、低消費電力化、部品数低減、接続線数削減を実現できる。
(2)PWM信号に重畳できる制御信号の形態は、パルス数以外に、周波数、パルス幅、マンチェスタ符号パルス、調歩同期シリアル通信等、1線でディジタル伝送可能な手段はすべて適用可能であり、実施例のパルス数2ビット設定に対して、より多ビットでの回路動作設定を1線の接続で可能にできる。
以下、本発明を図面により詳細に説明する。図1は、本発明を適用したアナログ出力装置の基本構成を示す機能ブロック図である。図6で説明した従来装置の基本構成と同一要素には同一符号を付して説明を省略する。
従来装置に対比した本発明の特徴部は、マイコン100内にPWM信号発生手段101と共に制御信号出力手段102を備え、制御信号を微分器200でPWM信号に重畳させ、アイソレータ3を介して制御信号抽出・ラッチ手段300で弁別し、弁別した制御信号K1及びL1を出力回路6に入力させる構成にある。
図2は、本発明を適用したアナログ出力装置の一実施形態を示す機能ブロック図である。図7で説明した従来装置の詳細構成と同一要素には同一符号を付して説明を省略する。マイコン100からの制御信号は、パルス列の形態で与えられ、ポートP0よりパルス列混合回路202を介して従来装置と同一構成の微分器201のb1の電位点に重畳している。
制御信号抽出・ラッチ手段300は、リセット回路301、このリセット回路でリセットされる2ビットのバイナリカウンタ302、このバイナリカウンタの出力を保持すると共に、微分器201のc1点電位の立ち下がりエッジで、m0,m1信号をラッチするデータラッチ303よりなる。
従って、データラッチ303の保持値は、PWM信号の周期毎に更新される。
従って、データラッチ303の保持値は、PWM信号の周期毎に更新される。
図3は、制御信号の設定パルス数に対応した出力信号のアナログ値を示す表である。2ビット4種(0,1,2,3)の設定パルス数に対応し、電圧・電流設定信号(V/I)及びレンジ選択信号(Hi/Low)の組み合わせで出力信号の形態を4種類設定することができる。
本発明構成におけるPWM信号によるアナログ値の送信手法は、従来装置と同一である。図10で説明したように、所望のアナログ値は、PWM信号のデューティ16.66%〜83.33%の有効範囲で送信される。
有効効範囲を制限する理由は、デューティ0%及び100%付近では種々のデバイスの特性等の理由で直線性が損なわれるために、中間のデューティ時間を利用するようにしているためである。即ち、デューティ0-16.66%及び83.33-100%は、有効利用していない。この利用していないパルス幅の部分に、同一信号線を利用し、制御信号を重畳させて送信する。
図4は、図2の各部の信号波形を示すタイムチャートである。(A)は、マイコン100から与えられるPWM信号Va1の波形であり、周期Tに対してオン時間tdのデューティを有し、オン時間の最小時間t0は、16.88%、最大時間t100は、83.33%であり、前半の16.88%と後半の16.67%がアナログ値の特定に有効に関与していない時間である。
(B)は、微分器201の微分波形であり、PWM信号の立ち上がりでフォトカプラ32を、立ち下りでフォトカプラ31を短時間駆動させる。(C)は、PWM信号に重畳されるパルス信号波形である。マイコン1は、PWMOUT信号をLo→Hiに出力した一定時間(Tset時間後)、から、デューティ16.66%に相当する時間の間(Ttx部)に、毎回、所望の設定に応じた数のパルス信号を、設定パルス列混合回路202を介して出力する。
(D)は、フォトカプラ32の出力Vd1の出力波形、(E)は、フォトカプラ31の出力Vc1の出力波形である。Vd1のパルス列は、バイナリカウンタ302に入力されパルス数をカウントする。(F)は、バイナリカウンタ302の出力波形、(G)はデータラッチ303の出力波形を示す。
バイナリカウンタ302の出力信号m1,m0は、PWM信号の立下りでデータラッチ303に保持され出力回路6の電圧/電流設定信号K1(I/V)、出力レンジ設定信号L1(Hi/Low)に設定信号が与えられ、出力回路6の電圧または電流及びレンジがセットされる。
一方、PWM信号(H)は、立ち上がりでSRF/F4をセットしているため、リセット信号(E)が発生するまでの間はセット入力に上記のような設定パルスが複数来てもSRF/F4はセット状態で変わらず、出力量には影響を与えない。
(H)は、PWM信号再生器4の出力Ve1の出力波形、(I)は、PWM信号復調器の半導体スイッチ51の出力Vg1の波形、(J)はローパスフィルタ52の出力Vh1のアナログ信号波形を示す。
図5は、本発明を適用したアナログ出力装置の他の実施形態を示す機能ブロック図である。この実施形態の特徴は、マイコン1側からの制御信号を通信手段で出力回路6側に送信する構成にある。
マイコン1側では、調歩同期式シリアル通信送信手段103を備え、シリアル通信信号が微分器200でPWM信号に重畳される。出力回路側6では、調歩同期式シリアル通信受信手段400で、シリアル通信信号を復調する。
シリアル通信の形態を例示すれば、(スタートビット+データビット(8ビット)+ストップビット)のデータが調歩同期式シリアル通信送信手段103より送出される。調歩同期式シリアル通信受信手段400でデータの8ビットが抽出され、内2ビットが電圧/電流選択及びレンジ選択の設定に、6ビットが接点出力501〜506として動作する。
実施形態では、制御信号の形態としてパルス数及び調歩同期式シリアル通信を例示したが、周波数、パルス幅、マンチェスタ符号パルス等、1線でディジタル伝送可能な信号形態全てに適用可能である。
3 アイソレータ
4 PWM信号再生器
5 PWM信号復調器
6 出力回路
100 マイコン
101 PWM信号発生手段
102 制御信号出力手段
200 微分器
300 制御信号抽出・ラッチ手段
4 PWM信号再生器
5 PWM信号復調器
6 出力回路
100 マイコン
101 PWM信号発生手段
102 制御信号出力手段
200 微分器
300 制御信号抽出・ラッチ手段
Claims (4)
- 上位装置から送信されるアナログ値を表すPWM信号を、アイソレータを介して受信して電圧または電流値に変換すると共に、前記上位装置より出力される制御信号を受信する出力回路を備えるアナログ出力装置において、
前記上位装置は、前記制御信号を前記PWM信号に重畳させて前記出力回路に送信することを特徴とするアナログ出力装置。 - 前記上位装置は、前記PWM信号の有効デューティ範囲外の時間帯に前記制御信号を前記PWM信号に重畳させることを特徴とする請求項1に記載のアナログ出力装置。
- 前記上位装置は、前記制御信号としてパルス数、パルス周波数、パルス幅、符号パルス、調歩同期シリアル通信の少なく共いずれかを前記PWM信号に重畳させることを特徴とする請求項1または2に記載のアナログ出力装置。
- 前記PWM信号から前記制御信号を抽出し、抽出された制御信号を保持すると共に、前記PWM信号の周期毎に更新して前記出力回路に渡す、制御信号抽出・ラッチ手段を備えることを特徴とする請求項1乃至3のいずれかに記載のアナログ出力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007330465A JP2009153011A (ja) | 2007-12-21 | 2007-12-21 | アナログ出力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007330465A JP2009153011A (ja) | 2007-12-21 | 2007-12-21 | アナログ出力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009153011A true JP2009153011A (ja) | 2009-07-09 |
Family
ID=40921580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007330465A Pending JP2009153011A (ja) | 2007-12-21 | 2007-12-21 | アナログ出力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009153011A (ja) |
-
2007
- 2007-12-21 JP JP2007330465A patent/JP2009153011A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107209811B (zh) | 用于异步切换i2c数据线的系统和方法 | |
KR100811578B1 (ko) | 제어·감시 신호 전송 시스템 | |
CN105850021B (zh) | 用于负载调制通信接收机架构的电流表 | |
JP2016513920A (ja) | 状態周期ごとに状態を変えるとともにデータのレーン間スキューおよびデータ状態遷移グリッチに影響されない、多線データ信号からクロック信号を回復する回路 | |
CN109417401B (zh) | 电子控制系统及使用其的汽车 | |
CN108370260B (zh) | 电力线通信装置以及具备电力线通信装置的电子控制装置 | |
JP2007189520A (ja) | パルス変調方法 | |
CN105229964A (zh) | 信号处理装置 | |
KR101165941B1 (ko) | 제어/감시 신호 전송 시스템 | |
JP6027046B2 (ja) | 通信システム | |
CN111490849B (zh) | 通信设备和方法 | |
RU2615977C2 (ru) | Способ управления многоцветной сигнальной системой, а также многоцветные сигнальные системы | |
TW201336201A (zh) | 用於級聯以及串聯電池組管理的介面電路及其方法 | |
JP5518153B2 (ja) | 容量性通信回路及び通信方法 | |
JP2009153011A (ja) | アナログ出力装置 | |
CN110504799B (zh) | 对外四线马达控制系统及其数据刻录方法与线路 | |
JP4584486B2 (ja) | 制御・監視信号伝送システム | |
US7480263B2 (en) | Method and device for bi-directional half duplex transmission of data | |
US4231023A (en) | Binary to ternary converter | |
JP6969215B2 (ja) | 通信装置及び通信システム | |
CN102404262B (zh) | 用于运行功率半导体的驱动器的pwm输出端的方法 | |
JP5072813B2 (ja) | 出力ターミナル及び制御・監視信号伝送システム | |
CN110489373B (zh) | 一种串行隔离通信方法、装置及系统 | |
US11637724B2 (en) | Coding schemes for communicating multiple logic states through a digital isolator | |
US11454943B2 (en) | Serial isolation communication method, device and system |