JP6969215B2 - 通信装置及び通信システム - Google Patents

Description

本開示は、パルス幅変調信号を用いたデータ通信の技術に関する。

例えば、特許文献１には、伝送路に接続された複数のノードが、ローレベルの継続時間が異なる二種類のＰＷＭ信号からなる伝送路符号を用いて、データ通信を行う通信システムが記載されている。ＰＷＭは、パルス幅変調の略である。

特許文献１に記載の通信システムは、下記〈１〉〜〈４〉の要件を備える。
〈１〉伝送路は、異なるノードからハイレベルの信号とローレベルの信号とが同時に出力された場合には、当該伝送路の信号レベルがローレベルとなる。つまり、伝送路においては、ハイレベルとローレベルとのうち、ローレベルの方が優先される。

〈２〉伝送路符号としてのＰＷＭ信号は、ビットの境界で第１レベルとしてのハイレベルから第２レベルとしてのローレベルに変化し、ビットの途中でローレベルからハイレベルに変化する。そして、ＰＷＭ信号におけるローレベルの継続時間（以下、ローレベル時間）の違いによって、「論理値１」と「論理値０」とが区別される。例えば、ローレベル時間が異なる二種類のＰＷＭ信号のうち、ローレベル時間が短い方のＰＷＭ信号（以下、第１ＰＷＭ信号）が「論理値１」に対応し、ローレベル時間が長い方のＰＷＭ信号（以下、第２ＰＷＭ信号）が、「論理値０」に対応する。

〈３〉複数のノードのうちの１つは、伝送路を介して他のノードにクロックを供給するマスタノードになっている。マスタノードは、他のノードに対して、伝送路の信号レベルがハイレベルからローレベルに変化するエッジ、即ち、ビットの境界に相当するエッジを、クロックとして供給する。このため、マスタノードは、第１ＰＷＭ信号と第２ＰＷＭ信号との何れかを、伝送路に出力する。尚、マスタノードは、データの送信を行わない期間においても、他のノードにクロックを供給するために、伝送路に第１ＰＷＭ信号を出力し続ける。

〈４〉複数のノードのうち、マスタノード以外のノードは、マスタノードから伝送路を介してクロックが供給されるスレーブノードになっている。スレーブノードは、伝送路に第２ＰＷＭ信号を出力する場合、即ち「論理値０」を送信する場合には、伝送路の信号レベルがマスタノードの信号出力動作によってハイレベルからローレベルに変化したことを検出したタイミングで、第２ＰＷＭ信号の出力動作を開始する。

特開２０１４−３０１２５号公報

発明者の詳細な検討の結果、上記のような通信システムにおいて、通信速度を高速化し難いという課題が見いだされた。この見いだされた課題について図１２を用い説明する。
図１２において、時刻ｔ１，ｔ２の各々は、ビットの境界のタイミングである。

ＴＸｍは、マスタノードの送信バッファに入力される信号である。ＴＸｓは、スレーブノードの送信バッファに入力される信号である。この例では、送信バッファは、入力される信号がローレベルである間、伝送路の信号レベルをハイレベルからローレベルにするための信号出力動作を行う。そして、ＴＸｍのローレベル時間Ｔｍ１は、マスタノードが伝送路に第１ＰＷＭ信号を出力する場合のローレベル時間であり、ＴＸｓのローレベル時間Ｔｓ０は、スレーブノードが伝送路に第２ＰＷＭ信号を出力する場合のローレベル時間である。

Ｖｔｈは、マスタノード及びスレーブノードの各々において、伝送路の信号レベルがハイレベルかローレベルかを判定するための閾値である。
そして、図１２において、（Ａ）の部分は、伝送路の時定数が通信システムにおいて定められた規格範囲における最小値（以下、規格最小値）である場合を示しており、（Ｂ）の部分は、伝送路の時定数が上記規格範囲における最大値（以下、規格最大値）である場合を示している。伝送路の時定数は、少なくとも伝送路に接続されるノードの数によって変わる。

図１２の（Ａ），（Ｂ）に示すように、ＴＸｍがローレベルになってから、即ち、マスタノードが第１ＰＷＭ信号におけるローレベルの出力を開始してから、伝送路の信号レベルがローレベルになるまでには、伝送路の時定数に応じた遅れが生じる。

このため、ＴＸｍのローレベル時間Ｔｍ１は、図１２の（Ｂ）に示すように、伝送路の時定数が規格最大値である場合においても、伝送路の信号レベルをローレベルにすることが可能な時間に設定される。

一方、図１２の（Ａ），（Ｂ）に示すように、ＴＸｓがローレベルになるタイミング、即ち、スレーブノードが第２ＰＷＭ信号におけるローレベルの出力を開始するタイミングは、マスタノードの信号出力動作により伝送路の信号レベルが閾値Ｖｔｈまで低下したタイミングである。

そして、ＴＸｓのローレベル時間Ｔｓ０は、当該ＴＸｓがローレベルになってから、マスタノードにおけるＴＸｍがハイレベルに戻るまでの時間Ｔａよりも、所定の規定時間ＲＴ以上長い時間に設定される。伝送路における第１ＰＷＭ信号と第２ＰＷＭ信号とのローレベル時間に、規定時間ＲＴ以上の差を設ける必要があるからである。尚、時間Ｔａは、マスタノードとスレーブノードとの両方が伝送路をローレベルにする時間である。以下では、この時間Ｔａのことを、重複出力時間Ｔａという。また、図１２において、一点鎖線の波形は、スレーブノードが第２ＰＷＭ信号を出力せずに、マスタノードだけが第１ＰＷＭ信号を出力した場合の、伝送路の信号波形を表している。

ここで、図１２の（Ａ），（Ｂ）の比較から分かるように、伝送路の時定数が小さい場合ほど、ＴＸｍがローレベルになってからＴＸｓがローレベルになるまでの時間Ｔｂが短くなり、重複出力時間Ｔａは長くなる。よって、ＴＸｓのローレベル時間Ｔｓ０は、図１２の（Ａ）に示すように、伝送路の時定数が規格最小値である場合の重複出力時間Ｔａよりも規定時間ＲＴ以上長い時間に設定される。尚、図１２の（Ａ）と（Ｂ）とにおいて、ＴＸｍのローレベル時間Ｔｍ１は同じ長さであり、ＴＸｓのローレベル時間Ｔｓ０も同じ長さである。

しかし、図１２の（Ｂ）に示すように、伝送路の時定数が規格最大値である場合には、伝送路の時定数が規格最小値である場合よりも、重複出力時間Ｔａが短くなる。よって、伝送路における第１ＰＷＭ信号と第２ＰＷＭ信号とのローレベル時間に規定時間ＲＴ以上の差を設けるということに関して、ＴＸｓのローレベル時間Ｔｓ０は過大になる。

このため、通信速度が高速化されてビット長が短くなると、図１２の（Ｂ）に示すように、伝送路の信号レベルが次のビットの境界タイミングである時刻ｔ２までにハイレベルに戻らない、というビット跨ぎが生じて、データ通信を成立させることができなくなる。また、このような課題は、伝送路のローレベルに対するハイレベルの電位を高くした場合に顕著になる。

そこで、本開示は、ＰＷＭ信号を用いてデータ通信を行う通信システムにおける通信速度の高速化を、容易にする技術を提供する。

本開示の一局面の通信装置は、下記〈ａ〉〜〈ｄ〉の要件を備える通信システム（１）において、マスタノードとして用いられる通信装置（３ｍ）である。
〈ａ〉通信システムにおいて、複数のノード（３ｍ，３ｓ）が接続される伝送路（５）は、異なるノードから第１レベルの信号と第２レベルの信号とが同時に出力された場合には、当該伝送路の信号レベルが第２レベルとなるように構成されている。

〈ｂ〉通信システムにおいて、複数のノードは、ビットの境界で第１レベルから第２レベルに変化すると共にビットの途中で第２レベルから第１レベルに変化し、且つ第２レベルの継続時間である第２レベル時間が異なる二種類のパルス幅変調信号からなる伝送路符号を用いて、データ通信を行う。

〈ｃ〉通信システムにおいて、複数のノードのうちの１つは、マスタノード（３ｍ）である。マスタノードは、二種類のパルス幅変調信号のうち、第２レベル時間が短い方のパルス幅変調信号である第１ＰＷＭ信号と、第２レベル時間が長い方のパルス幅変調信号である第２ＰＷＭ信号との、何れかを伝送路に出力する。

〈ｄ〉通信システムにおいて、複数のノードのうち、マスタノード以外のノードは、スレーブノード（３ｓ）である。スレーブノードは、伝送路に第２ＰＷＭ信号を出力する場合には、伝送路の信号レベルがマスタノードの信号出力動作によって第１レベルから第２レベルに変化したことを検出したタイミングで、第２ＰＷＭ信号の出力動作を開始する。

そして、マスタノードとして用いられる本開示の一局面の通信装置は、検出部（１０ｍ，Ｓ１２０）と、時間変更部（１０ｍ，Ｓ１３０〜Ｓ１５０）と、を備える。
検出部は、伝送路の時定数と相関がある指標値を検出する。

時間変更部は、マスタノードとしての当該通信装置が伝送路に出力する第１ＰＷＭ信号の第２レベル時間を、検出部により検出された指標値に応じて変更する。時間変更部は、指標値が、通信システムにおいて定められた時定数の規格範囲における所定の時定数より大きい時定数を示す場合よりも、指標値が、前記所定の時定数より小さい時定数を示す場合の方が、第１ＰＷＭ信号の第２レベル時間を短い時間に設定する。よって、伝送路の時定数が所定の時定数より大きい場合よりも、伝送路の時定数が所定の時定数より小さい場合の方が、マスタノードとしての当該通信装置から伝送路に出力される第１ＰＷＭ信号の第２レベル時間が短くなる。

このような通信装置によれば、スレーブノードが伝送路に出力する第２ＰＷＭ信号の第２レベル時間を短くしても、その第２ＰＷＭ信号の第２レベル時間と、マスタノードとしての当該通信装置が出力する第１ＰＷＭ信号の第２レベル時間とに、差をつけ易くなる。そして、スレーブノードが出力する第２ＰＷＭ信号の第２レベル時間を短くすることができるため、伝送路の時定数が大きい場合に、伝送路の信号レベルが次のビットの境界タイミングまでに第１レベルに戻らなくなる、というビット跨ぎの発生を、抑制することができる。つまり、マスタノードが出力する第１ＰＷＭ信号の第２レベル時間と、スレーブノードが出力する第２ＰＷＭ信号の第２レベル時間とに、十分な差をつけることと、ビット跨ぎが生じないようにすることとを、両立させ易くなる。このため、通信システムにおける通信速度を高速化し易くなる。

また、本開示の一局面の通信システムは、上記〈ａ〉〜〈ｄ〉の要件を備える通信システム（１）において、マスタノード（３ｍ）が検出部（１０ｍ，Ｓ１２０）を備え、スレーブノード（３ｓ）が取得部（１０ｓ，Ｓ２２０）と時間制御部（１０ｓ，Ｓ２３０〜Ｓ２５０）とを備えても良い。

マスタノードにおいて、検出部は、伝送路の時定数と相関がある指標値を検出する。
スレーブノードにおいて、取得部は、マスタノードから検出部による前記指標値の検出結果を表す情報を取得する。そして、時間制御部は、当該スレーブノードが伝送路に出力する第２ＰＷＭ信号の第２レベル時間を、取得部により取得された情報に応じて変更する。時間制御部は、前記情報が、通信システムにおいて定められた時定数の規格範囲における所定の時定数より小さい時定数を示す場合よりも、前記情報が、前記所定の時定数より大きい時定数を示す場合の方が、第２ＰＷＭ信号の第２レベル時間を短い時間に設定する。よって、伝送路の時定数が所定の時定数より小さい場合よりも、伝送路の時定数が所定の時定数より大きい場合の方が、スレーブノードから伝送路に出力される第２ＰＷＭ信号の第２レベル時間が短くなる。

このような構成によっても、マスタノードが出力する第１ＰＷＭ信号の第２レベル時間と、スレーブノードが出力する第２ＰＷＭ信号の第２レベル時間とに、十分な差をつけることと、ビット跨ぎが生じないようにすることとを、両立させ易くなる。このため、通信システムにおける通信速度を高速化し易くなる。

尚、この欄及び特許請求の範囲に記載した括弧内の符号は、一つの態様として後述するに記載の具体的手段との対応関係を示すものであって、本開示の技術的範囲を限定するものではない。

第１実施形態の通信システムの概略構成を示すブロック図である。 伝送路を介した通信で使用される伝送路符号を説明する説明図である。 マスタノードの送信動作を説明する説明図である。 スレーブノードの送信動作を説明する説明図である。 第１実施形態のマスタノードで実行される時間変更処理を表すフローチャートである。 第１実施形態の時間変更処理の作用を表す説明図である。 送信データ信号ＴＸｍのローレベル時間Ｔｍ１が変更される場合の動作内容を表すラダーチャートである。 第１実施形態の作用と効果を説明する説明図である。 第２実施形態のマスタノードで実行される検出処理を表すフローチャートである。 第２実施形態のスレーブノードで実行される時間変更処理を表すフローチャートである。 第２実施形態の作用と効果を説明する説明図である。 課題の説明図である。

以下、図面を参照しながら、本開示の実施形態を説明する。
［１．第１実施形態］
［１−１．全体構成］
図１に示すように、第１実施形態の通信システム１は、例えば自動車に搭載される通信システムであり、複数の通信装置として、マスタノード３ｍと、少なくとも１つのスレーブノード３ｓと、を備える。マスタノード３ｍと、少なくとも１つのスレーブノード３ｓは、バス状の伝送路５を介して相互に接続されている。図１では、２つのスレーブノード３ｓが図示されているが、スレーブノード３ｓの数は、３以上であっても良いし、１であっても良い。以下では、少なくとも１つのスレーブノード３ｓとしては、１つのスレーブノード３ｓについて説明する。

マスタノード３ｍは、スレーブノード３ｓに、伝送路５を介してクロックを供給するノードである。スレーブノード３ｓは、伝送路５を介して供給されるクロックに同期して通信を実行するノードである。

マスタノード３ｍは、例えば、メータ等を制御する電子制御装置（以下、ＥＣＵ）であって良い。ＥＣＵは、「Electronic Control Unit」の略である。スレーブノード３ｓは、例えば、シートを制御するＥＣＵや、ミラーを制御するＥＣＵや、ステアリングホールの位置を制御するＥＣＵ等であって良い。尚、マスタノード３ｍとスレーブノード３ｓとを、特に区別しない場合には、それらを総称してノードと言う。そして、ノードの符号としては「３」を用いる。

［１−２．伝送路］
伝送路５は、異なるノード３から第１レベルの信号と第２レベルの信号とが同時に出力された場合には、当該伝送路５の信号レベルが第２レベルとなるように構成されている。この伝送路５の構成を利用してバス調停が実現される。ここで言うバスとは、伝送路５のことである。本実施形態では、ハイレベルが第１レベルであり、ローレベルが第２レベルであるが、逆でも良い。

伝送路５では、図２に示すように、伝送路符号として、ビットの境界で信号レベルがハイレベルからローレベルに変化すると共に、ビットの途中で信号レベルがローレベルからハイレベルに変化するＰＷＭ信号が用いられる。そして、伝送路５では、「論理値１」と「論理値０」とが、デューティ比が異なる二種類のＰＷＭ信号で表現される。デューティ比が異なるということは、ローレベル時間が異なるということである。

本実施形態では、デューティ比の異なる二種類のＰＷＭ信号のうち、ローレベル時間が短い方のＰＷＭ信号（以下、第１ＰＷＭ信号）が、「論理値１」に対応し、ローレベル時間が長い方のＰＷＭ信号（以下、第２ＰＷＭ信号）が、「論理値０」に対応する。

例えば、第１ＰＷＭ信号では、１ビットの期間のうち、概ね１／３の期間がローレベルとなり、残りの期間がハイレベルとなる。また、第２ＰＷＭ信号では、１ビットの期間のうち、概ね２／３の期間がローレベルとなり、残りの期間がハイレベルとなる。１／３や２／３という数値は一例である。そして、伝送路５上で第１ＰＷＭ信号（即ち、論理値１）と第２ＰＷＭ信号（即ち、論理値０）とが衝突すると、第２ＰＷＭ信号が調停勝ちする。尚、第１ＰＷＭ信号が「論理値０」に対応し、第２ＰＷＭ信号が「論理値１」に対応していても良い。

伝送路５において第１ＰＷＭ信号が所定の複数ビット（例えば２０ビット）以上継続している状態は、アイドル状態である。各ノード３は、伝送路５がアイドル状態にある場合に、送信を行うことができるように規定されている。そして、通信システム１では、送信の開始後に調停負けを検出したノード３が直ちに送信を停止し、調停勝ちした１つのノード３が送信を継続する、いわゆるＣＳＭＡ／ＣＡ方式のアクセス制御が採用されている。ノード３は、「論理値１」を送信したにも拘わらず、受信したデータが「論理値０」であれば、調停負けを検出することとなる。

また、ノード３間の通信に使用されるフレームは、送信を許可するデータを指定するためのヘッダと、ヘッダによって指定されたデータを送信するための可変長のレスポンスと、を備える。ヘッダには、送信を許可するデータの識別子であるＩＤが配置される。そして、フレームのバス調停での勝ち負けは、ヘッダにおけるＩＤの値によって決まる。一方、レスポンスには、データ以外に、例えば、当該レスポンスのデータサイズを示すサイズ情報と、エラーの有無をチェックするためのＣＲＣ符号が、少なくとも含まれる。

［１−３．ノード］
マスタノード３ｍは、第１ＰＷＭ信号と第２ＰＷＭ信号との何れかを伝送路５に出力する。スレーブノード３ｓは、第１ＰＷＭ信号を伝送路５に出力する動作は行わない。そして、スレーブノード３ｓは、伝送路５に第２ＰＷＭ信号を出力する場合には、伝送路５の信号レベルがマスタノード３ｍの信号出力動作によってハイレベルからローレベルに変化したことを検出したタイミングで、第２ＰＷＭ信号の出力動作を開始する。

［１−３−１．マスタノード］
図１に示すように、マスタノード３ｍは、信号処理部１０ｍと、符号化部１１ｍと、波形整形部１２ｍと、送信バッファ１３ｍと、受信バッファ１４ｍと、復号化部１５ｍと、を備える。

信号処理部１０ｍは、当該マスタノード３ｍに割り当てられた各種処理を、伝送路５を介した他ノード３（即ち、スレーブノード３ｓ）との通信によって得られた情報等に基づいて実行する。

信号処理部１０ｍは、一つあるいは複数のハードウェアを用いて実現して良い。例えば、信号処理部１０ｍがハードウェアである電子回路によって実現される場合、その電子回路は多数の論理回路を含むデジタル回路、又はアナログ回路、あるいはこれらの組合せによって実現して良い。また、信号処理部１０ｍは、例えば、ＣＰＵと、ＲＯＭ、ＲＡＭ、フラッシュメモリ等の半導体メモリ（以下、メモリ）と、を備えた少なくとも１つのマイクロコンピュータを中心に構成されても良い。この場合、信号処理部１０ｍの各種機能は、ＣＰＵが非遷移的実体的記録媒体に格納されたプログラムを実行することにより実現される。この例では、メモリが、プログラムを格納した非遷移的実体的記録媒体に該当する。

マスタノード３ｍにおいて、信号処理部１０ｍから符号化部１１ｍには、ＮＲＺ符号の送信データＴＸＤｍが入力される。ＮＲＺは、「Non Return to Zero」の略である。
符号化部１１ｍは、入力される送信データＴＸＤｍが「論理値１」である場合は、第１ＰＷＭ信号を送信データ信号ＴＸｍとして波形整形部１２ｍに出力する。また、符号化部１１ｍは、入力される送信データＴＸＤｍが「論理値０」である場合は、第２ＰＷＭ信号を送信データ信号ＴＸｍとして波形整形部１２ｍに出力する。

尚、符号化部１１ｍは、信号処理部１０ｍから送信データＴＸＤｍが出力されない場合、即ち、信号処理部１０ｍがデータの送信を行わない場合は、入力が「論理値１」となるように構成されている。このため、信号処理部１０ｍから送信データＴＸＤｍが出力されない場合に、符号化部１１ｍは、他ノード３へのクロックとなる第１ＰＷＭ信号を出力し続ける。また、この場合に符号化部１１ｍから出力される第１ＰＷＭ信号により、伝送路５はアイドル状態になる。

波形整形部１２ｍは、符号化部１１ｍから出力される送信データ信号ＴＸｍの波形、即ち、第１ＰＷＭ信号又は第２ＰＷＭ信号の波形を、ノイズを抑制可能な形状に整形する。例えば、波形整形部１２ｍは、送信データ信号ＴＸｍをレベル反転させると共に、レベル反転させた送信データ信号ＴＸｍの波形を、エッジの傾きが緩やかになるように整形し、その整形した信号（以下、整形後信号）を送信バッファ１３ｍに出力する。このような波形整形部１２ｍについては、例えば前述の特許文献１に波形整形回路として記載されている。

送信バッファ１３ｍは、伝送路５上での信号の調停（即ち、バス調停）が可能となるように、例えば、オープンコレクタ出力形式のスイッチング素子１６を備える。そして、送信バッファ１３ｍでは、波形整形部１２ｍからの整形後信号が、スイッチング素子１６のハイアクティブ駆動信号として用いられる。つまり、送信バッファ１３ｍは、整形後信号によって上記スイッチング素子１６をオン／オフさせることにより、符号化部１１ｍからの送信データ信号ＴＸｍを伝送路５に出力する。

具体的には、送信バッファ１３ｍでは、送信データ信号ＴＸｍがハイレベルからローレベルになって、整形後信号がローレベルからハイレベルになると、スイッチング素子１６がオンして、伝送路５の信号レベルをローレベルにする。そして、スイッチング素子１６は、送信データ信号ＴＸｍがローレベルからハイレベルになって、整形後信号がハイレベルからローレベルになると、オフする。尚、スレーブノード３ｓにも、スイッチング素子１６が備えられている。そして、マスタノード３ｍにおけるスイッチング素子１６がオフした場合に、他の全てのノード３におけるスイッチング素子１６がオフしていれば、伝送路５の信号レベルがローレベルからハイレベルになる。

受信バッファ１４ｍは、伝送路５上の信号を矩形のＰＷＭ信号に整形し、その整形したＰＷＭ信号を、受信データ信号ＲＸｍとして出力する。
例えば、受信バッファ１４ｍは、ヒステリシス付きコンパレータ回路を用いて構成されている。このため、受信バッファ１４ｍは、伝送路５の信号レベルが所定のロー側閾値ＶｔｈＬより小さくなれば、受信データ信号ＲＸｍをローレベルにし、伝送路５の信号レベルが所定のハイ側閾値ＶｔｈＨより大きくなれば、受信データ信号ＲＸｍをハイレベルにする。ロー側閾値ＶｔｈＬとハイ側閾値ＶｔｈＨは、伝送路５におけるハイレベルとローレベルとの間の電圧値に設定されている。そして、ハイ側閾値ＶｔｈＨは、ロー側閾値ＶｔｈＬよりも大きい。つまり、受信バッファ１４ｍは、２つの閾値ＶｔｈＬ，ＶｔｈＨと伝送路５の信号レベルとを比較することにより、伝送路５の信号レベルがハイレベルとローレベルとの何れであるかを判定している。尚、ロー側閾値ＶｔｈＬとハイ側閾値ＶｔｈＨは、同じ値であっても良い。以下では、ロー側閾値ＶｔｈＬとハイ側閾値ＶｔｈＨが、同じ１つの閾値Ｖｔｈであるとして説明する。

復号化部１５ｍは、受信バッファ１４ｍから出力される受信データ信号ＲＸｍを、ＮＲＺ符号に復号化し、復号化したＮＲＺ符号の受信データＲＸＤｍを、信号処理部１０ｍに出力する。

復号化部１５ｍは、例えば、受信データ信号ＲＸｍの立ち下がりを検出した時点から、所定のサンプリング時間が経過したときに、受信データ信号ＲＸｍの信号レベルを読み取る。立ち下がりとは、ハイレベルからローレベルへの変化のことである。そして、復号化部１５ｍは、読み取った信号レベルがハイレベルであれば、受信データ信号ＲＸｍが第１ＰＷＭ信号（即ち、論理値１）であると判断して、ＮＲＺ符号の受信データＲＸＤｍを１ビット期間に亘ってハイレベルにする。また、復号化部１５ｍは、読み取った信号レベルがローレベルであれば、受信データ信号ＲＸｍが第２ＰＷＭ信号（即ち、論理値０）であると判断して、ＮＲＺ符号の受信データＲＸＤｍを１ビット期間に亘ってローレベルにする。

尚、復号化部１５ｍは、例えば、伝送路５に第１ＰＷＭ信号が流されるアイドル状態の場合に、受信データ信号ＲＸｍのローレベル時間を計測し、その計測値に所定時間αを加算した時間を、サンプリング時間とするように構成されている。また、通信システム１における通信プロトコルでは、伝送路５における第１ＰＷＭ信号と第２ＰＷＭ信号とのローレベル時間に、規定時間ＲＴ以上の差を設けることが定められている。このため、上記所定時間αは、例えば規定時間ＲＴと同じかあるいは規定時間ＲＴよりも若干短い時間である。

信号処理部１０ｍは、送信データＴＸＤｍの各々と、その送信データＴＸＤｍに対応する受信データＲＸＤｍとを、ビット単位で比較し、両データＴＸＤｍ、ＲＸＤｍの信号レベル（即ち、論理値）が不一致である場合に、伝送路５上でデータが衝突したと判定する。そして、信号処理部１０ｍは、データが衝突したと判定した場合には、例えば、符号化部１１ｍへの送信データＴＸＤｍの出力を停止する。尚、信号処理部１０ｍからの送信データＴＸＤｍの出力が停止した場合、符号化部１１ｍの入力は「論理値１」となり、マスタノード３ｍから伝送路５上には、第１ＰＷＭ信号が出力され続ける。

また、符号化部１１ｍは、第１ＰＷＭ信号としての送信データ信号ＴＸｍのローレベル時間Ｔｍ１を、信号処理部１０ｍからの指令に応じて変更するように構成されている。ローレベル時間Ｔｍ１は、マスタノード３ｍが伝送路５に出力する第１ＰＷＭ信号のローレベル時間に相当する。

そして、符号化部１１ｍは、第２ＰＷＭ信号としての送信データ信号ＴＸｍのローレベル時間Ｔｍ０も、ローレベル時間Ｔｍ１に応じて変更するように構成されている。ローレベル時間Ｔｍ０は、マスタノード３ｍが伝送路５に出力する第２ＰＷＭ信号のローレベル時間に相当する。例えば、符号化部１１ｍは、ローレベル時間Ｔｍ１に規定時間ＲＴ以上の所定時間βを加えた時間を、ローレベル時間Ｔｍ０とする。

尚、符号化部１１ｍと復号化部１５ｍは、例えば、ハードウェアである電子回路によって実現されても良いし、マイクロコンピュータによって実現されても良い。
信号処理部１０ｍは、符号化部１１ｍに、ローレベル時間Ｔｍ１として、長さの異なる２通りの時間のどちらを使用するかを指令するために、後述する時間変更処理を実行する。

［１−３−２．スレーブノード］
スレーブノード３ｓも、マスタノード３ｍと同様に、構成要素として、信号処理部１０ｓと、符号化部１１ｓと、波形整形部１２ｓと、送信バッファ１３ｓと、受信バッファ１４ｓと、復号化部１５ｓと、を備える。

スレーブノード３ｓの上記構成要素のうち、マスタノード３ｍの構成要素と同じ名称のものは、そのマスタノード３ｍの構成要素と同様の役割を果たす。尚、図面及び以下の説明において、「ＴＸＤｓ」は、信号処理部１０ｓから符号化部１１ｓに入力されるＮＲＺ符号の送信データである。「ＴＸｓ」は、符号化部１１ｍにてＰＷＭ信号に変換された送信データ信号である。「ＲＸｓ」は、受信バッファ１４ｓから出力されるＰＷＭ信号としての受信データ信号である。「ＲＸＤｓ」は、復号化部１５ｓにてＮＲＺ符号に復号化された受信データである。

但し、符号化部１１ｓの動作内容は、マスタノード３ｍの符号化部１１ｍとは異なる。また、信号処理部１０ｓは、後述の時間変更処理を行わない。
符号化部１１ｓは、信号処理部１０ｓからの送信データＴＸＤｓが「論理値０」である場合は、伝送路５の信号レベルがローレベルに変化したことに伴う受信データ信号ＲＸｓの立ち下がりを検出すると、波形整形部１２ｓへの送信データ信号ＴＸｓとして第２ＰＷＭ信号を出力する。具体的には、符号化部１１ｓは、受信データＲＸの立ち下がりを検知すると、送信データ信号ＴＸｓの出力レベルを、所定のローレベル時間Ｔｓ０だけローレベルにすることにより、第２ＰＷＭ信号の送信データ信号ＴＸｓを出力する。ローレベル時間Ｔｓ０は、スレーブノード３ｓが伝送路５に出力する第２ＰＷＭ信号のローレベル時間に相当し、マスタノード３ｍ側のローレベル時間Ｔｍ１よりも長い時間に設定されている。

また、符号化部１１ｓは、信号処理部１０ｓからの送信データＴＸＤｓが「論理値１」である場合は、送信データ信号ＴＸｓの出力レベルを、１ビットの全期間に亘ってハイレベルにする。よって、送信データＴＸＤｓが「論理値１」である場合、スレーブノード３ｓでは、伝送路５をローレベルにする動作、即ち、伝送路５への信号出力動作が行わない。この場合、伝送路５の信号レベルは、マスタノード３ｍが出力した信号レベルとなる。

［１−４．マスタノードの送信動作］
前述したマスタノード３ｍの構成によって実現される該マスタノード３ｍの送信動作を、図３を用いて説明する。図３において、時刻ｔ１１，ｔ１２，ｔ１３の各々は、マスタノード３ｍにおけるビットの境界のタイミングである。そして、時刻ｔ１１から時刻ｔ１２までの期間は、マスタノード３ｍが「論理値１」に対応した第１ＰＷＭ信号を伝送路５に出力する１ビット期間である。また、時刻ｔ１２から時刻ｔ１３までの期間は、マスタノード３ｍが「論理値０」に対応した第２ＰＷＭ信号を伝送路５に出力する１ビット期間である。

図３の時刻ｔ１１〜ｔ１２の期間に示すように、マスタノード３ｍにおいて、送信データＴＸＤｍが「論理値１」の場合、即ち「論理値１」を送信する場合には、送信データ信号ＴＸｍが１ビット期間の開始時からローレベル時間Ｔｍ１だけローレベルになる。送信データ信号ＴＸｍがローレベルになると、送信バッファ１３ｍのスイッチング素子１６がオンして、伝送路５の信号レベルがローレベルになる。そして、伝送路５の信号レベルが閾値ＶｔＨを下回っている間、受信データ信号ＲＸｍがローレベルになる。また、スレーブノード３ｓにおいても、伝送路５の信号レベルが閾値ＶｔＨを下回っている間、受信データ信号ＲＸｓがローレベルになる。

図３の時刻ｔ１２〜ｔ１３の期間に示すように、マスタノード３ｍにおいて、送信データＴＸＤｍが「論理値０」の場合、即ち「論理値０」を送信する場合には、送信データ信号ＴＸｍが１ビット期間の開始時からローレベル時間Ｔｍ０だけローレベルになる。このため、伝送路５の信号レベルが閾値Ｖｔｈを下回る時間は、「論理値１」が送信される場合よりも長くなる。

［１−５．スレーブノードの送信動作］
前述したスレーブノード３ｓの構成によって実現される該スレーブノード３ｓの送信動作を、図４を用いて説明する。図４において、時刻ｔ２１，ｔ２２，ｔ２３の各々は、マスタノード３ｍにおけるビットの境界のタイミングである。そして、時刻ｔ２１から時刻ｔ２２までと、時刻ｔ２２から時刻ｔ２３までの各期間は、マスタノード３ｍが「論理値１」に対応した第１ＰＷＭ信号を伝送路５に出力する１ビット期間である。図４の例では、マスタノード３ｍが「論理値１」を出力する期間に、スレーブノード３ｓが「論理値０」を出力した場合を表している。

図４に示すように、スレーブノード３ｓでは、マスタノード３ｍの信号出力動作によって受信データ信号ＲＸｓが立ち下がると、ローレベル時間Ｔｍ１よりも長いローレベル時間Ｔｓ０だけ、送信データ信号ＴＸｓがローレベルになる。そして、マスタノード３ｍにおける送信データ信号ＴＸｍがハイレベルに戻った後も、スレーブノード３ｓにおける送信データ信号ＴＸｓがローレベルである間は、スレーブノード３ｓの送信バッファ１３ｓにより、伝送路５の信号レベルがローレベルに維持される。その後、送信データ信号ＴＸｓがハイレベルになると、伝送路５の信号レベルがハイレベルに戻る。つまり、マスタノード３ｍが伝送路５に出力した第１ＰＷＭ信号は、スレーブノード３ｓが伝送路５に出力した第２ＰＷＭ信号に変えられる。

尚、マスタノード３ｍにおける送信データ信号ＴＸｍがローレベルになってから、スレーブノード３ｓにおける送信データ信号ＴＸｓがローレベルになるまでの期間（以下、第１期間）は、マスタノード３ｍだけが伝送路５をローレベルにしようとする期間である。この第１期間の長さは、前述した図１２における時間Ｔｂに相当する。

また、スレーブノード３ｓにおける送信データ信号ＴＸｓがローレベルになってから、マスタノード３ｍにおける送信データ信号ＴＸｍがハイレベルになるまでの期間（以下、第２期間）は、マスタノード３ｍとスレーブノード３ｓの両方が伝送路５をローレベルにする期間である。この第２期間の長さは、前述した図１２における重複出力時間Ｔａに相当する。

そして、マスタノード３ｍにおける送信データ信号ＴＸｍがハイレベルになってから、スレーブノード３ｓにおける送信データ信号ＴＸｓがハイレベルになるまでの期間（以下、第３期間）は、スレーブノード３ｓだけが伝送路５をローレベルにする期間である。ローレベル時間Ｔｓ０は、第３期間の長さが、通信プロトコルで定められた規定時間ＲＴ以上となるように設定される。

［１−６．時間変更処理］
マスタノード３ｍの信号処理部１０ｍが実行する時間変更処理について、図５を用い説明する。

図５に示す時間変更処理は、例えば、マスタノード３ｍが電源の投入等によって起動してから、最初の送信データ信号ＴＸｍが符号化部１１ｍから出力されるまでの間に開始される。

ここで言う最初の送信データ信号ＴＸｍとは、伝送路５をアイドル状態にするための第１ＰＷＭ信号である。尚、データを表すＰＷＭ信号だけでなく、伝送路５をアイドル状態にするための第１ＰＷＭ信号も、通信システム１における通信のためのＰＷＭ信号である。

図５に示すように、信号処理部１０ｍは、時間変更処理を開始すると、Ｓ１１０にて、符号化部１１ｍから最初の送信データ信号ＴＸｍが出力されるまで待つ。具体的には、送信データ信号ＴＸｍが立ち下がるまで待つ。送信データ信号ＴＸｍの立ち下がりは、波形整形部１２ｍ及び送信バッファ１３ｍに対して与えられる指令のうち、伝送路５の信号レベルをハイレベルからローレベルへと変化させる指令に相当する。

信号処理部１０ｍは、符号化部１１ｍから最初の送信データ信号ＴＸｍが出力されると、次のＳ１２０にて、図６に示すように、送信データ信号ＴＸｍが立ち下がってから、受信データ信号ＲＸｍが立ち下がるまでの遅れ時間ＴＤを検出する。受信データ信号ＲＸｍが立ち下がるタイミングは、受信バッファ１４ｍにて伝送路５の信号レベルがハイレベルからローレベルに変化したと判定されたタイミングに相当する。遅れ時間ＴＤは、伝送路５の時定数（以下、τ）と相関がある指標値に相当する。遅れ時間ＴＤは、τが大きいほど長くなる。

信号処理部１０ｍは、次のＳ１３０にて、Ｓ１２０で検出した遅れ時間ＴＤが、所定値Ｔｔｈ以下であるか否かを判定する。通信システム１において定められたτの規格範囲は、例えば「１〜５」である。所定値Ｔｔｈは、τが規格範囲における中央値（以下、規格中央値）である場合の遅れ時間ＴＤの値（例えば５μｓ）に設定されている。

信号処理部１０ｍは、上記Ｓ１３０にて、遅れ時間ＴＤが所定値Ｔｔｈ以下ではないと判定した場合、即ち、伝送路５のτが規格中央値より大きい場合には、Ｓ１４０に進む。信号処理部１０ｍは、Ｓ１４０では、符号化部１１ｍに、ローレベル時間Ｔｍ１として、第１時間Ｌ１を指令し、その後、当該時間変更処理を終了する。

また、信号処理部１０ｍは、上記Ｓ１３０にて、遅れ時間ＴＤが所定値Ｔｔｈ以下であると判定した場合、即ち、伝送路５のτが規格中央値以下である場合には、Ｓ１５０に進む。信号処理部１０ｍは、Ｓ１５０では、符号化部１１ｍに、ローレベル時間Ｔｍ１として、第１時間Ｌ１よりも短い第２時間Ｌ２を指令し、その後、当該時間変更処理を終了する。

尚、符号化部１１ｍでは、例えば、第１時間Ｌ１がローレベル時間Ｔｍ１のデフォルト値として設定されている。そして、符号化部１１ｍは、Ｓ１５０で第２時間Ｌ２が指令された場合、その指令された第２時間Ｌ２を、次回以降の送信データ信号ＴＸｍに反映させるように構成されている。

以上のような時間変更処理が行われることにより、遅れ時間ＴＤが所定値Ｔｔｈ以下であれば、図６に示すように、符号化部１１ｍから出力される第１ＰＷＭ信号としての送信データ信号ＴＸｍのローレベル時間Ｔｍ１が、第１時間Ｌ１よりも短い第２時間Ｌ２変更される。尚、図６において、時刻ｔ３１，ｔ３２，ｔ３３の各々は、マスタノード３ｍにおけるビットの境界のタイミングである。そして、時刻ｔ３１から時刻ｔ３２までと、時刻ｔ３２から時刻ｔ３３までの各期間は、マスタノード３ｍが第１ＰＷＭ信号を伝送路５に出力する１ビット期間である。また、図６に示すローレベル時間Ｔｍ１の変更が実現される場合の動作内容をラダーチャートで表すと、図７のようになる。図７における出力部とは、波形整形部１２ｍ及び送信バッファ１３ｍである。

［１−７．作用と効果］
マスタノード３ｍでは、伝送路５のτに応じて、符号化部１１ｍが出力する第１ＰＷＭ信号としての送信データ信号ＴＸｍのローレベル時間Ｔｍ１が変更される。

伝送路５のτが規格中央値（例えば３）より大きい場合には、図８の（Ｂ）に示すように、符号化部１１ｍが出力する第１ＰＷＭ信号としての送信データ信号ＴＸｍのローレベル時間Ｔｍ１が、第１時間Ｌ１となる。この第１時間Ｌ１は、τが規格最大値（例えば５）である場合においても、伝送路５の信号レベルをローレベルにすることが可能な時間に設定される。この第１時間Ｌ１は、前述した図１２におけるＴＸｍのローレベル時間Ｔｍ１と同じ時間で良い。尚、図８において、時刻ｔ１，ｔ２の各々は、図１２と同様に、ビットの境界のタイミングである。

また、伝送路５のτが規格中央値以下の場合には、図８の（Ａ）に示すように、符号化部１１ｍが出力する第１ＰＷＭ信号としての送信データ信号ＴＸｍのローレベル時間Ｔｍ１が、第１時間Ｌ１よりも短い第２時間Ｌ２となる。この第２時間Ｌ２は、τが規格中央値である場合においても、伝送路５の信号レベルをローレベルにすることが可能な時間で良い。このため、第２時間Ｌ２は、第１時間Ｌ１よりも短くて良い。

一方、スレーブノード３ｓの符号化部１１ｓが出力する第２ＰＷＭ信号としての送信データ信号ＴＸｓのローレベル時間Ｔｓ０は、下記〈ｒ１〉，〈ｒ２〉の両条件を満たすよう設定されれば良い。

〈ｒ１〉ローレベル時間Ｔｓ０は、τが規格最小値（例えば１）で、且つ、送信データ信号ＴＸｍのローレベル時間Ｔｍ１が第２時間Ｌ２である場合の重複出力時間Ｔａよりも、規定時間ＲＴ以上長い。

〈ｒ２〉ローレベル時間Ｔｓ０は、τが規格中央値で、且つ、送信データ信号ＴＸｍのローレベル時間Ｔｍ１が第１時間Ｌ１である場合の重複出力時間Ｔａよりも、規定時間ＲＴ以上長い。

上記〈ｒ１〉,〈ｒ２〉の条件を満たすローレベル時間Ｔｓ０は、図１２におけるＴＸｓのローレベル時間Ｔｓ０よりも短くて良い。図１２におけるＴＸｓのローレベル時間Ｔｓ０とは、マスタノード３ｍ側のローレベル時間Ｔｍ１を固定値にした場合に必要なＴＸｓのローレベル時間Ｔｓ０である。尚、図８における点線の波形は、図１２における実線の波形、即ち、ローレベル時間Ｔｍ１を可変にせずに固定値にした場合の波形である。

つまり、マスタノード３ｍによれば、スレーブノード３ｓ側のローレベル時間Ｔｓ０を短くしても、当該マスタノード３ｍが出力する第１ＰＷＭ信号のローレベル時間とスレーブノード３ｓが出力する第２ＰＷＭ信号のローレベル時間とに、規定時間ＲＴ以上の差をつけ易くなる。そして、スレーブノード３ｓ側のローレベル時間Ｔｓ０を短くすることができるため、伝送路５のτが大きい場合に、伝送路５の信号レベルが次のビットの境界タイミングまでにハイレベルに戻らなくなる、というビット跨ぎの発生を、抑制することができる。よって、マスタノード３ｍが出力する第１ＰＷＭ信号のローレベル時間と、スレーブノード３ｓが出力する第２ＰＷＭ信号のローレベル時間とに、規定時間ＲＴ以上の差をつけることと、ビット跨ぎが生じないようにすることとを、両立させ易くなる。このため、通信速度を高速化し易くなる。

また、マスタノード３ｍの信号処理部１０ｍは、伝送路５のτと相関がある指標値として、送信データ信号ＴＸｍが立ち下がってから受信データ信号ＲＸｍが立ち下がるまでの遅れ時間ＴＤを検出する。このため、指標値を簡単な処理で取得することができる。

また、マスタノード３ｍにおいて、遅れ時間ＴＤの検出に用いられる送信データ信号ＴＸｍの立ち下がりは、伝送路５へ通信のための第１ＰＷＭ信号を出力するために、符号化部１１ｍから波形整形部１２ｍに与えられる送信データ信号ＴＸｍの立ち下がりである。このため、遅れ時間ＴＤを検出するための専用の信号を、発生させる必要がない。

尚、第１実施形態では、マスタノード３ｍが、マスタノードとして用いられる通信装置に相当する。信号処理部１０ｍが、検出部と時間変更部との各々として機能する。図５のＳ１２０が、検出部としての処理に相当する。図５のＳ１３０〜Ｓ１５０が、時間変更部としての処理に相当する。規格中央値が、規格範囲における所定の時定数に相当する。波形整形部１２ｍ及び送信バッファ１３ｍが、伝送路にＰＷＭ信号を出力するための出力部に相当する。受信バッファ１４ｍが、判定部に相当する。また、遅れ時間ＴＤを検出するために用いられる送信データ信号ＴＸｍの立ち下がりは、出力部に対して与えられる指令のうち、伝送路の信号レベルをハイレベルからローレベルへと変化させる指令に相当する。遅れ時間ＴＤを検出するために用いられる受信データ信号ＲＸｍの立ち下がりタイミングは、判定部にて伝送路の信号レベルがハイレベルからローレベルに変化したと判定されたタイミングに相当する。そして、この場合は、ハイレベルが変化元レベルに相当し、ローレベルが変化先レベルに相当する。

一方、変形例として、図５のＳ１２０では、送信データ信号ＴＸｍが立ち上がってから、受信データ信号ＲＸｍが立ち上がるまでの時間が、遅れ時間ＴＤとして検出されても良い。立ち上がりとは、ローレベルからハイレベルへの変化のことである。また、遅れ時間ＴＤを検出するために使用される送信データ信号ＴＸｍは、第２ＰＷＭ信号の送信データ信号ＴＸｍであっても良い。これらの変形例は、後述する他の実施形態に対しても同様に適用されて良い。

［２．第２実施形態］
［２−１．第１実施形態との相違点］
第２実施形態は、基本的な構成は第１実施形態と同様であるため、相違点について以下に説明する。尚、第１実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。

第２実施形態の通信システム１において、マスタノード３ｍの符号化部１１ｍが出力する第１ＰＷＭ信号としての送信データ信号ＴＸｍのローレベル時間Ｔｍ１は、例えば前述の第１時間Ｌ１に固定されている。このため、符号化部１１ｍが出力する第２ＰＷＭ信号としての送信データ信号ＴＸｍのローレベル時間Ｔｍ０も、固定値となっている。

そして、マスタノード３ｍの信号処理部１０ｍは、図５の時間変更処理に代えて、図９の検出処理を行う。
また、スレーブノード３ｓの符号化部１１ｓは、図１における一点鎖線の矢印で示すように、信号処理部１０ｓからの指令に応じて、第２ＰＷＭ信号としての送信データ信号ＴＸｓのローレベル時間Ｔｓ０を変更するように構成されている。

そして、スレーブノード３ｓの信号処理部１０ｓは、符号化部１１ｓにローレベル時間Ｔｓ０を指令するために、図１０の時間変更処理を実行する。
［２−２．検出処理］
図９に示すように、マスタノード３ｍの信号処理部１０ｍによって実行される検出処理は、図５の時間変更処理と比較すると、Ｓ１３０〜Ｓ１５０に代えて、Ｓ２００が設けられている点が異なる。

信号処理部１０ｍは、Ｓ２００では、Ｓ１２０で検出された遅れ時間ＴＤを、スレーブノード３ｓに送信するための処理を行う。具体的には、信号処理部１０ｍは、遅れ時間ＴＤの検出結果を表すデータ（以下、検出結果データ）を含む送信対象フレームを作成し、その作成したフレームのビット列を符号化部１１ｍに出力することにより、そのフレームを伝送路５に送出させる。そして、その後、信号処理部１０ｍは図９の検出処理を終了する。

［２−３．時間変更処理］
スレーブノード３ｓの信号処理部１０ｓは、上記検出結果データが含まれたフレームを受信すると、図１０の時間変更処理を行う。

図１０に示すように、信号処理部１０ｓは、時間変更処理を開始すると、Ｓ２２０にて、受信したフレームから、検出結果データを取り出して取得する。信号処理部１０ｓは、検出結果データを取得することで、マスタノード３ｍにて検出された遅れ時間ＴＤを取得することになる。

信号処理部１０ｓは、次のＳ２３０にて、Ｓ２２０で取得した遅れ時間ＴＤが、前述の所定値Ｔｔｈ以上であるか否かを判定する。
信号処理部１０ｓは、上記Ｓ２３０にて、遅れ時間ＴＤが所定値Ｔｔｈ以上ではないと判定した場合、即ち、伝送路５のτが規格中央値より小さい場合には、Ｓ２４０に進む。信号処理部１０ｓは、Ｓ２４０では、符号化部１１ｓに、ローレベル時間Ｔｓ０として、第１時間Ｌａを指令し、その後、当該時間変更処理を終了する。

また、信号処理部１０ｓは、上記Ｓ２３０にて、遅れ時間ＴＤが所定値Ｔｔｈ以上であると判定した場合、即ち、伝送路５のτが規格中央値以上である場合には、Ｓ２５０に進む。信号処理部１０ｓは、Ｓ２５０では、符号化部１１ｓに、ローレベル時間Ｔｓ０として、第１時間Ｌａよりも短い第２時間Ｌｂを指令し、その後、当該時間変更処理を終了する。

尚、符号化部１１ｓでは、例えば、第１時間Ｌａがローレベル時間Ｔｓ０のデフォルト値として設定されている。そして、符号化部１１ｓは、Ｓ２５０で第２時間Ｌｂが指令された場合、その指令された第２時間Ｌｂを、次回以降の送信データ信号ＴＸｓに反映させるように構成されている。

［２−４．作用と効果］
スレーブノード３ｓでは、伝送路５のτに応じて、符号化部１１ｓが出力する第２ＰＷＭ信号としての送信データ信号ＴＸｓのローレベル時間Ｔｓ０が変更される。

伝送路５のτが規格中央値より小さい場合には、図１１の（Ａ）に示すように、符号化部１１ｓが出力する第２ＰＷＭ信号としての送信データ信号ＴＸｓのローレベル時間Ｔｓ０が、第１時間Ｌａとなる。この第１時間Ｌａは、τが規格最小値である場合の重複出力時間Ｔａよりも、規定時間ＲＴ以上長い時間に設定される。この第１時間Ｌａは、前述した図１２におけるＴＸｓのローレベル時間Ｔｓ０と同じ時間で良い。尚、図１１において、時刻ｔ１，ｔ２の各々は、図１２と同様に、ビットの境界のタイミングである。

また、伝送路５のτが規格中央値以上の場合には、図１１の（Ｂ）に示すように、符号化部１１ｓが出力する第２ＰＷＭ信号としての送信データ信号ＴＸｓのローレベル時間Ｔｓ０が、第１時間Ｌａよりも短い第２時間Ｌｂとなる。

この第２時間Ｌｂは、τが規格中央値である場合の重複出力時間Ｔａよりも、規定時間ＲＴ以上長い時間で良い。このため、第２時間Ｌｂは、第１時間Ｌａよりも短くて良い。よって、τが大きい場合に、ローレベル時間Ｔｓ０が過大になることが抑制され、その結果、ビット跨ぎの発生を抑制することができる。尚、図１１の（Ｂ）における点線の波形は、図１２の（Ｂ）における実線の波形、即ち、ローレベル時間Ｔｓ０を可変にせずに固定値にした場合の波形である。

このような第２実施形態によっても、マスタノード３ｍが出力する第１ＰＷＭ信号のローレベル時間と、スレーブノード３ｓが出力する第２ＰＷＭ信号のローレベル時間とに、規定時間ＲＴ以上の差をつけることと、ビット跨ぎが生じないようにすることとを、両立させ易くなる。このため、通信速度を高速化し易くなる。

また、第１実施形態と同様に、第２実施形態においても、τと相関がある指標値として遅れ時間ＴＤを検出するため、指標値を簡単な処理で取得することができる。また、遅れ時間ＴＤを検出するための専用の信号を、発生させる必要がない。

尚、第２実施形態では、マスタノード３ｍの信号処理部１０ｍが、検出部として機能する。図９のＳ１２０が、検出部としての処理に相当する。マスタノード３ｍからスレーブノード３ｓに送られる検出結果データは、指標値の検出結果を表す情報に相当する。スレーブノード３ｓの信号処理部１０ｓが、取得部と時間制御部との各々として機能する。図１０のＳ２２０が、取得部としての処理に相当する。図１０のＳ２３０〜Ｓ２５０が、時間制御部としての処理に相当する。

一方、変形例として、マスタノード３ｍでは、図９のＳ１２０で検出された遅れ時間ＴＤがτに換算され、その換算されたτを示すデータが、マスタノード３ｍからスレーブノード３ｓへ、検出結果データとして送信されても良い。この場合、スレーブノード３ｓの信号処理部１０ｓは、図１０のＳ２２０では、指標値の検出結果を表す情報として、τの値を取得することとなる。このため、信号処理部１０ｓは、図１０のＳ２３０では、Ｓ２２０で取得したτの値が規格中央値以上であるか否かを判定すれば良い。

また、マスタノード３ｍからスレーブノード３ｓへの検出結果データの提供は、伝送路５とは別の経路で行われても良い。
また、第２実施形態と第１実施形態とを組み合わせても良い。

［３．他の実施形態］
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。

伝送路５のτと相関がある指標値は、前述の遅れ時間ＴＤ以外であっても良い。例えば、送信データ信号ＴＸｍがハイレベル又はローレベルに変化してから一定の所定時間が経過したときの伝送路５の電圧値が、指標値として検出されても良い。

また、第１実施形態におけるローレベル時間Ｔｍ１と、第２実施形態におけるローレベル時間Ｔｓ０は、指標値の検出結果に応じて３通り以上の値に変更されても良いし、指標値の検出結果に応じてリニアに変更されても良い。

また、上記実施形態における１つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、１つの構成要素が有する１つの機能を、複数の構成要素によって実現したりしても良い。また、複数の構成要素が有する複数の機能を、１つの構成要素によって実現したり、複数の構成要素によって実現される１つの機能を、１つの構成要素によって実現したりしても良い。また、上記実施形態の構成の一部を省略しても良い。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換しても良い。尚、特許請求の範囲に記載した文言から特定される技術思想に含まれるあらゆる態様が本開示の実施形態である。また、上述したマスタノード又はスレーブノードとしてコンピュータを機能させるためのプログラム、このプログラムを記録した半導体メモリ等の非遷移的実態的記録媒体、通信システムにおけるＰＷＭ信号の形成方法等、種々の形態で本開示を実現することもできる。

１…通信システム、３ｍ…マスタノード、３ｓ…スレーブノード、５…伝送路、１０ｍ，１０ｓ…信号処理部

Claims (6)

1. 複数のノード（３ｍ，３ｓ）が接続される伝送路（５）は、異なるノードから第１レベルの信号と第２レベルの信号とが同時に出力された場合には、当該伝送路の信号レベルが前記第２レベルとなるように構成され、
   前記複数のノードは、ビットの境界で前記第１レベルから前記第２レベルに変化すると共にビットの途中で前記第２レベルから前記第１レベルに変化し、且つ前記第２レベルの継続時間である第２レベル時間が異なる二種類のパルス幅変調信号からなる伝送路符号を用いてデータ通信を行うように構成され、
   前記複数のノードのうちの１つであるマスタノード（３ｍ）は、前記二種類のパルス幅変調信号のうち、前記第２レベル時間が短い方のパルス幅変調信号である第１ＰＷＭ信号と、前記第２レベル時間が長い方のパルス幅変調信号である第２ＰＷＭ信号との、何れかを前記伝送路に出力するように構成され、
   前記複数のノードのうち、前記マスタノード以外の少なくとも１つのノードであるスレーブノード（３ｓ）は、前記伝送路に前記第２ＰＷＭ信号を出力する場合には、前記伝送路の信号レベルが前記マスタノードの信号出力動作によって前記第１レベルから前記第２レベルに変化したことを検出したタイミングで、前記第２ＰＷＭ信号の出力動作を開始するように構成される、通信システム（１）において、
   前記マスタノードとして用いられる通信装置（３ｍ）であって、
   前記伝送路の時定数と相関がある指標値を検出するように構成された検出部（１０ｍ，Ｓ１２０）と、
   当該通信装置が前記伝送路に出力する前記第１ＰＷＭ信号の前記第２レベル時間を、前記検出部により検出された前記指標値に応じて変更するように構成された時間変更部（１０ｍ，Ｓ１３０〜Ｓ１５０）と、を備え、
   前記時間変更部は、
   前記指標値が、前記通信システムにおいて定められた前記時定数の規格範囲における所定の時定数より大きい時定数を示す場合よりも、前記指標値が、前記所定の時定数より小さい時定数を示す場合の方が、前記第１ＰＷＭ信号の前記第２レベル時間を短い時間に設定するように構成されている、
   通信装置。
2. 請求項１に記載の通信装置であって、
   前記伝送路に前記パルス幅変調信号を出力するための出力部（１２ｍ，１３ｍ）と、
   前記第１レベルと前記第２レベルとの間の電位に設定された少なくとも１つの閾値と前記伝送路の信号レベルとを比較することにより、前記伝送路の信号レベルが前記第１レベルと前記第２レベルとの何れであるかを判定するように構成された判定部（１４ｍ）と、を更に備え、
   前記検出部は、
   前記出力部に、前記伝送路の信号レベルを、前記第１レベルと前記第２レベルとのうちの一方である変化元レベルから、該変化元レベルとは異なる方のレベルである変化先レベルへと変化させる指令が与えられてから、前記判定部により前記伝送路の信号レベルが前記変化元レベルから前記変化先レベルに変化したと判定されるまでの遅れ時間を、前記指標値として検出するように構成されている、
   通信装置。
3. 請求項２に記載の通信装置であって、
   前記遅れ時間の検出に用いられる前記指令は、
   当該通信装置から前記伝送路へ通信のための前記第１ＰＷＭ信号と前記第２ＰＷＭ信号とのうちの一方を出力するために、前記出力部に与えられる指令である、
   通信装置。
4. 複数のノード（３ｍ，３ｓ）が接続される伝送路（５）は、異なるノードから第１レベルの信号と第２レベルの信号とが同時に出力された場合には、当該伝送路の信号レベルが前記第２レベルとなるように構成され、
   前記複数のノードは、ビットの境界で前記第１レベルから前記第２レベルに変化すると共にビットの途中で前記第２レベルから前記第１レベルに変化し、且つ前記第２レベルの継続時間である第２レベル時間が異なる二種類のパルス幅変調信号からなる伝送路符号を用いてデータ通信を行うように構成され、
   前記複数のノードのうちの１つであるマスタノード（３ｍ）は、前記二種類のパルス幅変調信号のうち、前記第２レベル時間が短い方のパルス幅変調信号である第１ＰＷＭ信号と、前記第２レベル時間が長い方のパルス幅変調信号である第２ＰＷＭ信号との、何れかを前記伝送路に出力するように構成され、
   前記複数のノードのうち、前記マスタノード以外の少なくとも１つのノードであるスレーブノード（３ｓ）は、前記伝送路に前記第２ＰＷＭ信号を出力する場合には、前記伝送路の信号レベルが前記マスタノードの信号出力動作によって前記第１レベルから前記第２レベルに変化したことを検出したタイミングで、前記第２ＰＷＭ信号の出力動作を開始するように構成される、通信システム（１）において、
   前記マスタノードは、
   前記伝送路の時定数と相関がある指標値を検出するように構成された検出部（１０ｍ，Ｓ１２０）を備え、
   前記スレーブノードは、
   前記マスタノードから前記検出部による前記指標値の検出結果を表す情報を取得するように構成された取得部（１０ｓ，Ｓ２２０）と、
   当該スレーブノードが前記伝送路に出力する前記第２ＰＷＭ信号の前記第２レベル時間を、前記取得部により取得された前記情報に応じて変更するように構成された時間制御部（１０ｓ，Ｓ２３０〜Ｓ２５０）と、を備え、
   前記時間制御部は、
   前記情報が、当該通信システムにおいて定められた前記時定数の規格範囲における所定の時定数より小さい時定数を示す場合よりも、前記情報が、前記所定の時定数より大きい時定数を示す場合の方が、前記第２ＰＷＭ信号の前記第２レベル時間を短い時間に設定するように構成されている、
   通信システム。
5. 請求項４に記載の通信システムであって、
   前記マスタノードは、
   前記伝送路に前記パルス幅変調信号を出力するための出力部（１２ｍ，１３ｍ）と、
   前記第１レベルと前記第２レベルとの間の電位に設定された少なくとも１つの閾値と前記伝送路の信号レベルとを比較することにより、前記伝送路の信号レベルが前記第１レベルと前記第２レベルとの何れであるかを判定するように構成された判定部（１４ｍ）と、を更に備え、
   前記検出部は、
   前記出力部に、前記伝送路の信号レベルを、前記第１レベルと前記第２レベルとのうちの一方である変化元レベルから、該変化元レベルとは異なる方のレベルである変化先レベルへと変化させる指令が与えられてから、前記判定部により前記伝送路の信号レベルが前記変化元レベルから前記変化先レベルに変化したと判定されるまでの遅れ時間を、前記指標値として検出するように構成されている、
   通信システム。
6. 請求項５に記載の通信システムであって、
   前記遅れ時間の検出に用いられる前記指令は、
   前記マスタノードから前記伝送路へ通信のための前記第１ＰＷＭ信号と前記第２ＰＷＭ信号とのうちの一方を出力するために、前記出力部に与えられる指令である、
   通信システム。

Images