JPH0936922A - デジタル信号変調方式 - Google Patents

Abstract

(57)【要約】 【課題】 高速の通信を行う。 【解決手段】 送信信号制御部１は、デジタルの送信デ
ータ列から、変調された送信信号Ｔｘを作成し、通信バ
スの送出する。ここで、この送信信号Ｔｘは、データ
「０」を期間２ｘのＬと期間ｘのＨで表し、「１」を期
間ｘのＬと期間ｘのＨで表す。通常のＰＷＭ（パルス幅
変調）では、「１」を期間ｘのＬと期間２ｘのＨで表し
ていたため、本発明によってデータ「１」の送信時間が
２／３になり、全体として、通信が高速化される。ま
た、受信側は、Ｌの期間の長さを検出し、データを認識
するため、Ｈの長さを短くしても問題はない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル通信にお
けるデジタル信号変調方式、特にパルス幅変調の改善に
関する。

【０００２】

【従来の技術】従来より、各種の機器間の情報交換に通
信回線を利用したデータ通信技術が利用されている。特
に、デジタル処理技術の普及に伴い、このような通信に
デジタル通信が採用されるようになってきている。

【０００３】例えば、自動車には、各種ライトの点灯消
灯制御、エンジン制御、パワーステアリング制御等各種
の制御機器が搭載されており、これらの制御にもコンピ
ュータ制御が利用されているが、これら制御機器間の通
信にもデジタル通信が採用され、各制御機器間が通信バ
スで接続されるようになってきている。なお、通信バス
を介して通信を行う機器をノードという。

【０００４】このようなデジタル通信では、データの
「０」、「１」をデータ伝送ラインの電圧変化（Ｈレベ
ル、Ｌレベル）によって表すが、この変調方式として、
次のようないくつかの種類がある。

【０００５】（ａ）ＦＭ（Frequency Modulation：周波
数変調）方式 図１（Ａ）に示すように、パルス周期の違い（周波数の
違い）により、「０」、「１」を表す。

【０００６】（ｂ）マンチェスタ方式 図１（Ｂ）に示すようにビットの中間で、立ち下がりエ
ッジが存在するか、立ち上がりエッジが存在するかで、
「０」、「１」を表す。

【０００７】（ｃ）ＮＲＺ（Non Return to Zero）方式 図１（Ｃ）に示すように、信号のレベルの相違で、
「０」、「１」を表す。この方式で、同じ信号が連続す
ると、レベル変化のない状態が続くため、同期がとれな
くなる（信号の区切りが分からなくなる）。そこで、一
般的には、一定回数以上同一の信号が連続した場合に
は、データの内容に無関係に、反転信号を挿入するとい
うビットスタッフィング手法が取り入れられている。

【０００８】（ｄ）ＰＷＭ（Pulse Width Modulation：
パルス幅変調） 図１（Ｄ）に示すように、パルスのデューティー比の相
違で、「０」、「１」を表す。

【０００９】このような変調方式で、通信バスの電圧を
変更することによって、デジタルデータが送信され、通
信バスの電圧変動を検出することによって、データを受
け取ることができる。

【００１０】ここで、自動車の通信システムなどでは、
複数のノードが通信バスを共用して通信を行うが、その
通信の優先順位をつけることが必要である。例えば、窓
の開閉より、ライトの点灯消灯の制御の方を優先したり
する。このような手法として非破壊型ビットアービトレ
ーション（ビット調停）という方式がある。この非破壊
型ビットアービトレーションでは、複数のノードが同時
に送信を開始した場合でも、最も優先順位の高い伝送信
号は破壊されることなく送信を完了することが保証され
る。

【００１１】この非破壊型ビットアービトレーションを
持つＣＳＭＡ／ＣＤ （Carrier Sense Multiple Acces
s with Collision Detection）においては、通常図２に
示すような回路を用いて通信バス上で、ワイヤドＯＲロ
ジックをとる。すなわち、通信バスは、プルアップ抵抗
を介し電源に接続されているため、通常Ｈレベル（以下
Ｈとして説明する）に固定されており、各ノードにおけ
る送信用トランジスタＴｒをオンすることによって、通
信バスがＬレベル（以下Ｌとして説明する）になる。従
って、受信側は、通信バスのＨ、Ｌを監視することで、
「１」、「０」を認識して通信が達成される。

【００１２】そして、複数のノードが同時に送信を開始
し、Ｈ、Ｌが衝突した場合には、通信バス上には、Ｌが
現れる。各ノードは、衝突検知機能（送信中にも絶えず
バスの状態を監視し、自分が送信した波形と異なる波形
が得られた場合には、即座に送信を中止する機能）を有
している。そこで、複数のノードが同時に送信を開始し
た場合でも必ず１つのノード（衝突したときに、常にＬ
を送信していたノード）はデータを破壊されることなく
送信を完了することができる。

【００１３】図２の構成を前提に、ＮＲＺによる通信に
おけるビット調停が行われる様子を説明する。ノードＡ
が「０」、「１」を送出し、ノードＢが「０」、「０」
を送信した場合、バス上には、「０」、「０」が現れ
る。このため、ノードＡは、衝突を検知して、送信を停
止する。従って、ノードＢがその後も送信を継続し、ノ
ードＢからの送信データは破壊されず、送信が完了され
る。

【００１４】なお、ビット送出のタイミングはすべての
ノードにおいてある範囲内でそろっていなければならな
いため、各ノードはバス上の信号の変化をモニタしてい
る。そして、モニタの結果をもってビット送出開始タイ
ミングを決定することによって、常時ノード間の同期が
とられている。

【００１５】ここで、上述のＦＭ方式およびマンチェス
タ方式では、「１」、「０」の信号が重なったときに必
ずしも一方の信号が保持されず、信号が破壊される可能
性があり、非破壊型ビットアービトレーションを実現す
ることができない。

【００１６】また、ＮＲＺでは、「１」、「０」が、衝
突したときに、必ず「０」になるが、クロックが高精度
でなければならないという問題がある。すなわち、ＮＲ
Ｚでは、同一の信号が継続する場合には、エッジが発生
しない。そこで、継続した長さに対応して、ビットの区
切りを正しく認識できなければならず、その長さに対応
した高精度のクロックが必要になる。

【００１７】ＰＷＭでは、「１」、「０」が衝突したと
きに、必ず「０」になり、また１ビット内に必ずエッジ
が存在するため、クロックの精度もそれほど高精度でな
くてもよい。従って、非破壊型ビットアービトレーショ
ンを持つＣＳＭＡ／ＣＤの変調方式としては、ＰＷＭが
適していると考えられる。

【００１８】

【発明が解決しようとする課題】このように、デジタル
通信の変調方式にＰＷＭを採用することによって、クロ
ックもそれほど高精度のものを必要とせず、非破壊型ビ
ットアービトレーションを実現して、好適な通信が行え
る。

【００１９】しかし、通信の効率化において、通信速度
（ビットレート：時間当たりの伝送ビット数）を増加さ
せることは重要であり、通信速度をより高速化したいと
いう要望が常にある。

【００２０】本発明は、上記課題に鑑みなされたもので
あり、より高速な通信が行えるデジタル変調方式を提供
することを目的とする。

【００２１】

【課題を解決するための手段】本発明者は、ＰＷＭによ
る通信について、詳細に検討した結果、ＰＷＭによるデ
ータの受信側では、ビットの最初のＬの期間をカウント
し、この長さからデータの「０」、「１」を判定してい
る。従って、データ「１」におけるＨの期間は、その立
ち上がりが重要であり、その後は不要である。そこで、
この不要なＨの期間を短縮することで、通信速度の高速
化を図ることを考え、本発明を完成した。

【００２２】第１の発明は、入力されるデジタルデータ
に応じて、生成するパルスのデューティー比を変更して
デジタル信号を変調するデジタル信号変調方式であっ
て、１ビットを表す２種類の信号として、デューティー
比および周波数の両方が異なるものを採用することを特
徴とする。

【００２３】従って、受信側は、ＰＷＭと同様に、デュ
ーティー比の検出から信号を特定できる。このデューテ
ィー比の検出は、ＬまたはＨの一方の期間（例えば、Ｌ
とする）の長さを検出することで行える。従って、検出
しないＨの期間は、短くてもよい。このため、本発明で
は、このＨの期間を短くして、１ビットの周期、すなわ
ち周波数も変更する。そこで、不要なＨの期間を短くす
ることができ、通信の高速化を図ることができる。ま
た、基本的には、ＰＷＭであるため、非破壊型ビットア
ービトレーションを適用することも容易である。

【００２４】また、次の発明は、入力されるデジタルデ
ータに応じて、生成するパルスのデューティー比を変更
してデジタル信号を変調するデジタル信号変調方式であ
って、短いＬレベル期間および短いＨレベル期間により
１ビットを表す信号と、長いＬレベル期間と短いＨレベ
ル期間により１ビットを表す信号とを用い、デジタルデ
ータの「０」、「１」を表現することを特徴とする。

【００２５】このように、１つの信号が短いＬ期間と短
いＨ期間から構成されるため、通常のＰＷＭのように短
いＬ期間と長いＨ期間にするのに比べ、１ビットの転送
時間を短くできる。

【００２６】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づいて説明する。図３は、本実施形態の変
調方式の通信に適用されるノードの構成を示すブロック
図であり、送信信号制御部１、衝突検知部２、エッジ検
出部３、受信信号制御部４からなっている。

【００２７】ＣＰＵなどで生成された送信データ（この
例では、シリアルのデータ列になっている）は、送信信
号制御部１に供給され、ここで本実施形態の変調方式に
よるＰＷＭ変調が行われる。そして、変調された信号が
送信信号Ｔｘとして、通信バスに出力される。この出力
は、図２に示したように、送信トランジスタＴｒのオン
オフにより、通信バスのＨ、Ｌを制御することによる。

【００２８】一方、エッジ検出部３は、通信バスのＨ、
Ｌの変化を検出して、受信信号Ｒｘを得て、これを受信
信号制御部４に供給する。受信信号制御部４は、エッジ
検出部３の検出信号から各ビットのＬの長さを検出し
て、シリアルのデータ列からなる受信データを生成し、
出力する。

【００２９】また、エッジ検出部３の検出結果は、衝突
検知部２にも供給される。この衝突検知部２には、送信
データも供給されており、送信時において送信データ
と、エッジ検出部３から供給される通信バスの状態を比
較する。そして、両者が同一でなかったことで、送信の
衝突を検出し、この検出結果を送信信号制御部１に供給
する。送信信号制御部１は、この衝突が検出された場合
には、直ちに送信を中止する。従って、通信バスにおけ
る他の優先順位の高い通信データが破壊されることな
く、通信が行われる。

【００３０】そして、本実施形態では、図４に示すよう
に、データ「０」が２ｘの期間のＬとこれに後続するｘ
の期間のＨ、データ「１」がｘの期間のＬと同じくｘの
期間のＨからなっている。従って、データ「１」の長さ
は、データ「０」の２／３の長さに設定されている。

【００３１】そこで、データ「１」とデータ「０」が競
合した場合には、データ「０」のＬの期間中にデータ
「１」が埋没してしまい、通信バス上にデータ「１」は
現れない。そこで、データ「１」を出力したときにこれ
が通信バス上に現れないことで、送信の競合を検出し、
送信を停止することができる。従って、データ「０」を
送信しているノードからのデータは、破壊されることが
なく、非破壊型ビットアービトレーションが確保され
る。

【００３２】なお、本実施形態において、各ノードは、
常に通信バスの状態を監視しており、送信を開始する場
合には、すべて同一のタイミングで通信を開始する。ま
た、送信データは、所定ビット数のフレームで構成さ
れ、送信フレームの先頭にＩＤ番号が配置され、このＩ
Ｄ番号においてデータ「０」の続く数が多いほど優先順
位の高いデータフレームになっている。

【００３３】このように、実施形態の通信方式によれ
ば、通常のＰＷＭと同様に非破壊型ビットアービトレー
ションが適用できる。また、各データ中に立ち上がりエ
ッジが存在するため、ＮＲＺに比べクロック誤差に対す
る許容度が大きい。さらに、データ「１」の周期が従来
の２／３であるため、送信所要時間がこれに対応して短
くなり、通信の高速化（高ビットレートの通信）が達成
される。

【００３４】「回路構成例」図５に、ノードの回路構成
例を示す。通信バスからの信号を増幅する受信用アンプ
などの出力ラインである受信ラインには、立ち上がりエ
ッジ検出部１０および立ち下がりエッジ検出部１２が接
続されている。そして、立ち上がりエッジ検出部１０の
出力は、カウンタ１４のリセット端子Ｒに接続され、立
ち下がりエッジ検出部１２の出力は、カウンタ１６のリ
セット端子Ｒに接続されている。また、カウンタ１４、
１６のクロック入力端ＣＬＫには、所定のクロックが入
力される。

【００３５】受信ラインにおいて、受信信号に立ち上が
りエッジが存在すると立ち上がりエッジ検出部１０にお
いて、これが検出され、ここからＨが出力される。ま
た、受信信号に立ち下がりエッジが存在すると、立ち下
がりエッジ検出部１２において、これが検出され、ここ
からＨが出力される。このため、立ち上がりエッジによ
り、カウンタ１４がリセットされ、立ち下がりエッジに
よってカウンタ１６がリセットされる。カウンタ１４、
１６は、クロックをカウントしているため、立ち上がり
エッジまたは立ち下がりエッジからの経過時間をそれぞ
れカウントすることになる。

【００３６】また、受信ラインは、受信データシフトレ
ジスタ１８のデータ端子Ｄに接続されており、この受信
データシフトレジスタ１８のクロック端子ＣＬＫには、
カウンタ１６の出力端子ｘが接続されている。

【００３７】カウンタ１６の出力端子ｘは、カウンタ１
６のカウント値が、期間ｘに対応した値になったとき、
すなわち立ち下がりエッジから期間ｘが経過したときに
Ｈを出力するものであり、受信データシフトレジスタ１
８のクロック入力端子ＣＬＫには、信号の立ち下がりか
らｘだけ時間が経過したときにＨが供給され、このとき
の受信信号の状態が取り込まれる。データ「１」はｘ経
過時の状態はＨであり、データ「０」では、ｘ経過時の
状態はＬである。従って、受信データシフトレジスタ１
８には、受信データが「１」、「０」の信号で記憶され
る。従って、この受信データシフトレジスタ１８に記憶
されるデータが受信したデジタルデータになり、ここか
ら受信データがシリアル出力される。

【００３８】また、送信データが記憶される送信データ
シフトレジスタ２２が設けられており、この送信データ
シフトレジスタ２２のＤ入力端子には送信データの入力
ラインが接続され、クロック端子ＣＬＫには、立ち下が
りエッジ検出部１２の出力が接続されている。従って、
受信データの立ち下がり（すなわち、通信バスの立ち下
がり）の度に送信データシフトレジスタ２２に送信デー
タがクロックに従って、入力格納されるとともに、この
送信データシフトレジスタ２２内のデータがクロックに
従って順次出力される。

【００３９】送信データシフトレジスタ２２の出力はア
ンドゲート２４に供給されると共に、インバータ２６を
介し、アンドゲート２８に供給されている。また、アン
ドゲート２４には、カウンタ１６のｘ出力が供給され、
アンドゲート２８には、カウンタ１６の２ｘ出力が供給
されている。そして、アンドゲート２４、２８の出力が
オアゲート３０を介し、フリップフロップ３２のセット
端子Ｓに供給されている。

【００４０】送信データシフトレジスタ２２の出力デー
タが「１」であった場合には、アンドゲート２４にＨが
供給され、アンドゲート２８にＬが供給されるため、ア
ンドゲート２４の出力がオアゲート３０を介しフリップ
フロップ３２のセット端子Ｓに供給される。アンドゲー
ト２４にはカウンタ１６のｘ出力が入力されているた
め、フリップフロップ３２は、ｘ経過時のＨにセットさ
れる。

【００４１】また、送信データシフトレジスタ２２の出
力データが「０」であった場合には、アンドゲート２８
にＨが供給され、アンドゲート２４にＬが供給される。
このため、アンドゲート２８の出力がオアゲート３０を
介しフリップフロップ３２のセット端子Ｓに供給され
る。アンドゲート２８にはカウンタ１６の２ｘ出力が入
力されているため、フリップフロップ３２は、２ｘ経過
時のＨにセットされる。

【００４２】さらに、立ち上がりエッジからｘ経過時に
Ｈを出力するカウンタ１４の出力と受信信号が入力され
るアンドゲート３４が設けられており、このアンドゲー
ト３４の出力がオアゲート３６を介しフリップフロップ
３２のリセット端子に供給されている。オアゲート３６
には、送信開始信号および立ち下がりエッジ検出部１２
の出力信号も供給されている。

【００４３】従って、アンドゲート３４は、立ち上がり
エッジからｘ経過時であって、受信信号がＨの時にＨを
出力する。そこで、オアゲート３６は、送信開始時およ
び受信信号の立ち下がり時およびｘ経過時であって、受
信信号がＨの時にフリップフロップ３２をリセットす
る。

【００４４】なお、フリップフロップ３２の出力Ｑはオ
アゲート３８を介し、通信バスに送信される。オアゲー
ト３８には、送信中以外はＨが供給されており、送信時
にのみ通信バスをＬにする。

【００４５】フリップフロップ３２は、送信開始信号に
応じて、Ｌを出力する。送信開始時のスタートビットは
「０」にすることが約束されているため、２ｘ経過時に
端子ＳにＨが入力され、フリップフロップ３２がＨにセ
ットされる。そして、その段階から、ｘ経過後のアンド
ゲート３４の出力がＨになり、フリップフロップ３２が
リセットされ、Ｌがオアゲート３８を介し出力される。
そして、このフリップフロップ３２の出力は、上述のよ
うに、２ｘ経過時に出力がＨになり、その後のｘ経過時
にＬになる。その後送信データシフトレジスタ２２の出
力が「０」であれば、同様にして、２ｘのＬ期間、ｘの
Ｈ期間のデータ「０」を示す信号が出力され、送信デー
タシフトレジスタ２２の出力が「１」であれば、ｘのＬ
期間、ｘのＨ期間のデータ「１」が出力される。

【００４６】さらに、オアゲート３８の出力と受信信号
は、反転出力を有する排他的オアゲート４０に供給され
ている。従って、この排他的オアゲート４０は、送信信
号と受信信号が異なる場合にＨを出力する。排他的オア
ゲート４０の出力はアンドゲート４２に入力される。ア
ンドゲート４２には、カウンタ１６のｘ出力が入力され
ている。そこで、このアンドゲート４２は、ｘ経過時に
送信信号と受信信号が同一であるかを判定する。アンド
ゲート４２の出力は、送信中にＨとなる送信中信号が入
力されるアンドゲート４４に入力され、このアンドゲー
ト４４の出力が衝突検出信号の出力になっている。

【００４７】従って、送信中であって、立ち下がりから
ｘ経過時の状態が、送信信号と受信信号で異なった場合
に衝突検出信号がアンドゲート４４の出力に得られる。

【００４８】このように、本回路によれば、「１」、
「０」の送信データを送信データシフトレジスタ２２に
記憶することで、図４に示すよう「１」、「０」の信号
が出力される。また、受信信号は、ｘ期間経過時のＨ，
Ｌの状態から「１」、「０」の信号として受信データシ
フトレジスタ１８に記憶される。さらに、送信データと
して「１」の信号を出力したにも拘わらず、受信データ
が「０」であった場合には、衝突検出信号がアンドゲー
ト４４の出力として得られる。そこで、オアゲート３８
に供給する反転送信中信号をＨとして、出力をＨに固定
し、他のノードの信号を破壊しないようにすることがで
きる。

【００４９】なお、本回路によらず、コンピュータ等を
利用して、ソフト的に受信送信制御を行ってもよい。

【００５０】「台形波生成」さらに、上記実施形態で
は、通信バスへの出力は、矩形波とした。しかし、車両
においては、通信における輻射ノイズがラジオ受信に与
える影響を低減するために、通信波形として台形波を用
いる。

【００５１】そこで、図６に示すように、通信バスへの
送信経路には、送信信号Ｔｘから台形波を生成する台形
波生成回路５０が設けられ、通信バスの受信経路には、
受信信号Ｒｘを得るコンパレータ５２が設けられてい
る。これによって、通信バスにおいて伝達される信号は
台形波として、矩形の送信信号Ｔｘ、受信信号Ｒｘが得
られる。

【００５２】ここで、図７に、データ「１」を送信する
場合における本実施形態による台形波を従来のＰＷＭに
よる台形波と共に示す。従来のＰＷＭでは、データ
「１」は、ｘのＬの期間と、２ｘのＨの期間からなる。
ここで、通信バスの通常時の電圧を１２Ｖとして、３Ｖ
以下になったことでＬと判定することにする。これによ
れば、データ「１」を台形波とした場合には、送信信号
の立ち下がりからｔ_PHL 経過した時点で受信データはＬ
になり、その後０Ｖになる。送信データがＨとなると、
通信バスの電圧も上昇し始め、その電圧が３Ｖを超えた
段階（立ち上がり時の傾きと立ち下がり時の傾きが同一
とすれば、ｔ_PHL ／４の時間だけ遅れた段階）で、受信
データＲｘがＨになる。そして、通信バスの電圧は１２
Ｖまで上昇し、２ｘの送信データのＨが終了したとき
に、また下降を始める。

【００５３】ここで、この台形波の送信においては、１
ビットの送信を終了したときに、通信バスのＬを確認し
て、次のビットの送信に入る。従って、送信データの１
ビット周期（３ｘ）に対して、ｔ_PHL の期間が追加さ
れ、３ｘ＋ｔ_PHL が実際の１ビットのデータの送信に必
要な時間になる。

【００５４】一方、本実施形態において、データ「１」
の送信を行った場合、１ビットの後半のＨの期間がｘで
あり、短くなっている。従って、送信データにおけるＨ
の終了時において、通信バスの電圧は１２Ｖまで至って
いない。従って、その後のＬ期間において、通信バスの
電圧が３Ｖ以下になるまでの時間ｔ１_PHL が、ｔ_PHLに
比べ短い。そこで、１ビットの送信に必要な時間は、３
ｘ＋ｔ１_PHL となり、従来に比べ、通信速度を上昇する
ことができる。このように、本実施形態は、台形波の使
用による実質データ転送効率の低下に対しても有効であ
る。

【００５５】なお、台形波生成回路５０としては、抵抗
とコンデンサからなる通常の積分回路が採用できる。

【００５６】また、送信フレームのスタートビット（１
ビット目）は、通常の通信と同様に、「０」に固定する
ことで、２ｘのＬ期間で送信中の通信バスの電位を比較
的低電位にすることができ、その後のデータ送信におい
て、その電位を維持することができるため、通信の高速
化を図ることができる。

【００５７】「発明の望ましい実施態様」上述のよう
に、本発明のデジタル信号変調方式では、１ビットを表
す２種類の信号として、デューティー比および周波数の
両方が異なるものを採用する。そして、次のような実施
態様が望ましいと考えられる。

【００５８】（ａ）本発明は、１つの通信バスに接続さ
れた複数ノード間の通信であって、送信が競合した際に
優先順位の高い通信が確保される非破壊ビットアービト
レーションを達成する通信に適用するのが好適である。

【００５９】（ｂ）非破壊型ビットアービトレーション
を達成する場合は、各ノードは、通信バスの状態を監視
し、送信タイミングの同期をとる。また、自己の送信デ
ータと、通信バスの状態との相違から他ノードの優先順
位のより高い送信を検出し、自己の送信を停止する。

【００６０】（ｃ）１ビットのデータは、最初にＬの期
間があり、その後にＨの期間があるものとし、Ｌの期間
の長短により、「０」、「１」を表すとよい。

【００６１】（ｄ）この（ｃ）の場合、データ「０」の
Ｌの期間を２ｘ、Ｈの期間をｘとし、データ「１」のＬ
の期間の長さをｘ、Ｈの期間の長さをｘとするとよい。

【００６２】このように設定することによって、複数ノ
ードが同時に送信を行い、「０」、「０」が競合した場
合に、通信バスには、「０」が現れる。

【００６３】なお、通信バスをＬにしようとするノード
と、Ｈにしようとするノードがあった場合、通信バスは
Ｌになるのがよい。このようにするために、通常時は、
通信バスをＨに引き上げておき、各ノードが通信バスを
アース電位に落とすことで、通信バスをＬにするとよ
い。

【００６４】（ｅ）送信の際のスタートビットは、
「０」とするとよい。また、優先順位の高い通信ほど、
スタートビットからの「０」の継続する数を大きくする
とよい。

【００６５】命令の種類によって、「０」の継続する数
を予め割り当てておくことによって、各命令の優先度が
決定され、非破壊ビットアービトレーションが維持され
る。

【００６６】（ｆ）通信バスの波形を台形波とするとよ
い。これによって、ラジオノイズの発生を低減すること
ができる。

【００６７】（ｇ）本変調方式は、自動車における各種
ＥＣＵ（電子コントロールユニット）間の通信に好適で
ある。

【００６８】

【発明の効果】以上説明したように、本発明によれば、
１ビットを表す２種類の信号として、デューティー比お
よび周波数の両方が異なるものを採用する。ＰＷＭと同
様に、１ビットの最初のＬまたはＨの期間でデータの内
容を認識し、その後のＨまたはＬの期間を短くできる。
すなわち、後半のＨまたはＬの期間は長い必要はないた
め、これを短くでき、通信の高速化を図ることができ
る。

【００６９】また、１ビットを表す１つの信号として、
短いＬ期間と短いＨ期間から構成されるものを用いるた
め、通常のＰＷＭのように短いＬ期間と長いＨ期間にす
るのに比べ、１ビットの転送時間を短くできる。

【００７０】また、本発明の変調方式は、基本的にＰＷ
Ｍであるため、非破壊型ビットアービトレーションを容
易に達成できる。

【図面の簡単な説明】

【図１】 従来の各種変調方式による波形を示す図であ
る。

【図２】 従来のノードの構成を示す図である。

【図３】 実施形態の構成を示すブロック図である。

【図４】 実施形態の変調方式による波形を示す図であ
る。

【図５】 ノードの回路構成を示す図である。

【図６】 台形波生成のための構成を示す図である。

【図７】 台形波の送信受信の際の波形を示す図であ
る。

【符号の説明】

１ 送信信号制御部、２ 衝突検知部、３ エッジ検出
部、４受信信号制御部。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力されるデジタルデータに応じて、生
   成するパルスのデューティー比を変更してデジタル信号
   を変調するデジタル信号変調方式であって、 １ビットを表す２種類の信号として、 デューティー比および周波数の両方が異なるものを採用
   することを特徴とするデジタル信号変調方式。
2. 【請求項２】 入力されるデジタルデータに応じて、生
   成するパルスのデューティー比を変更してデジタル信号
   を変調するデジタル信号変調方式であって、 短いＬレベル期間および短いＨレベル期間により１ビッ
   トを表す信号と、 長いＬレベル期間と短いＨレベル期間により１ビットを
   表す信号と、 を用い、デジタルデータの「０」、「１」を表現するこ
   とを特徴とするデジタル信号変調方式。