KR101205744B1 - 감소된 수의 접속 라인들을 갖는 직렬-주변기기 인터페이스 - Google Patents

감소된 수의 접속 라인들을 갖는 직렬-주변기기 인터페이스 Download PDF

Info

Publication number
KR101205744B1
KR101205744B1 KR1020107029670A KR20107029670A KR101205744B1 KR 101205744 B1 KR101205744 B1 KR 101205744B1 KR 1020107029670 A KR1020107029670 A KR 1020107029670A KR 20107029670 A KR20107029670 A KR 20107029670A KR 101205744 B1 KR101205744 B1 KR 101205744B1
Authority
KR
South Korea
Prior art keywords
data
communication unit
signal
unit
data transmission
Prior art date
Application number
KR1020107029670A
Other languages
English (en)
Other versions
KR20110025782A (ko
Inventor
토마스 파이헬
토르슈텐 에렌베르크
외른 슈리퍼
Original Assignee
콘티넨탈 테베스 아게 운트 코. 오하게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콘티넨탈 테베스 아게 운트 코. 오하게 filed Critical 콘티넨탈 테베스 아게 운트 코. 오하게
Publication of KR20110025782A publication Critical patent/KR20110025782A/ko
Application granted granted Critical
Publication of KR101205744B1 publication Critical patent/KR101205744B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/1607—Details of the supervisory signal
    • H04L1/1671—Details of the supervisory signal the supervisory signal being transmitted together with control information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node

Abstract

적어도 하나의 제 1 데이터 라인 (3) 을 통해 서로 접속되는 적어도 하나의 제 1 통신 유닛 및 제 2 통신 유닛 (1, 2) 을 포함하는 전자 통신 시스템으로서, 이 전자 통신 시스템은, 동기식 데이터 송신을 위한 적어도 하나의 제 1 데이터 송신 모드에서, 제 1 통신 유닛 (1) 은 제 1 데이터 라인 (3) 을 통해 제 2 통신 유닛 (2) 에 데이터 요청 신호 또는 클럭 신호를 적어도 1 회 송신하고, 제 2 통신 유닛 (2) 은 데이터 요청 신호 또는 클럭 신호에 대한 응답으로서 제 1 데이터 라인 (3) 을 통해 제 1 통신 유닛 (1) 에 데이터 신호를 송신하기 위해 따르는 데이터 송신 프로토콜을 포함하는 전자 통신 시스템.

Description

감소된 수의 접속 라인들을 갖는 직렬-주변기기 인터페이스{SERIAL-PERIPHERAL INTERFACE WITH REDUCED NUMBER OF CONNECTION LINES}
본 발명은 청구항 제 1 항의 전제부에 따른 전자 통신 시스템, 적어도 하나의 제 1 통신 유닛과 적어도 하나의 제 2 통신 유닛 사이의 데이터 송신 방법, 및 그 통신 시스템의 자동차에서의 이용에 관한 것이다.
마스터 유닛과 다양한 슬레이브 유닛 사이의 양방향 동기식 직렬 데이터 송신을 허용하는 공지된 직렬 데이터 버스 표준에 대해 명칭 "직렬 주변기기 인터페이스" 가 사용된다. 그러나, 이 콘텍스트에서, 적절한 통신 시스템은 양방향 데이터 송신을 위해 마스터 유닛과 제 1 슬레이브 유닛 사이에 적어도 3 개의 라인, 즉 2 개의 데이터 라인 및 하나의 클럭 라인을 포함한다. 복수의 슬레이브 유닛들이 존재하는 경우, 이 유닛들 각각은 추가적 선택 라인을 마스터 유닛에 요구한다.
본 발명의 목적은, 비교적 저렴하고/저렴하거나 비교적 적은 접속 라인들로 구현될 수 있는 데이터 송신을 위한 통신 시스템 및 방법을 제안하는 것이다.
본 발명은 청구항 제 1 항에 따른 전자 통신 시스템 및 청구항 제 21 항에 따른 방법에 의해 이 목적을 달성한다.
제 1 통신 유닛 및 적어도 제 2 통신 유닛은 단일한 데이터 라인으로서의 제 1 데이터 라인에 의해 서로 접속되는 것이 바람직하다.
본 발명에 따른 데이터 송신 프로토콜에 기초한, 비교적 적은 수의 라인들, 더 상세하게는, 데이터 라인들, 더 바람직하게는 단일 데이터 라인은 복수의 데이터 라인을 갖는 통신 시스템에 비해 현저한 비용 절감을 허용한다.
라인을 통한, 더 상세하게는 제 1 데이터 라인을 통한 데이터 신호 및/또는 다른 신호의 송신은 바람직하게는 그 라인을 통한 신호의 전송 및/또는 그 신호의 라인으로의 인가를 의미하는 것으로 이해된다.
클럭 신호는 바람직하게는 클럭 신호를 의미하는 것으로 이해되고, 클럭 발생기 유닛은 바람직하게는 클럭 또는 클럭 유닛을 의미하는 것으로 이해된다.
데이터 송신 프로토콜은 바람직하게는, 제 1 데이터 송신 모드에 대해 제 2 통신 유닛으로부터의 데이터 신호가 정의된 수의 비트, 더 상세하게는 정확히 1 비트를 포함하는 형태이다.
데이터 송신 프로토콜은, 상세하게는, 적어도 하나의 정의된, 개별적으로 해석될 수 있는 정보 아이템을 포함하는, 제 2 통신 유닛으로부터 제 1 통신 유닛으로의 메시지가 복수의 데이터 신호를 포함하는 제 1 데이터 송신 모드에 대한 형태인 것이 바람직하다. 더 바람직하게는, 이 메시지는 정확하게는 1 정보 아이템을 포함한다.
예로서, 메시지는 센서 엘리먼트에 의해 검출된 물리 변수 또는 센서 또는 작동기에 대한 동작 파라미터의 인코딩된 값을 의미하는 것으로 이해된다.
데이터 송신 프로토콜은, 제 1 통신 유닛으로부터의 클럭 신호 및 제 2 통신 유닛으로부터의 데이터 신호가 제 1 데이터 라인에 의해 본질적으로 동시에 송신되는 적어도 제 1 데이터 송신 모드에 대한 형태인 것이 바람직하다.
제 1 통신 유닛 및 적어도 제 2 통신 유닛은 추가적 접지 라인 또는 기준 접지 전위 라인에 의해 및/또는 추가적 전원 라인에 의해 서로 접속되는 것이 바람직하다. 더 바람직하게는, 제 1 데이터 라인은 또한 전원 라인으로 이용되고, 후속적으로 2 와이어 인터페이스로 지칭된다.
데이터 송신 프로토콜은, 제 2 통신 유닛으로부터의 출력 신호로서의 데이터 신호 및 제 1 통신 유닛으로부터의 클럭 신호 또는 데이터 요청 신호가 제 1 데이터 라인 상에 오버레이되거나, 제 2 통신 유닛으로부터의 데이터 신호가 제 1 통신 유닛으로부터의 클럭 신호 또는 데이터 요청 신호를 제 1 데이터 라인 상에 오버드라이브하는 적어도 제 1 데이터 송신 모드에 대한 형태인 것이 바람직하고, 데이터 신호는 특정하게는 제 1 데이터 라인 상의 신호 값을 결정한다.
바람직하게는, 적어도 제 2 통신 유닛은 자신의 클럭 발생기 유닛을 갖지 않거나, 제 1 통신 유닛의 클럭 발생기 유닛과 동기화되어 동작하지 않고/않거나 제 1 통신 유닛의 클럭 발생기 유닛에 비해 더 낮은 클럭 정확도 또는 더 큰 클럭 변동성을 갖는 클럭 발생기를 갖는다.
제 2 통신 유닛은 바람직하게는, 제 1 통신 유닛으로부터의 데이터 요청 신호 또는 클럭 신호에 대한 응답 시간이 정의된 시간 간격 내에 있는 형태인 것이 바람직하고, 그 정의된 시간 간격은, 더 상세하게는, 제 1 통신 유닛 및/또는 제 1 통신 유닛의 클럭 발생기 유닛으로부터의 클럭 신호의 주기 지속기간 또는 그 주기 지속기간의 배수보다 작거나 짧다. 더 바람직하게는, 적어도 제 2 통신 유닛 또는 제 1 슬레이브 유닛은, 제 1 통신 유닛으로부터의 적어도 하나의 정의된 신호에 대한 보장된 응답 시간을 갖고 그 결과 실시간 능력을 갖는 형태이다.
제 1 통신 유닛은 바람직하게는, 제 1 데이터 라인으로 직접 또는 간접적으로 접속되는 데이터 출력 또는 데이터 출력 접속을 갖고, 제 1 통신 유닛으로부터의 클럭 신호 또는 데이터 요청 신호는 이 데이터 출력 또는 데이터 출력 접속에서 제공 또는 공급된다.
통신 시스템은 바람직하게는, 감소된 수의 라인, 더 상세하게는 정확히 1 개의 정보 송신 라인을 갖는 변형된 직렬 주변기기 인터페이스 통신 시스템의 형태이고, 적어도 제 1 통신 유닛 및/또는 적어도 제 2 통신 유닛은 본질적으로 직렬 주변기기 인터페이스 표준에 부합되게 설계된다. 이와 관련하여, 제 1 통신 유닛은 적어도 하나의 데이터 접속, 및 클럭 싱크로 동작되거나 공통 클럭 발생기 유닛과 연관된 클럭 접속을 갖는다. 대안적으로, 제 1 통신 유닛은 2 개의 데이터 접속을 갖고, 이들 중 하나의 데이터 접속은 데이터 입력으로 동작되고, 하나의 데이터 접속은 데이터 출력으로 동작되며, 이 데이터 접속들은 서로 동기화되어 동작된다. 제 1 통신 유닛은 특히 데이터 출력 및 데이터 입력을 갖는 것이 바람직하고, 이들은 제 1 데이터 라인에 직접 또는 간접적으로 함께 접속된다.
통신 시스템은, 적어도 제 1 통신 유닛과 제 2 통신 유닛 사이에서 별개의 클럭 라인이 없는 동작과 적어도 제 1 통신 유닛과 제 2 통신 유닛 사이에서 별개의 클럭 라인을 갖는 직렬 주변기기 인터페이스 표준에 따른 동작 사이를 체인지오버하는데 이용될 수 있도록 설계 및 접속되는 적어도 하나의 체인지오버 유닛을 갖는다. 체인지오버 유닛은 제 1 통신 유닛에 의해 작동되며, 더 상세하게는, 제 1 통신 유닛은 특히 추가적 체인지오버 접속을 갖는 것이 바람직하고, 상기 체인지오버 접속은 적어도 하나의 접속 라인에 의해 체인지오버 라인에 접속되는 것이 특히 바람직하다.
데이터 송신 프로토콜은, 제 1 통신 유닛이 제 2 데이터 송신 모드에서 제 1 데이터 라인을 통해 적어도 제 2 통신 유닛에 데이터 신호 및 데이터 요청 신호 또는 클럭 신호를 본질적으로 동시에 송신하고/하거나 데이터 신호에 임베딩된 클럭 신호 및/또는 공통 데이터 클럭 신호를 송신하는 형태인 것이 바람직하다.
데이터 송신 프로토콜은, 정의된 통신 프로세스가 제 1 통신 유닛으로부터 제 1 데이터 라인을 통해 적어도 제 2 통신 유닛에 동기화 패킷 및/또는 식별 패킷 및/또는 커맨드 패킷 및/또는 어드레스 패킷의 송신을 포함하는 형태인 것이 바람직하다.
제 1 통신 유닛 및/또는 제 2 통신 유닛은 하이 측 드라이버 및 로우 측 드라이버를 갖는 푸시-풀 스테이지를 갖는 것 또는 선택적인 풀 다운 저항기를 갖는 하이 측 드라이버 또는 선택적인 풀 업 저항기를 갖는 로우 측 드라이버를 갖는 것이 바람직하다. 더 상세하게는, 제 1 및 제 2 통신 유닛 각각은 각각의 출력 신호를 제 1 데이터 라인에 적용하기 위한 푸시-풀 스테이지를 갖는다. 이 경우, 하이 측 드라이버는, 활성화된 "하이" 신호를 제 1 데이터 라인에 적용하고/하거나 제 1 데이터 라인 상의 전기 변수를 정의된 "하이" 값으로 설정하는 전기 회로를 의미하는 것으로 이해하는 것이 바람직하다. 이 경우, 로우 측 드라이버는, 활성화된 "로우" 신호 또는 "로우" 신호 값을 설정하거나 본질적으로 접지 전위에 대응하는 전위를 적용하는 전기 회로를 의미하는 것으로 대응하여 이해하는 것이 바람직하다.
제 1 및 적어도 제 2 통신 유닛 및 데이터 송신 프로토콜은, 데이터 신호 및/또는 데이터 요청 신호 또는 클럭 신호가 정의된 전류 및/또는 전압 값을 이용하여, 또는 광학 데이터 송신에 의해 제 1 데이터 라인에 송신되는 형태인 것이 바람직하다. 이 경우, 데이터 신호 및/또는 데이터 요청 신호 또는 클럭 신호는 정의된 신호 형태에 의해 인코딩되며, 적어도 하나의 정의된 신호 에지 및/또는 적어도 하나의 신호 펄스 및/또는 적어도 하나의 신호 펄스 포즈 (pause) 를 포함하는 것으로 가정된다.
제 1 통신 유닛은 마스터 유닛의 형태이고 제 2 통신 유닛은 슬레이브 유닛의 형태인 것이 바람직하며, 더 상세하게는, 데이터 송신 프로토콜이, 제 1 데이터 송신 모드는 슬레이브 전송 데이터 송신 모드로서 설계되고/되거나 제 2 데이터 송신 모드는 마스터 전송 데이터 송신 모드로서 설계되는 형태인 것이 바람직하다.
제 1 통신 유닛은, 정보를 송신하는데 이용되는 2-와이어 인터페이스를 통해, 더 상세하게는 전류-인코딩된 형태로, 일방향 또는 양방향으로 적어도 제 2 통신 유닛에 접속되는 것이 바람직하다. 더 상세하게는, 제 1 통신 유닛은 제 2 통신 디바이스 유닛이 상기 2-와이어 인터페이스에 의해 전력을 공급받게 한다.
제 2 통신 유닛은, 제 1 통신 유닛으로부터 식별 패킷 및/또는 커맨드 패킷 및/또는 어드레스 패킷 및/또는 종료 패킷을 수신하고 독립적으로 해석할 수 있는 형태인 것이 바람직하다.
적어도 제 2 통신 유닛은, 적어도 2 개의 정의된 액세스 방법으로부터의 선택을 위해 식별 패킷을 해석하고, 이 해석에 기초하여, 정의된 동작 모드에 독립적으로 진입하고/하거나 정의된 응답을, 더 상세하게는, 제 1 데이터 송신 모드에 따라 제 1 통신 유닛에 송신하고/하거나, 내부 동작을 독립적으로 프롬프트 및 실행하는 형태인 것이 바람직하고, 더 상세하게는 상기 내부 동작은 하나 이상의 정의된 메모리 어드레스에서 정의된 데이터 아이템 또는 복수의 정의된 데이터 아이템들의 저장을 포함한다.
제 2 통신 유닛은 센서 및/또는 작동기 유닛 내에 통합되는 것이 바람직하다.
통신 시스템은, 본질적으로 각각 제 2 통신 유닛에 기초한 형태인 복수의 "슬레이브" 통신 유닛을 포함하고, 더 상세하게는, 각각 단일 데이터 라인을 통해 제 1 통신 유닛에 접속된다.
이 방법은 제 1 데이터 송신 모드에 대해 정의된 수의 비트, 더 상세하게는 정확히 1 비트를 포함하는 제 2 통신 유닛으로부터의 데이터 신호에 기인하여 개발되는 것이 바람직하다.
적어도 제 1 데이터 송신 모드에 대해 제 1 통신 유닛으로부터의 클럭 신호 및 제 2 통신 유닛으로부터의 데이터 신호는 제 1 데이터 라인을 통해 본질적으로 동시에 송신되는 것이 바람직하다.
제 2 통신 유닛은 제 1 통신 유닛으로부터의 데이터 요청 신호 또는 클럭 신호에 응답하여 정의된 시간 간격 내에서, 더 상세하게는, 제 1 통신 유닛으로부터의 및/또는 제 1 통신 유닛의 클럭 발생기 유닛의 클럭으로부터의 클럭 신호의 주기 지속기간 또는 그 주기 지속기간의 배수보다 작은 시간 간격 내에서 데이터 신호를 전송하는 것이 바람직하다.
제 2 데이터 송신 모드에서의 제 1 통신 유닛은, 제 1 데이터 라인을 통해 적어도 제 2 통신 유닛에 데이터 신호 및 데이터 요청 신호/클럭 신호를 본질적으로 동시에 송신하고, 데이터 신호에 임베딩된 클럭 신호 및/또는 공통 데이터 클럭 신호를 송신하는 것이 바람직하다.
제 1 통신 유닛은, 적어도 제 2 통신 유닛에 의해, 정의된, 더 상세하게는 자체-포함된 통신 프로세스의 시작에서 제 1 데이터 라인을 통해 적어도 제 2 통신 유닛에 동기화 패킷을 송신하는 것이 바람직하다.
대안적으로, 또는 추가적으로, 제 2 통신 유닛은 자신의 전송 프로세스의 시작에서 동기화 패킷을 적어도 제 1 통신 유닛에 송신한다.
동기화 패킷은, 동기화 정보 아이템이 그 발생으로부터 또는 각각의 수신 시간 또는 송신 시간 또는 형성으로부터 획득될 수 있는 형태인 명시적으로 식별가능한 형태인 신호 및/또는 적절한 신호/데이터 시퀀스를 의미하는 것으로 이해하는 것이 바람직하며, 동기화 정보 아이템은, 그 동기화 패킷이 발신되는 다른 통신 유닛과의 통신을 동기화하기 위해 적어도 하나의 통신 유닛에 의해 이용될 수 있다.
하나의 바람직한 형태는, 정의된 통신 프로세스에서, 더 상세하게는 후속적으로, 동기화 패킷 및/또는 식별 패킷 및/또는 커맨드 패킷 및/또는 어드레스 패킷이 제 1 통신 유닛으로부터 제 1 데이터 라인을 통해 적어도 제 2 통신 유닛으로 송신되는 것이다. 식별 패킷을 이용하여, 제 1 통신 유닛은 상세하게는 임의의 시간에 통신 가입자를 선택할 수 있다. 동기화 패킷을 전송함으로써, 새로운 통신 프로세스가 상세하게는 임의의 시간에 개시될 수 있다. 또한, 동기화 패킷은 데이터 송신 속도/레이트를 커스터마이징할 수 있다. 예를 들어, 식별 패킷은 통신 프로세스 내에서 통신 가입자의 특정 선택을 정의할 수 있다.
정의된 통신 프로세스의 종료시에, 잘못 송신된 메시지가 식별될 수 있도록 체크섬을 포함하는 종료 패킷이 송신되는 것이 바람직하다.
정의된 통신 프로세스에서 추가적으로, 더 상세하게는 후속적으로, 제 1 통신 유닛으로부터 제 2 통신 유닛으로 제 2 데이터 송신 모드에 따라 일 메시지가 송신되고/되거나, 제 2 통신 유닛으로부터 제 1 데이터 라인을 통해 제 1 통신 유닛으로 제 1 데이터 송신 모드에 따라 메시지가 송신되는 것이 바람직하다.
동기화 패킷은, 상세하게는, 정의된 길이의 시작 펄스 포즈 및 정의된 길이의 시작 펄스를 갖고/갖거나 시작 펄스/시작 퍼스 포즈 신호를 갖는 명시적으로 식별가능한 시작 블록 신호를 포함하고, 시작 펄스 포즈에 대한 시작 펄스의 지속기간 비율은, 정의된, 더 상세하게는, 명시적으로 식별가능한 진폭을 갖고/갖거나, 각각 정의된 지속기간을 갖는 시작 펄스들 및 시작 펄스 포즈들의 명시적으로 식별가능한 시퀀스를 갖는다. 특정한 바람직한 형태에서, 적어도 제 2 통신 유닛은 명시적으로 식별가능한 시작 블록 신호로부터 클럭 레퍼런스 변수를 확인하고, 더 바람직하게는 후속적으로, 상기 클럭 레퍼런스 변수를 이용하여, 자신의 정의된 데이터 요청 신호/클럭 신호 응답 신호 시간 간격을 커스터마이징하거나 자신의 응답 시간을 커스터마이징한다.
식별 패킷은, 제 2 통신 유닛이 해석하고 후속적으로 정의된 동작 모드에 진입하는 적어도 2 개의 정의된 액세스 방법으로부터의 선택을 위한 정보 아이템을 포함하고/하거나, 제 2 통신 유닛은 그 정보 아이템에 따라, 더 상세하게는 제 1 데이터 송신 모드에 따라 제 1 통신 유닛에 정의된 응답을 송신하고/하거나, 내부 동작을 독립적으로 프롬프트 및 실행하고, 상기 내부 동작은 정의된 데이터 아이템 또는 복수의 정의된 데이터 아이템들을 하나 이상의 정의된 메모리 어드레스에 저장하는 것을 포함한다.
식별 패킷은, 현재의 통신 프로세스가 모든 추가적 통신 유닛들, 더 상세하게는, 전송 통신 유닛에 접속된 모든 슬레이브 유닛들 또는 예를 들어, 제 2 통신 유닛과 같은 하나 이상의 개별 통신 유닛들에 관련되는지 여부, 및 추가 정보를 기대할 수 있는지 여부, 또는 하나 이상 또는 모든 추가 통신 유닛들이 하나 이상의 정의된 내부 동작들 또는 액션들 ("EID" 또는 "이벤트 ID") 을 실행하도록 의도되는지 여부에 관한 정보 아이템 ("브로드캐스트 메시지") 을 포함하는 것이 바람직하고, 그 결과로서, 하나 이상의 이러한 내부 동작들은 동기적으로 프롬프트될 수 있다. 따라서, 식별 패킷은 실행 시에 또는 통신 프로세스 내에서 유동적으로 상이한 통신 타입들 사이를 선택하기 위해 이용될 수 있다. 또한, 통신 가입자들 또는 통신의 어드레스 또는 각각의 통신 프로세스의 어드레스가 정의될 수 있다.
커맨드 패킷은, 제 1 통신 유닛에 의한 제 2 통신 유닛으로의 액세스의 타입 또는 그 역, 및 특히 이 상황에서는, 판독 액세스 동작 및/또는 기록 액세스 동작이 수행되도록 의도되는지 여부에 관한 정보 아이템을 포함하는 것이 바람직하다. 이 경우, 커맨드 패킷은, 어드레스 포인터를 이용한 직접 또는 간접 메모리 액세스가 실시되는지 여부를 정의하는 것이 특히 바람직하다. 또한, 커맨드 패킷은, 그 목적이 하나 이상의 메모리 어드레스에 액세스하는 것인지 여부 및/또는 그 목적이 랜덤 액세스 (메모리 어드레스의 경우, 또는 복수의 메모리 어드레스들의 경우 "랜덤 버스트") 또는 선형 또는 증분 메모리 액세스 (복수의 메모리 어드레스들의 경우 "증분 버스트") 또는 비트 단위 액세스 ("판독-변형-기록") 또는 내부 액세스 ("고유") 를 수행하는 것인지 여부를 정의하는 것이 특히 바람직하고, 하나 이상의 메모리 어드레스는 커맨드의 일부이다. 전술한 액세스 동작들 중 적어도 하나를 정의하는 이 타입의 커맨드 패킷은 실행시에 또는 통신 프로세스 내에서 유동적 액세스가 수행될 수 있게 하고, 상기 액세스는 동작 상태에 따라 제 1 통신 유닛 또는 마스터 유닛에 의해 커맨드 패킷의 형태로 커스터마이징될 수 있다.
바람직하게는 적어도 하나의 커맨드 패킷 이후 송신되는 적어도 하나의 어드레스 패킷은, 판독 및/또는 기록 액세스가 실시되도록 의도되는 하나 이상의 메모리 어드레스의 정보를 정의 또는 포함한다.
메시지는 데이터 아이템 또는 복수의 데이터 아이템들 또는 데이터 패킷들을 포함하는 것이 바람직하고, 더 상세하게는, 상기 데이터 아이템/데이터 아이템들 또는 데이터 패킷들은, 제 1 데이터 라인을 통해 송신되는 각각 연관된 복수의 적절한 데이터 신호를 갖는다.
데이터 송신 프로토콜에 대해, 먼저 동기화 패킷이 선택적으로 송신되고, 그 후, 하나 이상의 식별 패킷들, 더 상세하게는, 단일 식별 패킷, 그 후, 하나 이상의 커맨드 패킷들, 더 상세하게는, 단일 커맨드 패킷, 그 후, 하나 이상의 어드레스 패킷들, 그 후, 하나 이상의 데이터 패킷들을 포함하는 메시지, 또는 복수의 메시지들, 더 상세하게는, 제 1 통신 유닛으로부터 제 2 통신 유닛으로의 메시지 및/또는 제 2 통신 유닛으로부터 제 1 통신 유닛으로의 메시지, 및 선택적으로 종료를 위한 종료 패킷이 제 1 데이터 라인을 통해 송신된다.
통신 프로세스 내에서, 예를 들어, 식별 패킷 및/또는 하나 이상의 데이터 패킷들과 같은 개별적 또는 모든 패킷들 또는 패킷의 일부는 충분하게 송신 또는 전송되는 것이 바람직하고, 이것은 통신 프로세스의 신뢰도를 증가시킬 수 있다. 통신 유닛들 및/또는 데이터 송신 프로토콜은 이러한 종류의 풍부한 데이터 및/또는 데이터 송신에 대해 특히 설계된다.
바람직하게는, 예를 들어, 메시지의 풍부한 반전된 데이터 송신은 풍부한 데이터 소스 (적어도 2 개의 상이한 데이터 소스의 동일한 컨텐츠) 에 대한 액세스에 기인하여, 더 상세하게는 커맨드 패킷에 의해 통신 프로세스 내에서 발생하고, 이들 중 적어도 하나는 풍부한 컨텐츠를 상이한 형태 또는 코딩 (예를 들어, 반전된 형태) 로 유지하여, 데이터 컨텐츠의 상이한 형태에서의 다중 송신을 실시한다.
바람직하게는, 식별 패킷은, 제 1 통신 유닛에 의한 "이벤트 ID" 의 풍부한 송신에 의해 동기화될 통신 유닛들의 동작을 보호함으로써 통신 프로세스 내에서 풍부하게 송신된다.
대안적인 바람직한 형태로서, 식별 패킷의 풍부한 반전된 송신은, 제 1 통신 유닛에 의한 "이벤트 ID" 의 풍부한 송신에 의해 보호되는 동기화될 통신 유닛의 동작에 기인하여 통신 프로세스 내에서 발생하고, 풍부하게 송신될 "이벤트 ID" 는 상이한 형태로 (예를 들어, 반전된 형태로) 송신된다.
바람직하게는, 상태 정보 아이템은, 예를 들어, 제 2 통신 유닛과 같은 액세스되고 있는 통신 유닛에 기인하여 통신 프로세스 내에서 송신되고, 예를 들어, 제 1 통신 유닛과 같은 액세스를 실시하고 있는 유닛에, 그 데이터를 송신하는 유닛의 상태 및/또는 데이터 자체의 유효성에 대한 정보를 통지하기 위해 상태 정보를 송신한다. 더 상세하게는, 구성가능한 상태 정보 아이템은, 액세스되고 있는 통신 유닛에 기인하여 송신되고, 통신 프로세스 내에서, 액세스를 실시하고 있는 통신 유닛에, 데이터를 송신하는 유닛의 상태 또는 데이터 자체의 유효성에 대한 정보를 통지하기 위해 상태 정보를 송신하고, 구성가능한 상태 정보 아이템은 송신되는 상태 정보 아이템의 타입 및/또는 수에 기인하여 구성가능하다. 더 바람직한 형태에서, 실행시에 구성가능한 상태 정보는, 액세스되고 있는 통신 유닛에 기인하여 송신되고, 액세스를 실시하고 있는 통신 유닛에, 데이터를 송신하는 유닛의 상태 또는 데이터 자체의 유효성에 대한 정보를 통지하기 위해 상태 정보를 송신하고, 구성가능한 상태 정보 아이템은 송신되는 상태 정보 아이템의 타입 및/또는 수에 기인하여, 실행시에 적어도 하나의 다른 통신 유닛에 의해 교환될 수 있는, 액세스되고 있는 통신 유닛의 메모리 셀의 컨텐츠에 의존한다.
바람직하게는, 통신 프로세스 내에서, 정확한 수신을 확인응답하기 위해 액세스 유닛에 의해 송신된 정보 아이템을 적어도 부분적으로 반복하는, 액세스되고 있는 유닛에 기인하여 에코가 송신되고, 더 상세하게는, 관련 패킷의 수신을 확인응답 또는 확인하기 위해 제 1 통신 유닛에 관련 패킷의 적어도 부분적 반복을 송신하는, 예를 들어, 제 2 통신 유닛과 같은 액세스되고 있는 통신 유닛에 기인하여, 식별 패킷 및/또는 커맨드 패킷 및/또는 어드레스 패킷 및/또는 종료 패킷으로부터 에코가 송신된다.
예를 들어, 제 2 통신 유닛과 같은 액세스된 통신 유닛으로부터의 에코로서 종료 패킷이 제 1 통신 유닛에 송신되는 것이 바람직하고, 상기 에코는 원래 송신된 데이터/패킷들에 기초하여 형성되거나 계산된 적어도 부분적 반복 및/또는 체크 데이터를 포함한다. 대안적인 바람직한 형태로서, 종료 패킷은, 통신 프로세스의 종료시에 적어도 부분적 반복 및/또는 체크 데이터 패킷으로서, 예를 들어, 제 1 통신 유닛과 같은 액세스 유닛으로부터 다른 통신 유닛(들)로 송신된다.
예를 들어, 제 2 통신 유닛과 같은 액세스되는 유닛에 기인하여 통신 프로세스 내에서, 데이터의 수명에 대한 시간 정보 아이템을 형성하고 액세스 유닛에 데이터와 함께 상기 시간 정보를 송신하는, 데이터 아이템의 수명을 결정하기 위한 시간 레퍼런스가 송신되는 것이 바람직하다.
바람직하게는, 액세스되는 유닛에 기인하여 통신 프로세스 내에서, 데이터의 수명에 대한 시간 정보 아이템을 형성하고 데이터와 함께 상기 시간 정보 아이템을 액세스 유닛에 송신하는 내부 시간 레퍼런스에 대한 카운터가 송신되며, 시간 정보 아이템은 K2-내부 이벤트 (예를 들어, 내부 타이머) 를 카운팅함으로써 형성된다. 대안적인 바람직한 형태로서, 액세스되는 유닛에 기인하여, 데이터의 수명에 대한 시간 정보 아이템을 형성하고 데이터와 함께 상기 시간 정보 아이템을 액세스 유닛에 송신하는 외부 시간 레퍼런스 (MSG-CNT) 에 대한 카운터가 송신되고, 시간 정보 아이템은, 예를 들어 제 2 통신 유닛과 같은 액세스되는 유닛의 외부의 이벤트 (예를 들어, 인식된 통신 사이클의 수) 를 카운팅함으로써 형성된다.
제 1 통신 유닛 또는 마스터 유닛은 제어기 및/또는 전자 제어 유닛에 의해 포함되는 것이 바람직하고, 적어도 제 2 통신 유닛 또는 제 1 슬레이브 유닛은 상세하게는 센서 및/또는 작동기 및/또는 다른 전자 제어 유닛에 의해 포함되는 것이 바람직하다.
데이터 송신 프로토콜은 바람직하게는, 컴포넌트들 또는 제 1 통신 유닛과 제 2 통신 유닛, 또는 마스터 유닛과 슬레이브 유닛 사이에서 데이터 송신 레이트를 증가시키기 위한 옵션을 제공하는 디지털 인터페이스를 정의하며, 유용한 데이터뿐만 아니라 신호 컨디셔닝 및 데이터 전송을 보호하기 위한 보충 데이터의 송신을 포함할 수도 있다. 데이터 송신을 위한 안전, 간섭 내성 및 강인성을 증가시키는 옵션에 추가하여, 디지털 인터페이스는 예를 들어 아날로그 인터페이스보다 더 큰 유동성 및 확장가능성을 제공한다. 순차적 데이터 송신 및 그에 따른 더 적은 수의 접속 라인들 및 데이터 라인들, 더 상세하게는, 단일 데이터 라인은 인터페이스 접속을 위한 비용을 감소시키고, 접촉 문제의 결과로서의 잠재적 에러 소스를 최소화시킬 수 있다.
여기서 설명하는 본 발명은 상세하게는, 최소 수의 접속 및 통신 라인들에 의한 센서, 작동기 및 제어기의 접속을 허용한다. 이것은, 적은 수의 하드웨어 컴포넌트들 및 표준 하드웨어 컴포넌트들 (표준 직렬 주변기기 인터페이스 모듈) 의 결과로서 감소된 비용으로 송신 안전, 간섭 내성, 강인성 및 유동성에 대해 양방향 디지털 데이터 송신의 모든 이점을 갖고, 또한 소프트웨어 복잡성/코드 오버헤드 및 연산 런타임을 감소시킨다.
바람직하게는, 본 발명은 또한 표준 직렬 주변기기 인터페이스에 의해, 상세하게는 마이크로제어기의 형태인 제 1 통신 유닛/마스터 유닛과 상세하게는 센서 또는 작동기의 형태인 제 2 통신 유닛/제 1 슬레이브 유닛 사이의 양방향 직렬 데이터 통신을 위한 통신 유닛 및/또는 데이터 송신 방법에 관한 것이다. 전체 기능을 유지하면서 오직 1 개의 신호 라인으로 감소시키는 것은 비용-효율적이고 개발-효율적인 인터페이스 구현을 제공한다. 3 개의 신호 라인들 + 슬레이브 선택 라인을 갖는 대부분의 종래의 마이크로프로세서 상에서 이용할 수 있는, 표준 동기식 직렬 주변기기 인터페이스와의 호환성은 또한 이 1 개의 신호 라인 또는 제 1 / 단일 데이터 라인에 의해 가능하고, 바람직하게는 추가적 논리/전자적 컴포넌트들 또는 버스 드라이버들없이 실현될 수 있다. 아날로그 또는 준-디지털 송신에 비해, 디지털 데이터 송신은 신호를 손상시키지 않으며, 이것은 다른 유용한 데이터가 또한 손실없이 송신될 수 있는 이유이다. 디지털 또는 손실없는 데이터 송신의 결과로서 사라진 공차가 센서 및 작동기의 설계 및 대량 생산에 분포될 수 있고, 이것은 비용-감소 효과를 갖는다.
통신 시스템은 바람직하게는 과전압 보호 다이오드 또는 "트랜션트 전압 억제 다이오드 (TVS)" 를 갖고, 이것은, 적어도 제 2 통신 유닛의 적어도 하나의 출력/입력 및/또는 모든 슬레이브 유닛들 및/또는 제 1 통신 유닛의 적어도 하나의 출력/입력에서 시스템의 ESD 강인성을 증가시킨다.
바람직하게는, 통신 시스템은 신호 라인들 또는 적어도 제 1 데이터 라인 상에 커패시터들을 갖고, 이것은 신호 에지들의 상승 및 하강 시간, 및 따라서 원하는 또는 정의된 방식으로 발산된 스퓨리어스 방사에 영향을 준다.
예를 들어, 초기화시에 제 1 통신 유닛에 대한 "유휴 하이 전압 레벨" 을 보장하기 위해, 어떠한 통신 가입자도 제 1 데이터 라인을 통해 데이터를 송신하고 있지 않으면, 제 1 데이터 라인 상의 신호 값을 정의된 "하이" 레벨로 설정하는 "풀 업" 저항기를 갖는 것이 바람직하다.
용어 OSPI 는 단일-와이어 직렬 주변기기 인터페이스 (1 와이어 직렬 주변기기 인터페이스) 를 의미하는 것으로 이해하는 것이 바람직하다.
통신 시스템은 제 1 통신 유닛으로서 단일 마스터 유닛만을 갖고 어떠한 개별 클럭 송신 라인을 갖지 않는 것이 바람직하다.
제 1 통신 유닛/마스터 유닛은 전자 제어 유닛 EUC 에 접속되는 것, 더 상세하게는 그에 통합되는 것이 바람직하다. EUC 는 마스터 유닛에 의해 수신된 데이터를 수신하고 상기 데이터를 평가하는 것이 특히 바람직하다.
데이터 송신 프로토콜에 따라, 제 1 통신 유닛으로부터의 데이터 요청 신호는 미정의된 클럭 시간에 의해 주기적으로 또는 산발적으로 제 1 데이터 라인을 통해 적어도 제 2 통신 유닛에 송신되는 것이 바람직하다.
데이터 송신 프로토콜에 따라, 제 1 통신 유닛으로부터의 데이터 요청 신호는 데이터 전송 클럭을 위한 클럭 소스로서, 더 상세하게는 부정확한 타이밍을 갖는 적어도 하나의 추가적 통신 유닛을 위한 클럭 소스로서 이용되는 것이 바람직하다.
데이터 요청 신호는 제 1 통신 유닛에 의해 제 1 데이터 라인/공통 접속 라인에 출력 또는 인가되는 것이 바람직하다. 제 2 통신 유닛은 데이터 요청 신호를 인식하고, 그 일부에 대해, 데이터 신호의 적절한 비트를 공통 제 1 데이터 라인 상에서 작동시킨다. 제 2 통신 유닛이 제 1 통신 유닛으로부터 요청 신호를 인식하자 마자, 더 상세하게는 현재의 데이터 요청 신호와 무관하게 제 2 통신 유닛으로부터 데이터 신호의 전송이 시작될 수 있다. 제 2 통신 유닛이 "휴면" 설계인 경우, 제 1 통신 유닛에 의한 데이터 수용의 시간에 제 1 데이터 라인 상에서 합산된 신호는 데이터 요청 신호가 접속해제될 절대적 필요없이 제 1 통신 유닛으로부터의 데이터 신호에 대응한다. 이 경우, 데이터 요청 신호 및 데이터 신호 모두는 동시에 활성일 수도 있다.
데이터 및 동기화 신호를 송신하기 위해, 제 1 통신 유닛 및 제 2 통신 유닛 모두는 예를 들어 전압 또는 전류와 같은 동일한 물리적 변수를 이용하는 것이 바람직하다. 대안적인 바람직한 형태로서, 상이한 물리적 변수가 이용된다.
바람직하게는, 제 1 통신 유닛 및 제 2 통신 유닛이 신호 송신을 위해 동일한 값 또는 값의 범위 또는 레벨을 이용한다. 대안적인 바람직한 형태로서, 이들은 상이한 값/값의 범위/레벨을 이용한다.
슬레이브가 마스터로 재구성될 필요가 있거나 그 역의 경우, 슬레이브가 마스터로부터의 신호를 단일-와이어 접속 라인 상에 오버라이트할 수 있는 것을 보장하기 위해 출력 회로의 재구성이 이용될 필요가 있다. 그 후, 새로운 마스터가 표준 "직렬 주변기기 인터페이스" 모듈에 의해 동작되는 것 및 새로운 슬레이브가 예를 들어, OSPI 구성에 의해 동작되는 것이 가능하다.
또한, 슬레이브는, 데이터 신호로부터 클럭을 추출하여 이를 개별 라인들에서 이용할 수 있는 OSPI 변환기를 이용하여 동작될 수 있는 것이 바람직하다. 따라서, 표준 "직렬 주변기기 인터페이스" 모듈에 의해 슬레이브 통신 유닛들을 이용하는 것이 가능하다. 이 이점은, 데이터 및 클럭 신호 모두를 포함하는 적어도 하나의 접속 라인으로 송신이 섹션에서 감소될 수 있다는 점이다.
마스터 유닛 (마스터) 은 그에 접속되는 하나 이상의 슬레이브 유닛들 또는 슬레이브 통신 유닛들 또는 슬레이브들을 가질 수 있는 것이 바람직하고, 개별 슬레이브 통신 유닛들은 교대로, 추가적 부속 슬레이브 통신 유닛들을 위한 마스터 유닛이 될 수 있다. 이를 위해, 부속 슬레이브에 대한 마스터로서 이용되는 제 1 슬레이브 통신 유닛들은 개별 "직렬 주변기기 인터페이스"/OSPI 모듈을 갖거나, 주 버스로부터의 디커플링 및/또는 마스터 및 슬레이브 구성으로의 재구성의 옵션을 갖는 것이 바람직할 것이다.
전자 통신 시스템은 직렬 동기식 데이터 송신에 기초하는 것이 바람직하고, 통신을 개시하는 적어도 하나의 제 1 통신 유닛 또는 마스터 유닛 및 그에 응답하는 적어도 하나의 제 2 통신 유닛 또는 슬레이브 유닛 K2 를 포함하며, 통신 동안 데이터 엘리먼트의 양방향으로의 송신을 위한 시간 베이스는 통신을 개시하는 유닛에 의해 규정된다.
전자 통신 시스템은 자동차 분야에서 이용하기 위한 형태인 것이 바람직하다.
전자 통신 시스템은 안전-관련 애플리케이션을 위한 형태 또는 그에 대해 설계되는 것이 바람직하다.
전자 통신 시스템은 동기식 버스 또는 대안적인 바람직한 형태에서는 비동기식 버스를 포함하는 것이 바람직하다.
본 발명은 또한 그 전자 통신 시스템의 자동차에서의 이용에 관련된다. 더 상세하게는, 통신 시스템은 센서, 더 상세하게는 압력 센서 및/또는 자동차의 작동기에 제공된다. 대안적인 바람직한 형태로서, 본 발명은 전자 통신 시스템의 이용 및 자동자 엔지니어링에서의 방법에 관련된다.
종래의 자동차에서 일정하게 증가하는 수의 센서, 작동기, 전기 제어 및 조정 컴포넌트 및 그와 동시에 동일하거나 더 낮은 비용으로 확장된 기능을 위한 요구는 제어기 및 센서/작동기에 의한 통신에 대한 유동적이고 요구되는 기회를 필요로 한다. 이 컴포넌트들 중 다수는 자동차 분야에서 다이나믹스를 구동하는데 현저한 영향을 주기 때문에, 신호, 데이터 및 시스템의 안전 및 강인성의 측면에서 관련 요건들을 준수할 필요가 있고, 이것은 상세하게는 본 발명에 따른 통신 시스템 및 데이터 송신 방법에 의해 충족된다.
추가적인 바람직한 실시형태들은 도면을 참조한 개략적인 예시적인 실시형태들의 후속 설명 및 종속항에서 발견할 수 있다.
도 1 및 도 2 는 예시적인 통신 시스템을 도시한다.
도 3 및 도 4 는 제 1 데이터 송신 모드에 따른 예시적인 데이터 송신을 도시한다.
도 5 는 제 2 데이터 송신 모드에 대한 예시적인 신호 형태를 도시한다.
도 6 은 예시적인 동기화 패킷을 도시한다.
도 7 은 EMC (전기자기적 호환성) 를 개선하기 위한 전자적 보충 엘리먼트를 갖는 예시적인 통신 시스템을 도시한다.
도 8 은 결정된 데이터 포맷 또는 코드 포맷을 갖는 예시적인 데이터 송신 프로토콜을 도시한다.
도 9 는 개시 유닛 또는 제 1 통신 유닛 (마스터) 에 의한 데이터 액세스를 위한 데이터 송신 프로토콜의 예시적인 실시형태를 도시한다.
도 10 은 데이터 송신 프로토콜에 대한 베이시스를 도시한다.
도 11 내지 도 13 은 제 1 데이터 송신 모드의 3 개의 대안적이고 예시적인 형태를 도시한다.
도 14 는 통신 시스템의 다른 예시적인 실시형태를 도시한다.
도 15 는 예시적인 변환기의 블록도를 도시한다.
도 1 은 제 1 데이터 라인 (3) 을 통해 제 2 통신 유닛 (2) 또는 제 1 슬레이브 유닛 (2) 및 추가적인 슬레이브 유닛들 "OSPI 슬레이브" 에 접속되는 제 1 통신 유닛 (1) 또는 마스터 유닛 (1) 을 갖는 예시적인 통신 시스템을 도시한다 (하나의 와이어 직렬 주변기기 인터페이스). 제 1 통신 유닛 (1) 은 클럭 신호 SCLK 를 제공하는 통합된 클럭 발생기 유닛을 갖는다. 또한, 마스터 유닛 (1) 은 출력 채널 SIMO (슬레이브 인 마스터 아웃) 및 입력 채널 SOMI (슬레이브 아웃 마스터 인) 를 갖고, 예를 들어, 이것은 각각 저항기 R1, R2 에 의해 제 1 데이터 라인 (3) 에 접속된다. 출력 채널 SIMO 및 입력 채널 SOMI 는 이 경우 통합된 클럭 발생기 유닛에 의해 작동되거나 통합된 클럭 발생기 유닛과 함께 동작된다. 제 2 데이터 송신 모드 또는 마스터 전송 데이터 송신 모드에서, 마스터 유닛 (1) 은 출력 채널 SIMO 를 이용하여, 클럭 발생기 유닛에 의해 내부적으로 제공되는 클럭 신호 SCLK 를 출력 데이터와 동시에 송신한다. 제 2 통신 유닛 (2) 과 같은 슬레이브 유닛의 출력은 각각 하이 임피던스 상태에 있다. 슬레이브 유닛은 제 1 데이터 라인 (3) 을 통해 SIMO 데이터를 판독한다.
슬레이브 유닛은 자신의 파트에 대해 제 1 데이터 송신 모드 또는 슬레이브 전송 데이터 송신 모드를 이용하여, 제 1 데이터 라인 (3) 에 현재 공급되고 있는 SIMO 출력으로부터의 신호 레벨과 무관하게 자신의 데이터를 송신하며, 각각의 데이터 신호의 슬레이브-엔드 전송은 제 1 데이터 라인 (3) 을 통해 제 1 통신 유닛 (1) 으로부터의 클럭 신호에 항상 응답하여 송신되는 데이터 신호에 기인하여 동기화된다. 이 클럭 신호는 마스터 유닛 (1) 의 출력 SIMO 에 적용되고, 제 1 데이터 라인 (3) 을 통해 유사하게 송신된다. 제 2 통신 유닛 (2) 또는 제 1 슬레이브 유닛 (2) 으로부터의 각각의 데이터 신호는 SOMI 입력을 통해 마스터 유닛 (1) 에 의해 수신된다.
제 1 데이터 라인 (3) 은 또한 "1 와이어 직렬 주변기기 인터페이스" 버스 세그먼트로 지칭된다. 예를 들어, 각각의 슬레이브 유닛은, 슬레이브 유닛과의 통신에 있어서 개선된 전자기 호환성을 달성하기 위해, 과전압 보호 다이오드 (트랜션트 전압 억제 다이오드) TVS 를 갖는다.
도 2 에 도시된 통신 시스템의 예시적인 실시형태는, 도 1 에 비해, 모든 슬레이브 유닛 "OSPI 슬레이브" 이 접속되는 추가적 멀티플렉서 유닛 MUX 를 갖는다. 또한, 마스터 유닛 (1) 은 제어 라인 (4) 에 의해 멀티플렉서 유닛 MUX 의 선택 입력에 접속되고, 이 방식으로, 가입자 선택을 위해 제 1 데이터 라인 (3) 을 통해 슬레이브 유닛에 의해 통신을 제어한다. 예를 들어, 각각의 슬레이브 유닛은 슬레이브 유닛과의 통신에 있어서 개선된 전자기 호환성을 달성하기 위해, 과전압 보호 다이오드 (트랜션트 전압 억제 다이오드) TVS 를 갖는다. 예를 들어, 멀티플렉서 유닛은 비선택된 슬레이브 유닛으로부터의 바람직하지 않은 출력 신호를 억제한다.
도 3 은 제 1 통신 유닛 또는 마스터 유닛과 제 2 통신 유닛 또는 제 1 슬레이브 유닛 사이의 데이터 송신 프로토콜에 대한 예시적인 제 1 데이터 송신 모드 또는 슬레이브 전송 데이터 송신 모드를 도시한다. 예를 들어, 상기 슬레이브는 자신의 클럭 발생기 유닛을 갖지 않거나, 클럭 발생기 유닛을 갖는 경우에도, 상기 클럭 발생기 유닛은 적어도 마스터 유닛의 클럭 발생기 유닛과 동기화되어 동작하지 않기 때문에, 마스터 유닛으로부터의 클럭 신호 SCLK 는, 데이터 라인을 통해 동기화를 위한 클럭 신호 또는 데이터 요청 신호로서 슬레이브에 송신되는 교번하는 디지털 신호 SIMO 를 위한 클럭을, 더블 주파수에서 규정한다. 각각의 "하이" 레벨의 상승 에지 b 는 슬레이브 유닛에 전송 커맨드를 제공하고, 슬레이브 유닛은 정의된 시간 윈도우, 즉, 클럭 신호의 상승 에지에 의해 정의되는 각각의 시간 a0 후, 및 슬레이브 유닛에 의한 각각의 후속 전송을 프롬프트하는 각각의 시간 b 이전 내에서 응답해야 한다. 마스터 유닛은 각각의 경우 시간 a0 및 a1 을 판독하고, 예를 들어, 시간 a1 에 판독되는 데이터만이 이용된다. 슬레이브 유닛에 의해 전송된 데이터는 "슬레이브 데이터" 행으로 표시되고, 데이터 라인 OSPI 상의 총 데이터 또는 각각의 총 신호 레벨은 OSPI 에 의해 표시된다. 이 경우, 클럭 신호 SCLK 에 의존하는 클럭 신호 SIMO 데이터 및 슬레이브 유닛 "슬레이브 데이터" 로부터의 데이터 신호는 오버레이되고, 데이터 라인을 통해 본질적으로 동시에 송신된다. 따라서, 예시적인 실시형태에서, 마스터 유닛은 "0" 및 "1" 을 판독한다. 전송 리듬 및 슬레이브 유닛의 "타이밍" 은 마스터 유닛으로부터의 SIMO 데이터에 의해 및 슬레이브 유닛의 형태를 통해 결정된다. 슬레이브 데이터에 대한 홀딩 시간은 각각의 경우 적어도 마스터의 다음 판독 시간 a1 까지 연장되어야 한다. 마스터 유닛으로부터 제 1 슬레이브 유닛으로 송신된 클럭 신호 "SIMO 데이터" 는 제 1 데이터 송신 모드에서 동기화된 데이터 송신을 보장한다.
도 4 는 제 1 데이터 송신 모드 또는 슬레이브 전송 데이터 송신 모드에 대한 예시적인 더블 레이트 모드를 도시하며, 슬레이브 유닛은 SIMO 신호의 교번하는 하이 레벨의 상승 및 하강 에지에서 각각 전송하거나 상기 관련 에지 이후에 전송한다. 마스터 유닛은 각각의 경우 시간 a0 및 a1 에서 판독하고, 양 시간에 획득된 데이터는 예를 들어, 마스터 유닛에 접속된 ECU 에 의해 추가적으로 이용된다. 도 4 에 도시된 프로토콜은 도 3 에 도시된 프로토콜에 기초한다. 또한 이 경우에, 슬레이브 유닛은 자신의 클럭 발생기 유닛을 갖지 않거나, 마스터 유닛의 클럭 발생기 유닛과 동기화되어 동작하지 않는 클럭 발생기 유닛을 갖는다.
다른 예로서, 예를 들어, 도 3 및 도 4 에 도시된 1:1 레이트 대신에 2:1 또는 3:1 레이트를 갖는 비대칭 클럭 코딩 방식 또는 데이터 송신 모드가 또한 제안된다.
도시되지 않은 예에서, 제 1 통신 유닛 또는 마스터 유닛으로부터의 클럭 신호는 비주기적 데이터 요청 신호로 대체되고, 제 1 데이터 송신 모드에서의 데이터 송신은 데이터 레이트의 측면 및 데이터 요청의 각각의 시간의 측면에서 마스터 유닛에 의해 유동적으로 결정될 수 있다.
도 5a) 및 도 5b) 는, 연속적인 "로우" 또는 "하이" 비트를 포함하지 않아서, 마스터 전송 데이터 송신 모드의 데이터가 동기화 패킷으로부터 구별될 수 있는 제 2 데이터 송신 모드 또는 마스터 전송 데이터 송신 모드에 대한 예시적인 코딩 방식을 도시한다. 예를 들어, 빠른 에지 변화는 "0" 을 나타내고, 느린 에지 변화는 "1" 을 나타낸다. 이 코딩 방식들 중 하나에 의해 라인에서 코딩된 동기화 패킷에 후속하는 데이터가 이용되어, 예를 들어, 통신 파트너 또는 식별 패킷의 선택에 대한 정보 및 선택적으로는, 예를 들어, 커맨드 패킷, 어드레스 패킷 및 데이터 패킷을 하나 이상의 슬레이브 유닛에 송신한다.
예를 들어, 데이터 송신 프로토콜은 통신 프로세스의 시작에서 제 1 통신 유닛으로부터 적어도 제 2 통신 유닛으로 동기화 패킷의 송신을 포함하며, 그 결과로서, 제 2 통신 유닛 또는 제 1 슬레이브 유닛 또는 모든 슬레이브 유닛들은 수동적으로 및/또는 능동적으로 통신 프로세스에 동기적으로 참여한다. 이 동기화 패킷은, 자신을 다른 신호들 또는 신호 패턴으로부터 구별하여 새로운 통신 프로세스의 시작을 명시적으로 나타내기 위해 명시적으로 식별가능한 또는 개별적이고 실수없는 패턴을 갖는다.
이러한 동기화 패킷 프레임 싱크 토큰은 도 6 에 의해 도시되어 있고, 시작 펄스 포즈로서 일련의 4 개의 "로우 레벨" 아이템, 시작 펄스로서 1 개의 "하이 레벨" 및 최종 "로우 레벨" 을 포함한다. 예를 들어, 4 대 1 의 펄스 포즈 대 펄스 비율로부터, 제 2 통신 유닛 또는 각각의 슬레이브 유닛은, 자신의 응답 시간 간격 또는 데이터 요청 신호/클럭 신호-응답 신호 시간 간격을 커스터마이징하는데 이용되는 클럭 레퍼런스 변수를 획득할 수 있다. 슬레이브 유닛에 대한 비교적 부정확한 클럭 발생기 유닛에 기초하여, 예를 들어, 비교적 소수, 예를 들어, 3 개의 연속적으로 송신된 "로우" 비트가 존재하는 경우에서와 같이, 비트 슬레이브 유닛은 동기화 패킷을 인식하도록 가정된다.
도 7 은 통신 시스템의 예시적인 실시형태를 도시하고, 통신 시스템은, 그 통신 시스템 및 더 상세하게는 제 1 통신 유닛 (1) 또는 마스터 유닛 (1) 이 단일한 데이터 라인 또는 데이터 송신 라인으로서의 제 1 데이터 라인 (3) 을 갖는 동작과, 직렬 주변기기 인터페이스 버스 표준에 따라 복수의, 예를 들어, 4 개의 데이터 라인 및 클럭 라인을 갖는 직렬 주변기기 인터페이스 정규 모드 사이에서 체인지오버하기 위해 이용할 수 있는 체인지오버 유닛 (5) 을 갖는다. 상기 체인지오버는 제 1 통신 유닛 (1) 의 OW_SPI_DIS 출력 또는 OneWireSPI 의 디스에이블을 이용하여 실시되고, 제 1 통신 유닛 (1) 의 출력은 체인지오버 유닛 (5) 에 접속된다. 예를 들어, 마스터 유닛 (1) 은 양 동작 모드에 대해 이용될 수 있도록 접속된다. 이 예시적인 실시형태에서, 제 1 통신 유닛 (1) 또는 마스터 유닛 (1) 은 2 개의 데이터 접속 SIMO, SOMI 를 갖고, 이들 중 하나의 데이터 접속인 SIMO, SOMI 는 데이터 입력으로 동작되고, 하나의 데이터 접속 SIMO, SOMI 는 데이터 출력으로 동작되고, 데이터 접속 SIMO, SOMI 는 서로 동기적으로 동작된다. 또한, 마스터 유닛의 선택 출력 SEL 을 이용하여 슬레이브 유닛을 선택하기 위해 이용될 수 있는 선택적인 멀티플렉서 MUX 가 도시되어 있다. 추가적인 전자 엘리먼트 τIn 및 τOut 는 제 1 데이터 라인 (3) 의 전기적으로 대칭인 접속을 위해 그리고 EMC 를 증가시키기 위해 이용된다.
도 8 은 데이터 송신 프로토콜에 따른 데이터 송신 프로세스의 예시적인 형태를 도시하며, 메시지 "메시지" 는 제 2 데이터 송신 모드 "마스터 송신" 을 이용하여 제 1 통신 유닛으로부터 제 2 통신 유닛으로 송신되고, 제 1 데이터 송신 모드 "슬레이브 송신" 을 이용하여 제 2 통신 유닛으로부터 제 1 통신 유닛으로 송신된다. 이 경우, 이 메시지는 각각, 전송자, 즉 마스터 또는 슬레이브의 측면에서 구별될 수 있는 복수의 데이터 패킷들 DATA#n 을 포함한다.
우선, 제 1 통신 유닛 또는 마스터 유닛은, 제 2 통신 유닛 또는 적어도 제 1 슬레이브 유닛 또는 추가적 버스 가입자와의 통신을 동기화시키기 위해 이용되는 동기화 패킷 프레임 Sync 를 전송하고 통신 프로세스를 초기화한다. 실행될 루틴 또는 이벤트 EID (이벤트 ID) 를 식별하거나 수신지 SID (슬레이브 ID) 를 식별하기 위해 이용되는 식별 패킷 ID 가 이에 후속한다. 예를 들어, 이 이벤트와 연관된 커맨드 및 어드레스가 이미 각각의 슬레이브에 저장되어 있기 때문에, EID 식별 패킷은 직접 방식으로 추가적 통신을 생성하지 않는다. 이 경우, 모든 추가적 버스 가입자들에 대한 추가적 정보 또는 명령 패킷들에 대해 SID=0 이다 (브로드캐스트 메시지). 예를 들어, 상기 패킷들은 마스터 유닛의 순수한 전송 프로세스에 대해 기록 커맨드 기록 CMD 를 포함하는 커맨드 패킷, 어드레스 패킷 ADDR#1, ADDR#2 및 데이터 패킷 DATA#1 내지 DATA#8 형태인 메시지이다. 마지막으로, 통신 프로세스는, 체크 데이터를 포함하는 종료 패킷 TRAIL 의 송신을 포함한다.
또한, 통신 프로세스는, 특정 슬레이브 유닛으로부터의 슬레이브 ID (식별) SID 가 마스터 유닛에 의해 식별 패킷으로서 전송되는 것으로 도시되어 있다. 그 후, 마스터 유닛은 판독 커맨드 판독 CMD 를 커맨드 패킷으로서 전송하고, 2 개의 어드레스 패킷 ADRR#1, ADDR#2 를 전송한다. 후속적으로, 슬레이브 유닛은 이 어드레스에 저장된 데이터로 응답하고, 이 데이터를 마스터 유닛에 전송한다. 그 후, 마스터 유닛은 슬레이브 유닛의 데이터 송신을 동기화하기 위한 요청 신호 DSYNC#1 내지 DSYNC#8 을 전송하고, 이에 대해 슬레이브 유닛은 데이터 패킷 DATA#1 내지 DATA#8 중 하나로 각각 응답한다. 이 데이터 송신은, 마스터 유닛으로부터의 요청 패킷 TSYNC 에 응답하여 슬레이브 유닛에 의해 전송되는 것과 유사하게 종료 패킷 TRAIL 에 의해 종료된다.
예를 들어, 마스터 유닛 및 슬레이브 유닛은 단일 데이터 라인으로서의 제 1 데이터 라인을 통해 배타적으로 통신한다.
예를 들어, 도 9 는 제 1 통신 유닛 또는 마스터 유닛으로부터의 메시지에 응답하여 또는 협동하여 제 2 통신 유닛 또는 슬레이브 유닛의 정보 및 신호 프로세싱을 도시한다. 이 경우, 슬레이브 유닛은 통신 프로세스의 시작에서 마스터 유닛으로부터 동기화 패킷 또는 동기화 신호 프레임 싱크 (미도시) 를 검출한다. 후속적으로, 마스터 유닛에 의해 전송된 식별 패킷 ID 가 평가된다. 이것이 이벤트 ID EID 를 포함하면, 이 이벤트는 슬레이브에 저장된 EID 커맨드 테이블을 이용하는 것으로 해석되고, 관련 루틴은 그 저장된 커맨드 및 어드레스 패킷 및 저장된 데이터를 이용하여 실행된다. 이 경우, 이 실행은, 예를 들어, 동일한 버스에 접속된 각각의 슬레이브 유닛 내에서 발생하며, 슬레이브 유닛들은 가능한 결과를 자신의 소정의 메모리 어드레스에서만 응답하지 않고 오히려 저장한다.
식별 패킷이, 하나 이상의 비트를 포함하는 슬레이브 ID SID 를 포함하면, 슬레이브 유닛은 이를 마스터 유닛과의 여전히 불완전한 통신 프로세스인 것으로 해석하고, 판독 또는 기록 액세스가 발생할지 여부 및 상기 액세스가 포인터를 이용하여 직접적으로 또는 간접적으로 직접 어드레스에 대해 실행되는지 여부, 및 포인터를 이용하는 상기 메모리 액세스가 "선형적으로" 또는 증분적으로, 증분적 버스트로, 또는 "랜덤으로", 랜덤 버스트로 수행되는지 여부에 관한 정보를 포함하는 후속 커맨드 패킷 CMD 를 해석한다. 대안적으로, 캐맨드 패킷 CMD 는 판독 또는 기록 액세스를 가질 수도 있고, 이 경우, 어드레스는 내부적으로 "고유하게" 포함되거나, 이 경우 비트 단위 액세스가 "판독-변형-기록" 으로 수행된다.
예를 들어, 슬레이브 유닛은 어드레스 포인터들 - 어드레스 포인터 - 및 레지스터 및/또는 RAM 및/또는 EEPROM 및/또는 다른 타입의 메모리를 포함하는 메모리를 갖는 메모리 매니저를 포함한다. 메시지의 종료에서, 마스터 유닛 또는 슬레이브 유닛들은 메시지 또는 유용한 데이터를 패킷 DATA#1 내지 DATA#n 의 형태로 전송한다.
도 10 은 예를 들어, 데이터 송신 프로토콜의 주요 특성을 도시한다. 제 1 데이터 송신 모드 D1 에서, 슬레이브 유닛은 마스터 유닛으로부터의 데이터 요청 신호에 대해 각각의 데이터 신호로 응답한다. 제 2 데이터 송신 모드 D2 에서, 마스터 유닛만이 데이터 또는 데이터 신호들을 전송하고, 이들은 각각 클럭 신호에 임베딩된다. 새로운 통신 프로세스의 시작에서의 동기화는 마스터 유닛에 의한 동기화 패킷의 송신에 의해 수행된다.
도 11 내지 도 13 은 제 2 통신 유닛 Comm2 또는 제 1 슬레이브 유닛과 제 1 통신 유닛 Comm1 또는 마스터 유닛 사이에서 다양한 형태의 제 1 데이터 송신 모드 또는 슬레이브 전송 데이터 송신 모드를 도시하기 위해 이용된다.
도 11 의 표준 슬레이브 전송 데이터 송신 모드의 경우, 슬레이브 유닛 Comm2 의 각각의 데이터 엘리먼트는 데이터 요청 신호 또는 동기화 신호의 상승 또는 하강 에지에 의해 동기화된다. 마스터 유닛의 표준 "직렬 주변기기 인터페이스" 에서, 이것은, 2 개의 각각의 판독 사이클이 송신중인 오직 하나의 데이터 정보 아이템에만 관련됨을 의미한다. 마스터 "직렬-주변기기-인터페이스" 모듈 또는 마스터 유닛 내에 또는 그 상위에 제공되는 필터는 송신에 후속하는 추가 판독 펄스의 데이터를 필터링 아웃하기 위해 이용될 수 있다. 그 결과, 내부 프로그램 사이클은, 판독된 데이터 스트림으로부터 유용한 데이터를 필터링 아웃할 필요성을 생략한다. 이 상황에서, 도 11 은, 데이터 요청 신호 또는 싱크 신호의 하강 에지와 동기화된 제 1 데이터 송신 모드의 "즉시 판독" 형태를 나타내고, 여기서, 유용한 데이터는 데이터 요청 신호 직후에 판독된다.
도 12 는, 데이터 요청 신호 또는 싱크 신호의 하강 에지와 동기화된 제 1 데이터 송신 모드의 "늦은 판독" 을 도시하며, 여기서, 유용한 데이터는 다음 싱크 신호 직전까지 판독되지 않는다. 따라서, 더 안정된 신호 레벨을 달성하기 위해, 유용한 데이터는 더 오래 세틀링되는 것이 허용될 수 있다.
도 13 은, 제 1 데이터 송신 모드의 "더블 레이트" 형태를 도시하며, 여기서, Comm2 으로부터의 유용한 데이터는 Comm1 싱크 신호의 하강 에지 및 상승 에지 모두에 의해 요청된다. 이 상황에서는, 도 11 및 도 12 에 도시된 2 개의 형태에 비해, 각각의 판독 사이클이 새로운 유용한 데이터 정보 아이템의 송신을 포함하기 때문에, 데이터의 더 낮은 "직렬 주변기기 인터페이스" 깊이에 대한 더 높은 데이터 송신 레이트가 가능하다.
또한, 대안적 형태 - 미도시 - 에서, Comm2 에 대한 동기화는 또한 모든 n 번째 데이터 요청 신호 에지 또는 싱크 신호 에지에서 또는 레벨 제어 하에서 가능하다. 또한, 모든 m 번째 판독 사이클은 유용한 데이터에서의 판독을 인지할 수 있다.
도 14a) 내지 도 14c) 는, 제 1 통신 유닛 또는 마스터 유닛 (1) 및 제 2 통신 유닛 또는 제 1 슬레이브 유닛 (2) 을 갖는 통신 시스템의 예시적인 형태를 도시하며, 이들은 제 1 데이터 라인 (3) OSPI 에 의해 서로 접속된다.
와이어드-AND 통신 (도 14a); 와이어드-OR 통신 (도 14b):
마스터 유닛 (1) 및 슬레이브 유닛 (2) 은 제 1 데이터 라인 (3) 에 직접 접속되지만, 출력 스테이지 (6, 7) 또는 로우 측 드라이버 (6) 는 오직 "로우" 레벨 (와이어드-AND 통신) 만을 활성화시키거나, 하이 측 드라이버 (7) 는 "하이" 레벨 (와이어드-OR 통신) 을 활성화시킨다. 따라서, 저항기 커플링을 이용한 구현에 비해 현저하게 높은 신호 레벨이 통신에 이용될 수 있다. 풀 업 (8) 및 풀 다운 (9) 저항기 (및 드라이버 트랜지스터) 의 설계에 의해, 이러한 인터페이스는 신호 송신에 대한 에지 그레디언트를 설정함으로써 애플리케이션의 요건 측면에서, 예를 들어, 송신 레이트 및 EMC 의 측면에서 매우 광범위하게 최적화될 수 있다.
도 14c) 에 도시된 대안적인 예시적 실시형태는 인터페이스를 통한 통신이고, 여기서, 제 1 통신 유닛 또는 마스터 유닛 (1) 으로부터의 전기 신호들은 전압으로서 인가되고, 제 2 통신 유닛 또는 제 1 슬레이브 유닛 (2) 으로부터의 전기 신호들은 제 1 데이터 라인 (3) 및 추가 라인 (미도시) 을 통해 슬레이브 유닛의 전원으로의 전류로서 인가된다. 이것은, 제 1 데이터 라인을 서플라이 라인 및 데이터 송신 라인/클럭 라인으로서 함께 이용할 수 있게 한다. 이를 위해, 슬레이브 유닛 (2) 은 데이터 신호를 제 1 데이터 라인 (3) 에 적용하기 위한 전류원 유닛 (11) 및 전압 조정 유닛 (10) 을 포함한다. 예를 들어, 마스터 유닛 (1) 은, 비교기 유닛을 포함하는 통합된 전류 측정 유닛을 갖는 전압 조정 유닛 (12) 및 하이 측 드라이버 (7) 를 포함한다.
도 15 는 전자 통신 시스템에서 슬레이브 유닛의 구현을 위한 예시적인 변환기 OSPI 변환기의 블록도를 도시한다. 이 도면은, 슬레이브 유닛 측에서, 단일 데이터 라인 송신의 전술한 송신 원리를 위해, 다른 보조 인터페이스, 예를 들어, 단일 데이터 라인으로서의 제 1 데이터 라인을 통한 송신을 위한 "직렬 주변기기 인터페이스", I2C, 메모리 인터페이스를 변환하는 변환기를 도시한다.
이 상황에서, 출력 드라이버의 타이밍 제어를 포함하여 마스터 유닛으로부터의 데이터 요청 신호와 동기화된 슬레이브 유닛으로부터의 데이터 신호 또는 슬레이브 데이터 스트림의 비트 단위의 송신의 기본 기능들 - 이것은 데이터 송신 모드 X (슬레이브 전송 데이터 송신 모드 또는 마스터 전송 데이터 송신 모드) 에 대해 요구됨 - 이 전송 로직 블록 (송신 제어 로직) 에 의해 제공된다.
기능 유닛 (에지 검출) - 여기서는 선택적으로 도시됨 - 은 가능한 필터 기능의 구현을 포함하여 OSPI 신호의 유효 에지의 인식을 수행한다.
선택적 제 2 데이터 송신 모드 Y (마스터가 데이터 및 "클럭" 을 전송함) 가 구현되면, OSPI 신호 프로파일로부터 마스터에 의해 전송된 데이터를 디코딩하는 기능 유닛 (수신 제어 로직) 이 요구된다.
동기화 패킷의 인식을 위한 선택적 구현에 요구되는 측정값들은 추가적 기능 유닛 (프레임 싱크 검출) 에 의해 구현된다.
보조 인터페이스(들) 의 동작을 포함하는, 프로토콜 정의에 의존하는 기능들은 "상위 (superordinate)" 유닛 (프로토콜 제어 로직) 에서 구현된다.

Claims (32)

  1. 적어도 하나의 제 1 데이터 라인 (3) 에 의해 서로 접속되는 적어도 하나의 제 1 통신 유닛 (1) 및 하나의 제 2 통신 유닛 (2) 을 포함하는 전자 통신 시스템으로서,
    상기 전자 통신 시스템은,
    동기식 데이터 송신을 위한 적어도 하나의 제 1 데이터 송신 모드에서, 상기 제 1 통신 유닛 (1) 이 상기 제 1 데이터 라인 (3) 을 통해 상기 제 2 통신 유닛 (2) 에 데이터 요청 신호 또는 클럭 신호를 적어도 1 회 송신하고, 상기 제 2 통신 유닛 (2) 이 상기 데이터 요청 신호 또는 상기 클럭 신호에 응답하여 상기 제 1 데이터 라인 (3) 을 통해 상기 제 1 통신 유닛 (1) 에 데이터 신호를 송신하는 것에 따르는 데이터 송신 프로토콜을 갖고,
    상기 데이터 송신 프로토콜은, 상기 제 1 데이터 송신 모드에 대해, 상기 제 2 통신 유닛 (2) 으로부터의 상기 데이터 신호가 정의된 수의 비트를 포함하는 형태인 것을 특징으로 하는, 전자 통신 시스템.
  2. 제 1 항에 있어서,
    상기 데이터 송신 프로토콜은, 상기 제 1 데이터 송신 모드에 대해, 상기 제 2 통신 유닛 (2) 으로부터의 상기 데이터 신호가 정확히 1 비트를 포함하는 형태인 것을 특징으로 하는, 전자 통신 시스템.
  3. 제 1 항에 있어서,
    상기 데이터 송신 프로토콜은, 상기 제 1 데이터 송신 모드에 대해, 상기 제 2 통신 유닛 (2) 으로부터 상기 제 1 통신 유닛 (1) 으로의 적어도 하나의 정의된 개별적으로 해석가능한 정보 아이템을 포함하는 메시지 (메시지, DATA) 가 복수의 데이터 신호들을 포함하는 형태인 것을 특징으로 하는, 전자 통신 시스템.
  4. 제 1 항에 있어서,
    상기 데이터 송신 프로토콜은, 적어도 상기 제 1 데이터 송신 모드에 대해, 상기 제 1 통신 유닛 (1) 으로부터의 상기 클럭 신호 및 상기 제 2 통신 유닛 (2) 으로부터의 상기 데이터 신호가 상기 제 1 데이터 라인 (3) 을 통해 동시에 송신되는 형태인 것을 특징으로 하는, 전자 통신 시스템.
  5. 제 1 항에 있어서,
    상기 제 1 통신 유닛 (1) 및 적어도 상기 제 2 통신 유닛 (2) 은 추가 접지 라인 및 추가 전원 라인 중 적어도 하나에 의해 서로 접속되는 것을 특징으로 하는, 전자 통신 시스템.
  6. 제 1 항에 있어서,
    상기 데이터 송신 프로토콜은, 적어도 상기 제 1 데이터 송신 모드에 있어서, 상기 제 1 데이터 라인 (3) 상에서, 상기 제 2 통신 유닛 (2) 으로부터의 출력 신호로서의 상기 데이터 신호 및 상기 제 1 통신 유닛 (1) 으로부터의 상기 클럭 신호 또는 상기 데이터 요청 신호가 오버레이되거나, 상기 제 2 통신 유닛 (2) 으로부터의 상기 데이터 신호가 상기 제 1 통신 유닛 (1) 으로부터의 상기 클럭 신호 또는 상기 데이터 요청 신호를 상기 제 1 데이터 라인 (3) 상에서 오버드라이브하는 형태이고, 상기 데이터 신호는 상기 제 1 데이터 라인 상에서의 신호 값을 결정하는 것을 특징으로 하는, 전자 통신 시스템.
  7. 제 1 항에 있어서,
    적어도 상기 제 2 통신 유닛 (2) 은 자신의 클럭 발생기 유닛을 갖지 않거나, 상기 제 1 통신 유닛 (1) 의 클럭 발생기 유닛과 동기하여 동작하지 않는 클럭 발생기 유닛을 갖는 것을 특징으로 하는, 전자 통신 시스템.
  8. 제 1 항에 있어서,
    상기 제 2 통신 유닛 (2) 은, 상기 제 1 통신 유닛 (1) 으로부터의 상기 데이터 요청 신호 또는 상기 클럭 신호에 대한 응답 시간이, 상기 제 1 통신 유닛의 클럭 신호 및 상기 제 1 통신 유닛의 클럭 발생기 유닛으로부터의 클럭 신호 중 적어도 하나의 주기 지속기간 또는 상기 주기 지속기간의 배수보다 작은 정의된 시간 간격 내인 형태인 것을 특징으로 하는, 전자 통신 시스템.
  9. 제 1 항에 있어서,
    상기 전자 통신 시스템은, 감소된 수의 라인들을 갖는 변형된 직렬 주변기기 인터페이스 통신 시스템의 형태이고,
    적어도 상기 제 1 통신 유닛 및 상기 제 2 통신 유닛 중 적어도 하나는 직렬 주변기기 인터페이스 표준에 부합하는 것을 특징으로 하는, 전자 통신 시스템.
  10. 제 9 항에 있어서,
    상기 제 1 통신 유닛은 2 개의 데이터 접속들 (SIMO, SOMI) 을 갖고, 상기 접속들 중 하나의 데이터 접속 (SIMO, SOMI) 은 데이터 입력으로 동작되고, 하나의 데이터 접속 (SIMO, SOMI) 은 데이터 출력으로 동작되고, 상기 데이터 접속들 (SIMO, SOMI) 은 서로 동기하여 동작되는 것을 특징으로 하는, 전자 통신 시스템.
  11. 제 1 항에 있어서,
    상기 데이터 송신 프로토콜은, 상기 제 1 통신 유닛 (1) 이 제 2 데이터 송신 모드에서 상기 제 1 데이터 라인을 통해 적어도 상기 제 2 통신 유닛 (2) 에 데이터 신호 및 데이터 요청 신호 또는 클럭 신호를 동시에 송신하고/하거나 상기 데이터 신호에 임베딩된 상기 클럭 신호 및 공통 데이터 클럭 신호 중 적어도 하나를 송신하는 형태인 것을 특징으로 하는, 전자 통신 시스템.
  12. 제 1 항에 있어서,
    상기 데이터 송신 프로토콜은, 하나의 정의된 통신 프로세스가 상기 제 1 데이터 라인 (3) 을 통해 상기 제 1 통신 유닛 (1) 으로부터 적어도 상기 제 2 통신 유닛 (2) 으로의 동기화 패킷 (프레임 싱크), 식별 패킷 (ID), 커맨드 패킷 (CMD) 및 어드레스 패킷 (ADDR) 중 적어도 하나의 송신을 포함하는 형태인 것을 특징으로 하는, 전자 통신 시스템.
  13. 제 1 항에 있어서,
    상기 제 1 통신 유닛 (1) 및 상기 제 2 통신 유닛 (2) 중 적어도 하나는, 하이 측 드라이버 (7) 및 로우 측 드라이버 (6) 를 갖는 푸시-풀 스테이지를 갖거나, 선택적 풀 다운 저항기 (9) 를 갖는 하이 측 드라이버 (7) 또는 선택적 풀 업 저항기 (8) 를 갖는 로우 측 드라이버 (6) 를 갖는 것을 특징으로 하는, 전자 통신 시스템.
  14. 제 1 항에 있어서,
    상기 제 1 통신 유닛 (1) 및 적어도 상기 제 2 통신 유닛 (2), 및 상기 데이터 송신 프로토콜은, 상기 데이터 신호 및 상기 데이터 요청 신호 중 적어도 하나 또는 상기 클럭 신호가 정의된 전류 및 전압 값 중 적어도 하나를 이용하여, 또는 광학 데이터 송신에 의해 상기 제 1 데이터 라인 (3) 에 송신되는 형태인 것을 특징으로 하는, 전자 통신 시스템.
  15. 제 14 항에 있어서,
    상기 데이터 신호 및 상기 데이터 요청 신호 중 적어도 하나 또는 상기 클럭 신호는, 적어도 하나의 정의된 신호 에지, 적어도 하나의 신호 펄스 및 적어도 하나의 신호 펄스 포즈 (pause) 중 적어도 하나를 포함하는 정의된 신호 형태에 의해 인코딩되는 것을 특징으로 하는, 전자 통신 시스템.
  16. 제 1 항에 있어서,
    상기 제 1 통신 유닛 (1) 은 마스터 유닛의 형태이고, 상기 제 2 통신 유닛 (2) 은 슬레이브 유닛의 형태이고, 상기 데이터 송신 프로토콜은, 상기 제 1 데이터 송신 모드가 슬레이브 전송 데이터 송신 모드로서 설계되고/되거나 제 2 데이터 송신 모드가 마스터 전송 데이터 송신 모드로서 설계되는 형태인 것을 특징으로 하는, 전자 통신 시스템.
  17. 제 1 항에 있어서,
    상기 제 1 통신 유닛 (1) 은, 전류-인코딩된 형태로 정보를 일방향으로 또는 양방향으로 송신하는데 이용되는 2-와이어 인터페이스에 의해 적어도 상기 제 2 통신 유닛 (2) 에 접속되고, 상기 제 1 통신 유닛 (1) 은, 적어도 상기 제 2 통신 유닛이 상기 2-와이어 인터페이스를 통해 전력을 공급받게 하는 것을 특징으로 하는, 전자 통신 시스템.
  18. 제 1 항에 있어서,
    적어도 상기 제 2 통신 유닛 (2) 은, 식별 패킷 (ID), 커맨드 패킷 (CMD), 어드레스 패킷 (ADDR) 및 종료 패킷 (TRAIL) 중 적어도 하나를 상기 제 1 통신 유닛 (1) 으로부터 수신하고 독립적으로 해석할 수 있는 형태인 것을 특징으로 하는, 전자 통신 시스템.
  19. 제 12 항에 있어서,
    적어도 상기 제 2 통신 유닛 (2) 은, 적어도 2 개의 정의된 액세스 방법 (SID, EID) 으로부터의 선택을 위해 식별 패킷 (ID) 를 해석하고, 상기 해석에 기초하여, 정의된 동작 모드에 독립적으로 진입하고/진입하거나, 상기 제 1 데이터 송신 모드에 따라 상기 제 1 통신 유닛 (1) 에 정의된 응답을 송신하고/하거나, 내부 동작을 독립적으로 프롬프트 및 실행하는 형태이고,
    상기 내부 동작은 정의된 데이터 아이템 또는 복수의 정의된 데이터 아이템들을 하나 이상의 정의된 메모리 어드레스에 저장하는 것을 포함하는 것을 특징으로 하는, 전자 통신 시스템.
  20. 제 1 항에 있어서,
    상기 제 2 통신 유닛 (2) 은 센서 및 작동기 유닛 중 적어도 하나에 통합되는 것을 특징으로 하는, 전자 통신 시스템.
  21. 적어도 하나의 제 1 통신 유닛 (1) 과 적어도 하나의 제 2 통신 유닛 (2) 사이에서, 제 1 항 내지 제 19 항 중 어느 한 항에 기재된 전자 통신 시스템 내에서의 데이터 송신을 위한 방법으로서,
    상기 제 1 통신 유닛 (1) 및 상기 제 2 통신 유닛 (2) 은 적어도 하나의 제 1 데이터 라인 (3) 에 의해 서로 접속되고,
    동기식 데이터 송신을 위한 적어도 하나의 제 1 데이터 송신 모드에서, 상기 제 1 통신 유닛 (1) 은 상기 제 1 데이터 라인 (3) 을 통해 상기 제 2 통신 유닛 (2) 에 데이터 요청 신호 또는 클럭 신호를 적어도 1 회 송신하고, 상기 제 2 통신 유닛 (2) 은 상기 데이터 요청 신호 또는 상기 클럭 신호에 응답하여 상기 제 1 데이터 라인 (3) 을 통해 상기 제 1 통신 유닛 (1) 에 데이터 신호를 송신하고,
    상기 제 1 데이터 송신 모드에 대해, 상기 제 2 통신 유닛 (2) 으로부터의 상기 데이터 신호는 정의된 수의 비트를 포함하는 것을 특징으로 하는, 데이터 송신을 위한 방법.
  22. 제 21 항에 있어서,
    상기 제 1 데이터 송신 모드에 대해, 상기 제 2 통신 유닛 (2) 으로부터의 상기 데이터 신호는 정확히 1 비트를 포함하는 것을 특징으로 하는, 데이터 송신을 위한 방법.
  23. 제 21 항에 있어서,
    적어도 상기 제 1 데이터 송신 모드에 대해, 상기 제 1 통신 유닛 (1) 으로부터의 상기 클럭 신호 및 상기 제 2 통신 유닛 (2) 으로부터의 상기 데이터 신호는 상기 제 1 데이터 라인 (3) 을 통해 동시에 송신되는 것을 특징으로 하는, 데이터 송신을 위한 방법.
  24. 제 21 항에 있어서,
    상기 제 2 통신 유닛 (2) 은, 상기 제 1 통신 유닛 (1) 으로부터의 상기 데이터 요청 신호 또는 상기 클럭 신호에 응답하여, 상기 제 1 통신 유닛으로부터의 클럭 신호 및 상기 제 1 통신 유닛의 클럭 발생기 유닛으로부터의 클럭 신호의 주기 지속기간 중 적어도 하나 또는 상기 주기 지속기간의 배수보다 작은 정의된 시간 간격 내에서 상기 데이터 신호를 전송하는 것을 특징으로 하는, 데이터 송신을 위한 방법.
  25. 제 21 항에 있어서,
    상기 제 1 통신 유닛 (1) 은 제 2 데이터 송신 모드에서 상기 제 1 데이터 라인을 통해 적어도 상기 제 2 통신 유닛 (2) 에 데이터 신호 및 데이터 요청 신호/클럭 신호를 동시에 송신하고/하거나 상기 데이터 신호에 임베딩된 상기 클럭 신호 및 공통 데이터 클럭 신호 중 적어도 하나를 송신하는 것을 특징으로 하는, 데이터 송신을 위한 방법.
  26. 제 21 항에 있어서,
    상기 제 1 통신 유닛 (1) 은, 적어도 상기 제 2 통신 유닛 (2) 과의, 정의되고 자체-포함된 통신 프로세스의 시작시에, 상기 제 1 데이터 라인 (3) 을 통해 적어도 상기 제 2 통신 유닛 (2) 에 동기화 패킷 (프레임 싱크) 를 송신하는 것을 특징으로 하는, 데이터 송신을 위한 방법.
  27. 제 21 항에 있어서,
    정의된 통신 프로세스에서, 후속적으로, 동기화 패킷 (프레임 싱크), 식별 패킷 (ID), 커맨드 패킷 (CMD) 및 어드레스 패킷 (ADDR) 중 적어도 하나가 상기 제 1 통신 유닛 (1) 으로부터 상기 제 1 데이터 라인 (3) 을 통해 적어도 상기 제 2 통신 유닛 (2) 으로 송신되는 것을 특징으로 하는, 데이터 송신을 위한 방법.
  28. 제 26 항에 있어서,
    정의된 통신 프로세스에서 추가적으로, 그리고 후속적으로, 상기 제 1 통신 유닛 (1) 으로부터 상기 제 2 통신 유닛 (2) 으로 제 2 데이터 송신 모드에 따라 메시지 (메시지, DATA) 가 송신되고/되거나, 상기 제 2 통신 유닛 (2) 으로부터 상기 제 1 데이터 라인 (3) 을 통해 상기 제 1 통신 유닛 (1) 으로 상기 제 1 데이터 송신 모드에 따라 메시지 (메시지, DATA) 가 송신되는 것을 특징으로 하는, 데이터 송신을 위한 방법.
  29. 제 26 항에 있어서,
    상기 동기화 패킷 (프레임 싱크) 는, 정의된 길이의 시작 펄스 포즈 (L) 및 정의된 길이의 시작 펄스 (H) 를 갖고/갖거나 시작 펄스/시작 펄스 포즈 신호를 갖는 명시적으로 식별가능한 시작 블록 신호를 포함하고,
    상기 시작 펄스 포즈에 대한 상기 시작 펄스의 지속기간 비율 (L:H) 은 정의된, 그리고 명시적으로 식별가능한 진폭을 갖고/갖거나, 각각 정의된 지속기간을 갖는 시작 펄스들 및 시작 펄스 포즈들의 명시적으로 식별가능한 시퀀스를 갖는 것을 특징으로 하는, 데이터 송신을 위한 방법.
  30. 제 29 항에 있어서,
    적어도 상기 제 2 통신 유닛 (2) 은 명시적으로 식별가능한 시작 블록 신호로부터 클럭 레퍼런스 변수를 확인하고, 후속적으로, 상기 클럭 레퍼런스 변수를 이용하여, 자신의 정의된 데이터 요청 신호/클럭 신호 응답 신호 시간 간격을 커스터마이징하는 것을 특징으로 하는, 데이터 송신을 위한 방법.
  31. 제 27 항에 있어서,
    상기 식별 패킷 (ID) 은, 적어도 2 개의 정의된 액세스 방법 (SID, EID) 으로부터의 선택을 위한 정보 아이템을 포함하고, 상기 제 2 통신 유닛 (2) 은 상기 정보 아이템을 해석하고, 후속적으로, 정의된 동작 모드에 진입하고/하거나, 상기 아이템 정보에 따라, 상기 제 2 통신 유닛 (2) 은, 상기 제 1 데이터 송신 모드에 따라 상기 제 1 통신 유닛 (1) 에 정의된 응답을 송신하고/하거나, 내부 동작을 독립적으로 프롬프트 및 실행하고,
    상기 내부 동작은 정의된 데이터 아이템 또는 복수의 정의된 데이터 아이템들을 하나 이상의 정의된 메모리 어드레스에 저장하는 것을 포함하는 것을 특징으로 하는, 데이터 송신을 위한 방법.
  32. 제 1 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 전자 통신 시스템은 자동차에서 이용되는 것을 특징으로 하는, 전자 통신 시스템.
KR1020107029670A 2008-05-30 2009-05-29 감소된 수의 접속 라인들을 갖는 직렬-주변기기 인터페이스 KR101205744B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
DE102008026076.2 2008-05-30
DE102008026076 2008-05-30
DE102008058555.6 2008-11-21
DE102008058554 2008-11-21
DE102008058554.8 2008-11-21
DE102008058555 2008-11-21
DE102008062865.4A DE102008062865B4 (de) 2008-05-30 2008-12-23 Serial-Peripheral-Interface-Schnittstelle mit verminderter Verbindungsleitungsanzahl
DE102008062865.4 2008-12-23
PCT/EP2009/056650 WO2009144308A2 (de) 2008-05-30 2009-05-29 Serial-peripheral-interface-schnittstelle mit verminderter verbindungsleitungsanzahl

Publications (2)

Publication Number Publication Date
KR20110025782A KR20110025782A (ko) 2011-03-11
KR101205744B1 true KR101205744B1 (ko) 2012-11-29

Family

ID=41254111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107029670A KR101205744B1 (ko) 2008-05-30 2009-05-29 감소된 수의 접속 라인들을 갖는 직렬-주변기기 인터페이스

Country Status (8)

Country Link
US (1) US9042274B2 (ko)
EP (2) EP2654247A1 (ko)
KR (1) KR101205744B1 (ko)
CN (1) CN102047615B (ko)
DE (1) DE102008062865B4 (ko)
ES (1) ES2567252T3 (ko)
HU (1) HUE028415T2 (ko)
WO (1) WO2009144308A2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008044367A1 (de) * 2008-12-04 2010-06-10 Robert Bosch Gmbh Intelligenter Sensor für ein Kraftfahrzeug, Erfassungssystem und Verfahren zum Übertragen eines Sensorsignals
DE102011003729A1 (de) 2010-02-08 2011-08-11 Robert Bosch GmbH, 70469 Neuartige Schaltung und Methode zur Kommunikation über eine einzelne Leitung
DE102010044991A1 (de) * 2010-09-10 2012-03-15 Valeo Schalter Und Sensoren Gmbh Verfahren zum Übertragen von Daten zwischen einem Sensor und zumindest einer weiteren elektronischen Komponente in einem Kraftfahrzeug und Sensorvorrichtung
DE102011100212A1 (de) * 2011-05-02 2012-11-08 GM Global Technology Operations LLC (n. d. Gesetzen des Staates Delaware) Sende-Empfangsvorrichtung und Verfahren zum Senden und Empfangen von Daten
US9230290B2 (en) 2012-04-27 2016-01-05 Hewlett Packard Enterprise Development Lp Power meter consumption system and method to verify data stored in a register by comparing an address of the register with request for data of the register
US9319101B2 (en) 2012-09-28 2016-04-19 Siemens Industry, Inc. System and method for ground fault detection in a transformer isolated communication channel of a network device
US9013980B2 (en) * 2012-09-28 2015-04-21 Siemens Industry, Inc. System and method for fail-safe communication across a compromised communication channel of a network device
US9966584B2 (en) 2013-03-11 2018-05-08 Atieva, Inc. Bus bar for battery packs
US9229889B2 (en) * 2013-03-13 2016-01-05 Atieva, Inc. Dual voltage communication bus
US10089274B2 (en) 2013-03-13 2018-10-02 Atieva, Inc. Dual voltage communication bus
US9041454B2 (en) 2013-03-15 2015-05-26 Atieva, Inc. Bias circuit for a switched capacitor level shifter
US9552325B2 (en) * 2013-06-12 2017-01-24 Qualcomm Incorporated Camera control interface extension bus
DE102013212020A1 (de) * 2013-06-25 2015-01-08 Robert Bosch Gmbh Verfahren zum Betreiben einer Kommunikationsanordnung
CN104572547A (zh) * 2013-10-22 2015-04-29 鸿富锦精密工业（深圳）有限公司 电子装置连接系统
US9582441B2 (en) * 2014-02-27 2017-02-28 Infineon Technologies Ag Clockless serial slave device
CN105099644B (zh) * 2014-04-23 2020-03-17 小米科技有限责任公司 半双工通信方法及相关装置
WO2016085455A1 (en) * 2014-11-24 2016-06-02 Hewlett Packard Enterprise Development Lp Wait state transition
US10764026B2 (en) 2015-07-20 2020-09-01 Lattice Semiconductor Corporation Acoustic gesture recognition systems and methods
CN107851081B (zh) 2015-07-20 2021-01-15 美国莱迪思半导体公司 低速总线时间戳记方法和电路
CN106326174B (zh) * 2016-08-31 2019-01-29 宋红波 一种两线通信电路
EP3428804A1 (en) 2017-07-13 2019-01-16 Nxp B.V. Biometric sensing system
EP3435245A1 (en) 2017-07-27 2019-01-30 Nxp B.V. Biometric sensing system and communication method
US10855527B2 (en) * 2018-04-03 2020-12-01 Infineon Technologies Ag Bidirectional communication using edge timing in a signal
US20200014525A1 (en) * 2018-07-03 2020-01-09 Connaught Electronics Ltd. Method for time synchronization between two computing devices of a driver assistance system, driver assistance system, and motor vehicle
CN109916537A (zh) * 2019-04-01 2019-06-21 中北大学 一种基于沙克总线传输协议的压力数据采集系统
US10887074B1 (en) * 2019-08-02 2021-01-05 Infineon Technologies Ag Full duplex communication using edge timing in a signal
CN110933152B (zh) * 2019-11-21 2022-04-22 北京奇艺世纪科技有限公司 一种预热方法、装置、系统及电子设备
CN111328257B (zh) * 2020-03-11 2022-03-22 广东省电信规划设计院有限公司 一种上下位机的数据同步方法及装置
WO2022051607A1 (en) * 2020-09-04 2022-03-10 Nemedio Inc. Systems and methods for dynamic configuration of external devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007144412A1 (de) * 2006-06-14 2007-12-21 Continental Teves Ag & Co. Ohg Verfahren zum übertragen von messdaten und sensoreinrichtung

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689740A (en) 1980-10-31 1987-08-25 U.S. Philips Corporation Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations
US4694472A (en) * 1982-04-26 1987-09-15 American Telephone And Telegraph Company Clock adjustment method and apparatus for synchronous data communications
DE3751608T2 (de) * 1986-09-01 1996-06-27 Nec Corp Serielles Busschnittstellensystem zur Datenübertragung mit einer Zweidrahtleitung als Taktbus und Datenbus.
US5023778A (en) * 1990-03-23 1991-06-11 General Motors Corporation Interprocessor communication method
JP2863653B2 (ja) * 1991-07-16 1999-03-03 三菱電機株式会社 通信装置内蔵マイクロコンピュータ
US5559502A (en) * 1993-01-14 1996-09-24 Schutte; Herman Two-wire bus system comprising a clock wire and a data wire for interconnecting a number of stations and allowing both long-format and short-format slave addresses
US5367534A (en) * 1993-06-16 1994-11-22 Universal Data Systems, Inc. Synchronous flow control method
FR2728705A1 (fr) * 1994-12-21 1996-06-28 Philips Electronics Nv Procedure de transmission de donnees par bus
US5848072A (en) * 1995-08-10 1998-12-08 Motorola, Inc. Method of and apparatus for communicating messages
US5758073A (en) * 1996-12-02 1998-05-26 Tritech Microelectronics International, Ltd. Serial interface between DSP and analog front-end device
DE19702270C2 (de) * 1997-01-23 1999-03-18 Telefunken Microelectron Verfahren zum Übertragen von Information in einem System, insbesondere in einem Sicherheitssystem für Kraftfahrzeuge
EP0920154B1 (de) * 1997-11-24 2004-11-03 STMicroelectronics GmbH Verfahren und Schaltungsanordnung zur selektiven digitalen seriellen Übertragung
KR100285956B1 (ko) * 1998-06-30 2001-04-16 윤종용 고속직렬버스에연결된동기식및비동기식장치의제어시스템과제어방법
US6901457B1 (en) * 1998-11-04 2005-05-31 Sandisk Corporation Multiple mode communications system
US6496487B2 (en) * 1998-11-05 2002-12-17 Visteon Global Technologies, Inc. Efficient full duplex simultaneous message transfer
US6467065B1 (en) * 1999-07-09 2002-10-15 Delphi Technologies, Inc. Master/slave control system and method
JP3481176B2 (ja) * 1999-11-16 2003-12-22 松下電器産業株式会社 信号伝送回路
JP3461483B2 (ja) * 2000-02-22 2003-10-27 埼玉日本電気株式会社 データ転送方法及び装置
WO2002008867A2 (en) * 2000-07-25 2002-01-31 Dutec, Inc. System, device and method for comprehensive input/output interface between process or machine transducers and controlling device or system
DE10049090A1 (de) * 2000-09-27 2002-04-11 Bosch Gmbh Robert Verfahren, Vorrichtung und Schnittstelle zur Übertragung von Daten
DE10147445A1 (de) * 2001-09-26 2003-04-17 Bosch Gmbh Robert Verfahren und Vorrichtung zur Übertragung von Informationen auf einem Bussystem und Bussystem
DE10147442A1 (de) * 2001-09-26 2003-04-17 Bosch Gmbh Robert Verfahren und Vorrichtung sowie Steuereinheit zur Überwachung eines Bussystems
AUPR793201A0 (en) * 2001-09-28 2001-10-18 Deepwater Electronics Electric field detector
AU2003225172A1 (en) * 2002-05-08 2003-11-11 Semtech Corporation Single-wire communication bus for miniature low-power systems
US7139613B2 (en) * 2002-09-25 2006-11-21 Medtronic, Inc. Implantable medical device communication system with pulsed power biasing
JP3970786B2 (ja) * 2003-03-05 2007-09-05 株式会社日立製作所 マルチプロセッサシステム
US7406100B2 (en) * 2003-05-21 2008-07-29 Atmel Corporation Bi-directional single wire interface
DE10329707A1 (de) 2003-07-02 2005-02-03 Conti Temic Microelectronic Gmbh Datenbussystem mit einer Mehrzahl von an zumindest eine Busleitung angeschlossenen Busteilnehmern
DE10340165A1 (de) * 2003-09-01 2005-03-24 Robert Bosch Gmbh Verfahren und Vorrichtung zur Anbindung von Sensoren oder Aktoren an ein Bus-System
JP4254492B2 (ja) * 2003-11-07 2009-04-15 ソニー株式会社 データ伝送システム、データ送信装置、データ受信装置、データ伝送方法、データ送信方法及びデータ受信方法
JP2006059100A (ja) * 2004-08-19 2006-03-02 Ricoh Co Ltd シリアル通信システム装置
WO2006044140A2 (en) 2004-10-14 2006-04-27 Motorola, Inc. System and method for time synchronizing nodes in an automotive network
US7623552B2 (en) * 2004-10-14 2009-11-24 Temic Automotive Of North America, Inc. System and method for time synchronizing nodes in an automotive network using input capture
DE102005014783A1 (de) * 2005-03-31 2006-10-05 Siemens Ag Verfahren und Vorrichtungen zum Übertragen von Daten auf eine Datenleitung zwischen einem Steuergerät und zumindest einem dezentralen Datenverarbeitungsgerät
TWI310499B (en) * 2005-04-26 2009-06-01 Sunplus Technology Co Ltd Slave and master of serial peripheral interface, system thereof, and method thereof
FR2889010B1 (fr) * 2005-07-19 2007-09-28 Valeo Vision Sa Procede et dispositif de communication pour vehicule automobile
TWI278676B (en) * 2005-07-22 2007-04-11 Delta Electronics Inc Optical transceiver module and control method thereof
US20080005434A1 (en) * 2006-06-02 2008-01-03 Macronix International Co., Ltd. Method and Apparatus for Communicating Data Over Multiple Pins of A Multi-Mode Bus
US8295310B2 (en) * 2006-09-25 2012-10-23 Futurewei Technologies, Inc. Inter-packet gap network clock synchronization
DE102007053667B4 (de) * 2007-11-08 2010-01-14 Behr-Hella Thermocontrol Gmbh Verfahren zum Datenaustausch in einem Bussystem
CN101499046A (zh) * 2008-01-30 2009-08-05 鸿富锦精密工业（深圳）有限公司 Spi设备通信电路
CN102023942B (zh) * 2009-09-09 2012-10-10 鸿富锦精密工业（深圳）有限公司 Spi外设访问装置及方法
US8661171B1 (en) * 2010-06-07 2014-02-25 Qualcomm Incorporated Host-slave interface for wireless communication circuit
US8775707B2 (en) * 2010-12-02 2014-07-08 Blackberry Limited Single wire bus system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007144412A1 (de) * 2006-06-14 2007-12-21 Continental Teves Ag & Co. Ohg Verfahren zum übertragen von messdaten und sensoreinrichtung

Also Published As

Publication number Publication date
HUE028415T2 (en) 2016-12-28
EP2654247A1 (de) 2013-10-23
US9042274B2 (en) 2015-05-26
EP2286551B1 (de) 2016-01-06
WO2009144308A2 (de) 2009-12-03
EP2286551A2 (de) 2011-02-23
DE102008062865A1 (de) 2009-12-03
DE102008062865B4 (de) 2016-09-22
ES2567252T3 (es) 2016-04-21
CN102047615A (zh) 2011-05-04
WO2009144308A3 (de) 2010-02-25
CN102047615B (zh) 2015-05-27
KR20110025782A (ko) 2011-03-11
US20110122978A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
KR101205744B1 (ko) 감소된 수의 접속 라인들을 갖는 직렬-주변기기 인터페이스
US8862685B2 (en) Data transmission protocol for synchronization communication between two communication devices
US8112554B2 (en) Method and devices for transmitting data on a data line between a control device and at least one decentralized data processing device
US20150146831A1 (en) Sensor, control unit and method to communicate between sensors and control units
CN113691430B (zh) 操作通信总线的方法、对应系统、设备以及车辆
US20030171853A1 (en) Device for data transmission between vehicle sensors and a processor in a controller
US8230146B2 (en) Communication method and master-slave system for a field bus configured according to the AS-interface standard
WO2002015404A2 (en) Programmable auto-converting analog to digital conversion module
CN109951407B (zh) 使用计时器与多个从设备进行基于边沿的通信
EP2339789A1 (en) Improved pattern detection for partial networking
US9065732B2 (en) Communication configuration and method for debugging, respectively for programming one or more participants of the communication configuration
CN110955617A (zh) 用于通过总线进行通信的方法和系统
US20110255560A1 (en) Transmission over an 12c bus
US11005681B2 (en) Data transmission method between a primary master and primary slave via a bus line and between sub-slaves via the same bus line
US10541830B2 (en) Serial communication system
US20130262610A1 (en) Communication system and method for configuring programmable hardware
US11770194B2 (en) Apparatus for a single edge nibble transmission (SENT) multi transmission mode
US8139631B2 (en) Method for transmitting data
JP6969215B2 (ja) 通信装置及び通信システム
CN111555946A (zh) 总线系统的用户站和在总线系统中的数据传输的方法
US20190222355A1 (en) Method, Sensor, and Controller for Transmitting a Data Packet from a Sensor to a Controller
CN112737761B (zh) 用于经由总线确认通信的装置和方法
WO2002015486A2 (en) Fully programmable device operation control to allow commands
CN115605377A (zh) 用于约束控制系统的远程传感器通信自适应同步控制
JP2009267854A (ja) 通信システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151112

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171109

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191114

Year of fee payment: 8