CN107134481A - 一种电子元件及其制备方法 - Google Patents

一种电子元件及其制备方法 Download PDF

Info

Publication number
CN107134481A
CN107134481A CN201710317613.1A CN201710317613A CN107134481A CN 107134481 A CN107134481 A CN 107134481A CN 201710317613 A CN201710317613 A CN 201710317613A CN 107134481 A CN107134481 A CN 107134481A
Authority
CN
China
Prior art keywords
insulating barrier
field plate
metal field
layer
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710317613.1A
Other languages
English (en)
Inventor
夏超
张琦
吴良松
陈锃基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
East Branch China Electronic Product Reliability And Environmental Testing Research Institute mll
Original Assignee
East Branch China Electronic Product Reliability And Environmental Testing Research Institute mll
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by East Branch China Electronic Product Reliability And Environmental Testing Research Institute mll filed Critical East Branch China Electronic Product Reliability And Environmental Testing Research Institute mll
Priority to CN201710317613.1A priority Critical patent/CN107134481A/zh
Publication of CN107134481A publication Critical patent/CN107134481A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Abstract

本发明实施例公开了一种电子元件及其制备方法，电子元件包括：衬底；位于衬底上的埋氧层；位于埋氧层上的漂移层，漂移层的上表面形成有窗口；位于窗口内壁或者窗口内壁以及窗口下表面的掺杂区；位于窗口内的绝缘层，绝缘层包括至少一个第一绝缘层和至少一个第二绝缘层；位于绝缘层内的一个金属场板，金属场板与掺杂区对应设置；位于漂移层上或者绝缘层上远离埋氧层一侧的源极电极、栅极电极以及漏极电极。采用上述技术方案，第一绝缘层和第二绝缘层的界面交界处引入电场峰值，金属场板处引入电场峰值，可以提升漂移层的平均电场，提升电子元件的击穿电压。

Description

一种电子元件及其制备方法
技术领域
本发明涉及电子元器件技术领域，尤其涉及一种电子元件及其制备方法。
背景技术
功率集成电路也称高压集成电路，是现代电子学的重要分支，可为各种功率变换和能源处理装置提供高速、高集成度、低功耗和抗辐照的新型电路，广泛应用于电力控制系统、汽车电子、显示器件驱动、通信和照明等日常消费领域以及国防、航天等诸多重要领域。其应用范围的迅速扩大，对其核心部分的高压器件也提出了更高的要求。对功率器件而言，在保证击穿电压的前提下，必须尽可能地降低器件的导通电阻来提高器件性能。但击穿电压和导通电阻之间存在一种近似平方关系，形成所谓的“硅限”。必须引入新的材料或器件结构才能有效的突破“硅限”。为了进一步提高器件性能，业内提出了沟道-横向扩散金属氧化物半导体(Trench-Laterally Diffused Metal Oxide Semiconductor，Trench-LDMOS)器件结构，有效的提高了半导体功率器件性能。
传统的绝缘体上硅结构(Silicon On Insulator，SOI)Trench-LDMOS器件是在漂移区中部插入一层深的Trench层，可以有效的减小漂移区长度，降低器件导通电阻，但是器件处于关态时，电场大部分都聚集于器件表面，体内电场较小，器件容易在表面提前击穿，限制了击穿电压的进一步提高。
发明内容
有鉴于此，本发明实施例提供一种电子元件及其制备方法，以解决现有技术中电子元件击穿电压较低的技术问题。
第一方面，本发明实施例提供了一种电子元件，包括：
衬底；
位于所述衬底上的埋氧层；
位于所述埋氧层上远离所述衬底一侧的漂移层，所述漂移层的上表面形成有窗口，所述漂移层上表面为所述漂移层远离所述埋氧层一侧的表面；
位于所述窗口内壁，或者所述窗口内壁以及所述窗口下表面的掺杂区；
位于所述窗口内的绝缘层，所述绝缘层包括至少一个第一绝缘层和至少一个第二绝缘层，所述第一绝缘层和所述第二绝缘层沿第一方向排列，所述第一方向与所述漂移层的上表面平行；
位于所述绝缘层内的一个金属场板，所述金属场板与所述掺杂区对应设置；
位于所述漂移层上远离所述埋氧层的一侧或者所述绝缘层上远离所述埋氧层一侧的源极电极、栅极电极以及漏极电极。
可选的，所述第一绝缘层为SiO2层，所述第二绝缘层为低温共烧陶瓷。
可选的，所述金属场板为栅极金属场板或者漏极金属场板，所述栅极金属场板与所述栅极电极连接，所述漏极金属场板与所述漏极电极连接；
当所述金属场板为栅极金属场板时，所述掺杂区为N型掺杂区；
当所述金属场板为漏极金属场板时，所述掺杂区为P型掺杂区。
可选的，所述金属场板位于所述第一绝缘层内；或者，
所述金属场板位于所述第二绝缘层内；或者，
所述金属场板位于所述第一绝缘层与所述第二绝缘层的界面交界处。
可选的，所述绝缘层包括两个第一绝缘层和至少两个第二绝缘层，沿所述第一方向，至少两个所述第二绝缘层位于两个所述第一绝缘层之间，且至少两个所述第二绝缘层的介电常数不同。
可选的，所述绝缘层包括至少两个第一绝缘层和至少两个第二绝缘层，所述第一绝缘层和所述第二绝缘层沿所述第一方向间隔交叉排列，且至少两个所述第二绝缘层的介电常数相同或者不同。
可选的，所述电子元件还包括：
多晶硅层，与所述栅极电极对应设置；
源极体区，与所述源极电极对应设置。
可选的，所述衬底为P型衬底，所述漂移层为N型漂移层，所述埋氧层为SiO2层。
第二方面，本发明实施例还提供了一种电子元件的制备方法，包括：
提供一衬底并在所述衬底上制备埋氧层；
在所述埋氧层上远离所述衬底的一侧制备漂移层，所述漂移层上表面形成有窗口，所述漂移层上表面为所述漂移层远离所述埋氧层一侧的表面；
在所述窗口内壁，或者所述窗口内壁以及所述窗口下表面制备掺杂区；
在所述窗口内制备绝缘层，所述绝缘层包括至少一个第一绝缘层和至少一个第二绝缘层，所述第一绝缘层和所述第二绝缘层沿第一方向排列，所述第一方向与所述漂移层的上表面平行；
在所述绝缘层内制备一个金属场板，所述金属场板与所述掺杂区对应设置；
在所述漂移层上远离所述埋氧层的一侧或者所述绝缘层上远离所述埋氧层的一侧制备源极电极、栅极电极以及漏极电极。
可选的，所述第一金属场板为栅极金属场板或者漏极金属场板；
当所述金属场板为栅极金属场板时，所述栅极金属场板与所述栅极电极同时制备；
当所述金属场板为漏极金属场板时，所述漏极金属场板与所述漏极电极同时制备。
本发明实施例提供的电子元件及其制备方法，电子元件包括衬底、埋氧层和位于埋氧层上的漂移层，漂移层的上表面形成有窗口，窗口内壁或者窗口内壁以及窗口的下表面形成有掺杂区，窗口内形成有绝缘层，绝缘层包括至少一个第一绝缘层和至少一个第二绝缘层，绝缘层内形成有一个金属场板，在元件处于反向耐压时，金属场板会在漂移层中引入新的电场峰值，并且在第一绝缘层和第二绝缘层的界面交界处也会产生新的电场峰值，从而提高了漂移层的平均电场，提高电子元件击穿电压；在电子元件导通时，绝缘层的辅助耗尽作用可以有效的耗尽窗口内的掺杂区，降低电子元件导通电阻。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是本发明实施例提供的一种电子元件的结构示意图；
图2是本发明实施例提供的另一种电子元件的结构示意图；
图3是本发明实施例提供的又一种电子元件的结构示意图；
图4是本发明实施例提供的一种电子元件的制备方法的流程示意图；
图5是本发明实施例提供的在衬底上制备埋氧层的结构示意图；
图6是本发明实施例提供的在埋氧层上制备漂移层的结构示意图；
图7是本发明实施例提供的在漂移层的上表面制备窗口的结构示意图；
图8是本发明实施例提供的在窗口内制备掺杂区的结构示意图；
图9a为本发明实施例提供的在窗口内制备形成第一绝缘层的结构示意图；
图9b为本发明实施例提供的在对第一绝缘层进行刻蚀，形成第二绝缘层制备区域的结构示意图；
图9c为本发明实施例提供的在第二绝缘层制备区域制备形成第二绝缘层的结构示意图；
图10是本发明实施例提供的制备多晶硅层、源极体区、源极掺杂区和漏极掺杂区的结构示意图；
图11是本发明实施例提供的在绝缘层内制备一个金属场板的结构示意图；
图12为本发明实施例提供的制备源极电极、栅极电极以及漏极电极的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
图1是本发明实施例提供的一种电子元件的结构示意图，如图1所示，本发明实施例提供的电子元件可以包括：
衬底10；
位于衬底10上的埋氧层20；
位于埋氧层20上远离衬底10一侧的漂移层30，漂移层30的上表面形成有窗口40，漂移层30的上表面为漂移层30远离埋氧层20一侧的表面；
位于窗口40内壁，或者窗口40内壁以及窗口40下表面的掺杂区50；
位于窗口40内的绝缘层60，绝缘层60包括至少一个第一绝缘层601和至少一个第二绝缘层602，第一绝缘层601和第二绝缘层602沿第一方向排列，所述第一方向与漂移层30的上表面平行；
位于绝缘层60内的一个金属场板70，金属场板70与掺杂区50对应设置；
位于漂移层30上远离埋氧层20一侧或者绝缘层60上远离埋氧层20一侧的源极电极801、栅极电极802以及漏极电极803。
示例性的，衬底10可以为P型衬底，可以通过在单晶硅衬底或者单晶锗衬底上通过掺入P型杂质得到所述P型衬底，所述P型杂质可以为硼、铟、镓以及铝中的一种或者几种的组合。
埋氧层20位于衬底10上，埋氧层20可以为SiO2层。
漂移层30位于埋氧层20上远离衬底10的一侧，漂移层30可以为N型漂移层，可以通过在单晶硅衬底或者单晶锗衬底上通过掺入N型杂质得到所述N型衬底，所述N型杂质可以为磷或者其他五价元素材料。
可选的，衬底10、埋氧层20和漂移层30可以共同作为所述电子元件的绝缘体上硅结构(Silicon On Insulator，SOI)沉底。
示例性的，漂移层30的上表面形成有窗口40，可选的，漂移层30的上表面为漂移层30远离埋氧层20一侧的表面。可选的，沿第一方向，窗口40的延伸长度可以小于漂移层30的上表面的延伸长度，沿第二方向，窗口40的深度可以小于漂移层30的高度。可选的，所述第一方向可以为水平方向，所述第二方向可以为竖直方向。
掺杂区50位于窗口40内壁，或者窗口40内壁以及窗口40的下表面，具体的，可以是掺杂区50位于窗口40的一侧内壁上，也可以是掺杂区50位于窗口40的两侧内壁上，还可以是掺杂区50位于窗口40的内壁或者窗口40的下表面。图1仅以掺杂区50位于窗口40的一侧内壁上为例进行说明，本发明实施例不对掺杂区50的位置进行限定。可选的，掺杂区50可以为N型掺杂区或者P型掺杂区中的一种。
绝缘层60位于窗口40内，绝缘层60可以包括至少一个第一绝缘层601和至少一个第二绝缘层602，第一绝缘层601和第二绝缘层602沿第一方向排列，其中，第一方向与漂移层30的上表面平行，可选的，所述第一方向可以为水平方向，图1仅以绝缘层60包括一个第一绝缘层601和一个第二绝缘层602为例进行说明。可选的，第一绝缘层601可以为SiO2层，第二绝缘层602可以为低温共烧陶瓷(Low Temperature Co-Fired Ceramic，LTCC)材料，LTCC材料相比于传统材料，烧结温度低，与SiO2层工艺温度相近。可选的，绝缘层60的上表面与漂移层30的上表面齐平。
金属场板70位于绝缘层60内，具体的，金属场板70可以位于第一绝缘层601内，或者金属场板70可以位于第二绝缘层602内，或者金属场板70可以位于第一绝缘层601和第二绝缘层602的界面交界处，本发明实施例不对金属场板70的位置进行限定，图1仅以金属场板70位于第一绝缘层601内为例进行说明。
可选的，金属场板70可以为栅极金属场板或者漏极金属场板，当金属场板70为栅极金属场板时，金属场板70余栅极电极801连接；当金属场板70为漏极金属场板时，金属场板70与漏极电极803连接，图1以金属场板70为栅极金属场板为例进行说明。
可选的，金属场板70可以与掺杂区50对应设置，具体的，当金属场板70为栅极金属场板时，掺杂区50可以为N型掺杂区；当金属场板70为漏极金属场板时，掺杂区50可以为P型掺杂区。
源极金属801、栅极金属802和漏极金属803位于偏移层30上远离埋氧层20的一侧或者绝缘层60上远离埋氧层20的一侧，源极金属801、栅极金属802和漏极金属803分别位于预设的源极区、栅极区和漏极区。可选的，所述栅极金属场板与栅极电极802连接，所述漏极金属场板与漏极电极803连接。
可选的，本发明实施例提供的电子元件还可以包括多晶硅层90，如图1所示，多晶硅层90与栅极电极802对应设置，多晶硅层90可以位于绝缘层60内，例如第一绝缘层601或者第二绝缘层602内。
可选的，本发明实施例提供的电子元件还可以包括源极体区100，源极体区100与源极电极801对应设置，如图1所示。
可选的，与源极金属801对应的区域设置有源极掺杂区110，源极掺杂区110可以包括P型掺杂区和N型掺杂区；与漏极金属802对应设置的区域设置有漏极掺杂区120，漏极掺杂区120可以包括N型掺杂区，如图1所示。
综上，本发明实施例提供的电子元件，包括衬底、埋氧层和位于埋氧层上的漂移层，漂移层的上表面形成有窗口，窗口内壁或者窗口内壁以及窗口的下表面形成有掺杂区，窗口内形成有绝缘层，绝缘层包括至少一个第一绝缘层和至少一个第二绝缘层，绝缘层内形成有有一个金属场板，在元件处于反向耐压时，金属场板会在漂移层中引入新的电场峰值，并且在第一绝缘层和第二绝缘层的界面交界处也会产生新的电场峰值，从而提高了漂移层的平均电场，提高电子元件击穿电压；在电子元件导通时，绝缘层的辅助耗尽作用可以有效的耗尽窗口内的掺杂区，降低电子元件导通电阻。
可选的，图2是本发明实施例提供的另一种电子元件的结构示意图，图2所示的电子元件以上述实施例所述的电子元件为基础，在上述实施例的基础上进行改进，如图2所示，本发明实施例提供的电子元件可以包括：
衬底10；
位于衬底10上的埋氧层20；
位于埋氧层20上远离衬底10一侧的漂移层30，漂移层30的上表面形成有窗口40，漂移层30的上表面为漂移层30远离埋氧层20一侧的表面；
位于窗口40内壁，或者窗口40内壁以及窗口40下表面的掺杂区50；
位于窗口40内的绝缘层60，绝缘层60包括两个第一绝缘层601和至少两个第二绝缘层602，沿所述第一方向，至少两个第二绝缘层602位于两个第一绝缘层601之间，且至少两个第二绝缘层602的介电常数不同。
位于绝缘层60内的一个金属场板70，金属场板70与掺杂区50对应设置；
位于漂移层30上远离埋氧层20一侧或者绝缘层60上远离埋氧层20一侧的源极电极801、栅极电极802以及漏极电极803。
图2所示的电子元件与图1所示的电子元件的不同之处在于绝缘层60包括两个第一绝缘层601和至少两个第二绝缘层602，如图2所示，沿第一方向，两个第二绝缘层602位于第一绝缘层601之间，图2仅以两个第二绝缘层602为例进行说明。可选的，第一绝缘层601可以为SiO2层，第二绝缘层602可以为LTCC材料，且两个第二绝缘层602的介电常数不同，例如，两个绝缘层602的介电常数可以分别为3.4和2.9，需要说明的是，本发明实施例中的介电常数指的是相对介电常数。LTCC材料相比于传统材料，烧结温度低，与SiO2层工艺温度相近，因此，设置电子元件包括两个第一绝缘层601和至少两个第二绝缘层602，至少两个第二绝缘层602位于两个第一绝缘层601之间，且至少两个第二绝缘层602的介电常数不同，在第一绝缘层601和第二绝缘层602的界面交界处，以及介电常数不同的相邻两个第二绝缘层602的界面交界处产生新的电场峰值，从而提高了漂移层的平均电场，提高电子元件击穿电压；在电子元件导通时，绝缘层的辅助耗尽作用可以有效的耗尽窗口内的掺杂区，降低电子元件导通电阻。
可选的，图3是本发明实施例提供的又一种电子元件的结构示意图，图3所示的电子元件以上述实施例所述的电子元件为基础，在上述实施例的基础上进行改进，如图3所示，本发明实施例提供的电子元件可以包括：
衬底10；
位于衬底10上的埋氧层20；
位于埋氧层20上远离衬底10一侧的漂移层30，漂移层30的上表面形成有窗口40，漂移层30的上表面为漂移层30远离埋氧层20一侧的表面；
位于窗口40内壁，或者窗口40内壁以及窗口40下表面的掺杂区50；
位于窗口40内的绝缘层60，绝缘层60包括至少两个第一绝缘层601和至少两个第二绝缘层602，第一绝缘层601和第二绝缘层602沿第一方向间隔交叉排列，且至少两个第二绝缘层602的介电常数相同或者不同；
位于绝缘层60内的一个金属场板70，金属场板70与掺杂区50对应设置；
位于漂移层30上远离埋氧层20一侧或者绝缘层60上远离埋氧层20一侧的源极电极801、栅极电极802以及漏极电极803。
图3所示的电子元件与图1所示的电子元件的不同之处在于绝缘层60包括至少两个第一绝缘层601和至少两个第二绝缘层602，如图3所示，第一绝缘层601和第二绝缘层602沿第一方向间隔交叉排列，图3仅以两个第一绝缘层601和两个第二绝缘层602间隔交叉排列为例进行说明。可选的，第一绝缘层601可以为SiO2层，第二绝缘层602可以为LTCC材料，且两个第二绝缘层602的介电常数相同或者不同。LTCC材料相比于传统材料，烧结温度低，与SiO2层工艺温度相近，因此，设置电子元件包括至少两个第一绝缘层601和第二绝缘层602间隔交叉排列，在第一绝缘层601和第二绝缘层602的界面交界处会产生新的电场峰值，从而提高了漂移层的平均电场，提高电子元件击穿电压；在电子元件导通时，绝缘层的辅助耗尽作用可以有效的耗尽窗口内的掺杂区，降低电子元件导通电阻。
可选的，图4是本发明实施例提供的一种电子元件的制备方法的流程示意图，如图4所示，本发明实施例提供的电子元件的制备方法可以包括：
S110、提供一衬底并在所述衬底上制备埋氧层。
示例性的，图5是本发明实施例提供的在衬底上制备埋氧层的结构示意图，如图5所示，在衬底10上制备埋氧层20，衬底10可以为P型衬底，埋氧层20可以为SiO2层。可选的，在衬底10上制备埋氧层20可以通过在衬底10上沉积埋氧层材料的方式制备埋氧层20，本发明实施例对埋氧层20的制备方法不进行限定。
S120、在所述埋氧层上远离所述衬底的一侧制备漂移层，所述漂移层的上表面形成有窗口，所述漂移层的上表面为所述漂移层远离所述埋氧层一侧的表面。
示例性的，图6是本发明实施例提供的在埋氧层上制备漂移层的结构示意图，如图6所示，在埋氧层20上远离衬底10的一侧制备漂移层30，漂移层30可以为N型漂移层。可选的，可以是通过在埋氧层20上沉积偏移层材料的方式制备得到偏移层30。
可选的，图7是本发明实施例提供的在漂移层的上表面制备窗口的结构示意图，如图7所示，在偏移层30的上表面上形成有窗口40，偏移层30的上表面可以为偏移层30远离埋氧层20的一侧表面。可选的，在漂移层30的上表面制备窗口40，可以通过刻蚀偏移层30的上表面的方式制备得到窗口40，具体可以是通过干法刻蚀或者湿法刻蚀的方式对漂移层30的上表面进行刻蚀，本发明实施例对刻蚀方法不进行限定。
S130、在所述窗口内壁，或者所述窗口内壁以及所述窗口下表面制备掺杂区。
示例性的，图8是本发明实施例提供的在窗口内制备掺杂区的结构示意图，如图8所示，在窗口40的内壁，或者窗口40的内壁以及下表面制备掺杂区50。可选的，掺杂区可50可以为N型掺杂区或者P型掺杂区中的一种。可选的，在窗口40内壁或者窗口40内壁以及窗口下表面制备掺杂区50可以通过在窗口40的内壁或者窗口40的内壁以及下表面注入N型离子或者P型离子的方式得到N型掺杂区或者P型掺杂区。图8仅以在窗口40的两侧内壁上形成掺杂区50为例进行说明。
S140、在所述窗口内制备绝缘层，所述绝缘层包括至少一个第一绝缘层和至少一个第二绝缘层，所述第一绝缘层和所述第二绝缘层沿第一方向排列，所述第一方向与所述漂移层的上表面平行。
示例性的，在窗口40内制备形成绝缘层60，绝缘层60的上表面与漂移层30的上表面齐平，绝缘层60可以包括至少一个第一绝缘层601和至少一个第二绝缘层602。可选的，第一绝缘层601可以为SiO2层，第二绝缘层602可以为LTCC材料。
可选的，在窗口40内制备第一绝缘层601和第二绝缘层602具体可以包括：
在窗口40内沉积第一绝缘层材料，制备形成第一绝缘层601；
在与第二绝缘层602对应的位置处对第一绝缘层601进行刻蚀，漏出窗口40的下表面，得到第二绝缘层602的制备区域；
在第二绝缘层602的制备区域沉积第二绝缘层材料，制备形成第二绝缘层602。
示例性的，图9a为本发明实施例提供的在窗口内制备形成第一绝缘层的结构示意图；图9b为本发明实施例提供的在对第一绝缘层进行刻蚀，形成第二绝缘层制备区域的结构示意图；图9c为本发明实施例提供的在第二绝缘层制备区域制备形成第二绝缘层的结构示意图，如图9a、9b和9c所示，在窗口40内沉积第一绝缘层材料，例如SiO2，制备形成第一绝缘层601，接着对第一绝缘层601进行刻蚀，例如干法刻蚀或者湿法刻蚀，得到第二绝缘层602的制备区域，之后可以对第二绝缘层602的制备区域进行清洗，避免第二绝缘层602的制备区域存在其他杂质，然后在第二绝缘层602的制备区域沉积或者涂抹第二绝缘层材料，制备形成第二绝缘层602。
需要说明的是，图9a、9b和9c仅对绝缘层60包含一个第一绝缘层601和一个第二绝缘层602的制备过程进行了说明，当绝缘层60包含至少两个第一绝缘层601和至少两个第二绝缘层602时，例如当绝缘层60包括两个第一绝缘层601和至少两个第二绝缘层602，且沿所述第一方向，至少两个第二绝缘层602位于两个第一绝缘层601之间时，图9a、9b和9c所示的制备方法同样适用，这里不再赘述。
可选的，制备形成绝缘层60之后，还可以包括：
在绝缘层60内制备多晶硅层90；
在偏移层30上与源极金属801对应的区域形成源极体区100；
在源极体区100上与源极金属801对应的区域形成源极掺杂区110；
在偏移层30上与漏极金属803对应的区域形成漏极掺杂区120，如图10所示。
S150、在所述绝缘层内制备一个金属场板，所述金属场板与所述掺杂区对应设置。
示例性的，图11是本发明实施例提供的在绝缘层内制备一个金属场板的结构示意图，如图11所示，在绝缘层60内制备金属场板70，可以在第一绝缘层601内制备金属场板70，也可以在第二绝缘层602内制备金属场板70，还可以在第一绝缘层601和第二绝缘层602的界面交界处制备金属场板70，图11仅以在第一绝缘层601内制备金属场板70为例进行说明。可选的，金属场板70可以为栅极金属场板或者漏极金属场板，当金属场板70为栅极金属场板时，金属场板70余栅极电极801连接；当金属场板70为漏极金属场板时，金属场板70与漏极电极803连接，图1以金属场板70为栅极金属场板为例进行说明。可选的，金属场板70与掺杂区50对应设置，当金属场板70为栅极金属场板时，掺杂区50可以为N型掺杂区；当金属场板70为漏极金属场板时，掺杂区50可以为P型掺杂区。
可选的，在绝缘层60内制备金属场板70，可以通过对绝缘层60进行刻蚀形成金属场板窗口，在金属场板窗口内淀积金属形成金属场板70。
S160、在所述漂移层上远离所述埋氧层的一侧或者所述绝缘层上远离所述埋氧层的一侧制备源极电极、栅极电极以及漏极电极。
示例性的，图12为本发明实施例提供的制备源极电极、栅极电极以及漏极电极的结构示意图，如图12所示，在偏移层30上或者绝缘层60上与源极电极801、栅极电极802和漏极电极803对应的位置制备源极电极801、栅极电极802和漏极电极803。
可选的，在制备金属场板70、源极电极801、栅极电极802和漏极电极803时，可以首先对绝缘层60进行刻蚀，得到金属场板窗口，然后在偏移层30上或者绝缘层60上以及金属场板窗口中同时沉积金属材料，在金属场板窗口中得到金属场板70，在偏移层30上以及绝缘层60上得到整层的金属电极，之后对整层的金属电极进行刻蚀，分别得带源极电极801、栅极电极802和漏极电极803，即栅极金属场板与栅极电极802同时制备，漏极金属场板与漏极电极803同时制备。
综上，本发明实施例提供的电子元件的制备方法，通过在窗口内形成掺杂区，在绝缘层内制备至少一个第一绝缘层和至少一个第二绝缘层，在绝缘层内制备一个金属场板，在元件处于反向耐压时，金属场板会在漂移层中引入新的电场峰值，并且在第一绝缘层和第二绝缘层的界面交界处也会产生新的电场峰值，从而提高了漂移层的平均电场，提高电子元件击穿电压；在电子元件导通时，绝缘层的辅助耗尽作用可以有效的耗尽窗口内的掺杂区，降低电子元件导通电阻。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种电子元件，其特征在于，包括：
衬底；
位于所述衬底上的埋氧层；
位于所述埋氧层上远离所述衬底一侧的漂移层，所述漂移层的上表面形成有窗口，所述漂移层上表面为所述漂移层远离所述埋氧层一侧的表面；
位于所述窗口内壁，或者所述窗口内壁以及所述窗口下表面的掺杂区；
位于所述窗口内的绝缘层，所述绝缘层包括至少一个第一绝缘层和至少一个第二绝缘层，所述第一绝缘层和所述第二绝缘层沿第一方向排列，所述第一方向与所述漂移层的上表面平行；
位于所述绝缘层内的一个金属场板，所述金属场板与所述掺杂区对应设置；
位于所述漂移层上远离所述埋氧层一侧或者所述绝缘层上远离所述埋氧层一侧的源极电极、栅极电极以及漏极电极。
2.根据权利要求1所述的电子元件，其特征在于，所述第一绝缘层为SiO2层，所述第二绝缘层为低温共烧陶瓷。
3.根据权利要求1所述的电子元件，其特征在于，所述金属场板为栅极金属场板或者漏极金属场板，所述栅极金属场板与所述栅极电极连接，所述漏极金属场板与所述漏极电极连接；
当所述金属场板为栅极金属场板时，所述掺杂区为N型掺杂区；
当所述金属场板为漏极金属场板时，所述掺杂区为P型掺杂区。
4.根据权利要求3所述的电子元件，其特征在于，所述金属场板位于所述第一绝缘层内；或者，
所述金属场板位于所述第二绝缘层内；或者，
所述金属场板位于所述第一绝缘层与所述第二绝缘层的界面交界处。
5.根据权利要求1所述的电子元件，其特征在于，所述绝缘层包括两个第一绝缘层和至少两个第二绝缘层，沿所述第一方向，至少两个所述第二绝缘层位于两个所述第一绝缘层之间，且至少两个所述第二绝缘层的介电常数不同。
6.根据权利要求1所述的电子元件，其特征在于，所述绝缘层包括至少两个第一绝缘层和至少两个第二绝缘层，所述第一绝缘层和所述第二绝缘层沿所述第一方向间隔交叉排列，且至少两个所述第二绝缘层的介电常数相同或者不同。
7.根据权利要求1所述的电子元件，其特征在于，所述电子元件还包括：
多晶硅层，与所述栅极电极对应设置；
源极体区，与所述源极电极对应设置。
8.根据权利要求1所述的电子元件，其特征在于，所述衬底为P型衬底，所述漂移层为N型漂移层，所述埋氧层为SiO2层。
9.一种电子元件的制备方法，其特征在于，包括：
提供一衬底并在所述衬底上制备埋氧层；
在所述埋氧层上远离所述衬底的一侧制备漂移层，所述漂移层上表面形成有窗口，所述漂移层上表面为所述漂移层远离所述埋氧层一侧的表面；
在所述窗口内壁，或者所述窗口内壁以及所述窗口下表面制备掺杂区；
在所述窗口内制备绝缘层，所述绝缘层包括至少一个第一绝缘层和至少一个第二绝缘层，所述第一绝缘层和所述第二绝缘层沿第一方向排列，所述第一方向与所述漂移层的上表面平行；
在所述绝缘层内制备一个金属场板，所述金属场板与所述掺杂区对应设置；
在所述漂移层上远离所述埋氧层的一侧或者所述绝缘层上远离所述埋氧层的一侧制备源极电极、栅极电极以及漏极电极。
10.根据权利要求9所述的制备方法，其特征在于，所述第一金属场板为栅极金属场板或者漏极金属场板；
当所述金属场板为栅极金属场板时，所述栅极金属场板与所述栅极电极同时制备；
当所述金属场板为漏极金属场板时，所述漏极金属场板与所述漏极电极同时制备。
CN201710317613.1A 2017-05-08 2017-05-08 一种电子元件及其制备方法 Pending CN107134481A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710317613.1A CN107134481A (zh) 2017-05-08 2017-05-08 一种电子元件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710317613.1A CN107134481A (zh) 2017-05-08 2017-05-08 一种电子元件及其制备方法

Publications (1)

Publication Number Publication Date
CN107134481A true CN107134481A (zh) 2017-09-05

Family

ID=59732179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710317613.1A Pending CN107134481A (zh) 2017-05-08 2017-05-08 一种电子元件及其制备方法

Country Status (1)

Country Link
CN (1) CN107134481A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969358A (zh) * 2012-12-06 2013-03-13 电子科技大学 一种横向高压功率半导体器件
CN103022134A (zh) * 2012-12-06 2013-04-03 电子科技大学 一种超低比导通电阻的soi横向高压功率器件
CN103715238A (zh) * 2013-12-30 2014-04-09 电子科技大学 一种超低比导通电阻的横向高压器件
CN103904124A (zh) * 2014-04-10 2014-07-02 电子科技大学 具有u型延伸栅的soi槽型ldmos器件
CN104241365A (zh) * 2014-04-10 2014-12-24 电子科技大学 一种soi横向功率mosfet器件
CN206819994U (zh) * 2017-05-08 2017-12-29 工业和信息化部电子第五研究所华东分所 一种电子元件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969358A (zh) * 2012-12-06 2013-03-13 电子科技大学 一种横向高压功率半导体器件
CN103022134A (zh) * 2012-12-06 2013-04-03 电子科技大学 一种超低比导通电阻的soi横向高压功率器件
CN103715238A (zh) * 2013-12-30 2014-04-09 电子科技大学 一种超低比导通电阻的横向高压器件
CN103904124A (zh) * 2014-04-10 2014-07-02 电子科技大学 具有u型延伸栅的soi槽型ldmos器件
CN104241365A (zh) * 2014-04-10 2014-12-24 电子科技大学 一种soi横向功率mosfet器件
CN206819994U (zh) * 2017-05-08 2017-12-29 工业和信息化部电子第五研究所华东分所 一种电子元件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FAN JIE ET AL: "High-voltage SOI lateral MOSFET with a dual vertical field plate" *

Similar Documents

Publication Publication Date Title
CN103794649B (zh) 半导体器件和用于制造半导体器件的方法
CN102163622B (zh) 包含具有超级结的沟槽mosfet的半导体器件
CN107785438A (zh) 一种SiC基UMOSFET的制备方法及SiC基UMOSFET
TW201322451A (zh) 功率半導體元件之邊緣終端結構
CN104752492B (zh) 用于制造半导体器件的方法和半导体器件
CN113611750A (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
CN206947355U (zh) 一种电子器件
CN108604551A (zh) 半导体装置以及用于制造这种半导体装置的方法
CN108400094A (zh) 屏蔽栅场效应晶体管及其制造方法（锤形）
CN107799419A (zh) 超级结功率器件及其制备方法
CN108598165A (zh) 屏蔽栅场效应晶体管及其制造方法（柱形）
CN100452437C (zh) 低能量多沟道全耗尽量子井互补式金氧半导体场效晶体管
CN106972061A (zh) 一种电子器件及其制备方法
CN102130176B (zh) 一种具有缓冲层的soi超结ldmos器件
CN104253050B (zh) 一种槽型横向mosfet器件的制造方法
CN103745996A (zh) 带有部分绝缘埋层的横向功率器件及制作方法
CN103325685A (zh) 深沟槽功率半导体场效应晶体管及其制作方法
CN101527277B (zh) 双面介质槽部分soi材料的制备方法
CN101819948B (zh) 纵向沟道soi ldmos的cmos vlsi集成制作方法
CN206819994U (zh) 一种电子元件
CN206819996U (zh) 一种新型电子元件
CN109698237A (zh) 一种沟槽栅碳化硅mosfet器件及其制造方法
CN107180874A (zh) 一种积累型的深槽超结dmos器件
CN107221500A (zh) 双沟槽场效应管及其制备方法
CN101853860B (zh) 集成半导体设备和制造该集成半导体设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170905

RJ01 Rejection of invention patent application after publication