CN107112199A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN107112199A
CN107112199A CN201580069954.0A CN201580069954A CN107112199A CN 107112199 A CN107112199 A CN 107112199A CN 201580069954 A CN201580069954 A CN 201580069954A CN 107112199 A CN107112199 A CN 107112199A
Authority
CN
China
Prior art keywords
intermediate layer
engagement
wafer
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580069954.0A
Other languages
English (en)
Other versions
CN107112199B (zh
Inventor
内海淳
后藤崇之
铃木毅典
井手健介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Mitsubishi Heavy Industries Machine Tool Co Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Publication of CN107112199A publication Critical patent/CN107112199A/zh
Application granted granted Critical
Publication of CN107112199B publication Critical patent/CN107112199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/22—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating taking account of the properties of the materials to be welded
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

一种半导体装置，将接合电极(23、26)及绝缘层(22、25)分别在表面(17A、18A)露出的晶圆进行常温接合而形成所述半导体装置，其特征在于，在表面(17A、18A)之间具备接合中间层(30)，所述接合中间层(30)单独表现出非导电性并且与接合电极(23、26)结合而表现出导电性。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及将多个基板接合而形成的半导体装置、及半导体装置的制造方法。
背景技术
近年来，关于半导体设备的高集成化，将同种或异种的半导体设备进行层叠化的三维集成化技术受到关注。在该三维集成化技术中，将电极、成为配线的导电件和绝缘件露出的基板的接合面彼此接合的技术变得重要。通常，作为两张基板的接合技术，已知有常温接合。常温接合是将接合的两张基板的接合面在真空气氛下进行活性化，通过将活性化后的接合面彼此进行压接而接合的技术。在常温接合中，不需要热处理，能够将接合材料(基板)彼此进行直接接合。因此，具有如下优点：能够抑制与热处理相伴的基板的膨胀等变形，在接合时，能够准确地进行两张基板的对准。
然而，在上述的常温接合中，虽然能够将作为导电件的金属类彼此直接接合，但是无法将作为绝缘件而通常使用的氧化膜、氮化膜等直接接合。因此，以往，提出了利用附着于接合面的极微量金属，能够将导电件与绝缘件同时接合(混合接合)的常温接合方法(例如，参照专利文献1)。
在先技术文献
专利文献
专利文献1：日本专利第4162094号公报
发明内容
发明要解决的课题
然而，在基板的接合面上形成有多个微细的导电件(电极)，因此在以往的接合方法中，由于附着于接合面的金属，在接近的导电件(电极)间会产生泄漏电流，担心设备的动作上的问题。
本发明鉴于上述情况而作出，其目的在于提供一种防止导电件间的泄漏电流的产生并能够将导电件与绝缘件同时接合的半导体装置、及半导体装置的制造方法。
用于解决课题的方案
为了解决上述的课题，实现目的，本发明涉及一种半导体装置，具备导电件及绝缘件分别在半导体基材的接合面露出的一对基板，将基板彼此进行常温接合，所述半导体装置的特征在于，在一对接合面之间具备接合中间层，所述接合中间层单独表现出非导电性并且与导电件结合而表现出导电性。
根据该结构，由于在一对接合面之间具备接合中间层，因此能够将导电件及绝缘件分别同时接合。此外，接合中间层单独表现出非导电性并且与导电件结合而表现出导电性，因此能够确保导电件间的导电性，并确保绝缘件间的非导电性。因此，能够防止导电件间的泄漏电流的产生，能够实现半导体装置的稳定的动作。
另外，基板的绝缘件彼此也可以经由接合中间层而接合。根据该结构，能够将绝缘件彼此牢固地接合。
另外，接合中间层也可以由非晶质半导体材料形成。根据该结构，通过对半导体材料进行蒸镀、溅射或化学气相生长，能够在基板的接合面上简单地形成具有单独表现出非导电性并且与导电件结合而表现出导电性的性质的接合中间层。
另外，也可以是，至少一方的基板的接合面处的绝缘件的高度位置形成得比导电件低。根据该结构，在将基板彼此压接时，该压接载荷作用于导电件，因此由于该导电件而接合中间层断裂。因此，通过将导电件彼此直接接合，在导电件间的接合中能够得到良好的电气特性及接合强度。
另外，本发明涉及一种半导体装置的制造方法，是将导电件及绝缘件分别在半导体基材的接合面露出的一对基板彼此进行常温接合而制造出的半导体装置的制造方法，所述半导体装置的制造方法的特征在于，具备：使基板的接合面分别活性化的工序；在活性化后的接合面的至少一方形成单独表现出非导电性并且与导电件结合而表现出导电性的接合中间层的工序；及经由接合中间层而将一对基板彼此压接的工序。根据该结构，能够容易地实现将导电件及绝缘件分别同时接合的混合接合。
另外，接合中间层也可以通过半导体材料的蒸镀、溅射、或者化学气相生长而形成。根据该结构，能够在基板的接合面简单地形成接合中间层。
另外，也可以向半导体材料照射高速原子射束，使半导体材料溅射，由此在一方的基板的接合面形成了接合中间层，之后，向形成于该接合面的接合中间层照射高速原子射束，使形成该接合中间层的半导体材料的一部分溅射，由此在另一方的基板的接合面形成接合中间层。根据该结构，能够简化作业次序，能够在各基板的接合面上简单地形成接合中间层。
另外，也可以是，至少一方的基板的接合面处的绝缘件的高度位置形成得比导电件低，接合中间层在将基板彼此压接时由于导电件而断裂，将该导电件彼此直接接合。根据该结构，通过将导电件彼此直接接合，在导电件间的接合中能够得到良好的电气特性及接合强度。
另外，也可以具备在将一对基板压接之后将该基板以规定的温度进行加热的工序。根据该结构，能够实现导电件间的接合强度及电气特性的提高。
发明效果
根据本发明，能够防止导电件间的泄漏电流的产生，并将导电件和绝缘件同时接合。
附图说明
图1是示意性地表示将本实施方式的半导体装置接合的常温接合装置的结构的剖视图。
图2是示意性地表示接合前的第一晶圆和第二晶圆的结构的剖视图。
图3是示意性地表示将第一晶圆与第二晶圆接合而形成的半导体装置的结构的剖视图。
图4是示意性地表示将第一晶圆与第二晶圆接合后的状态的剖视图。
图5是表示作为绝缘层的SiO2/SiO2的接合界面的透过型电子显微镜照片。
图6是表示作为接合电极的Cu/Cu的接合界面的透过型电子显微镜照片。
图7是表示测定点处的Si-L吸收端的EELS光谱的坐标图。
图8是表示测定点处的O-K吸收端的EELS光谱的坐标图。
图9是表示SiO2/SiO2间的电流与电压的关系的坐标图。
图10是表示测定点处的Si-L吸收端的EELS光谱的坐标图。
图11是表示测定点处的Cu-L吸收端的EELS光谱的坐标图。
图12是表示Cu/Cu间的电流与电压的关系的坐标图。
图13-1是表示将第一晶圆与第二晶圆接合的工序的工序说明图。
图13-2是表示将第一晶圆与第二晶圆接合的工序的工序说明图。
图13-3是表示将第一晶圆与第二晶圆接合的工序的工序说明图。
图13-4是表示将第一晶圆与第二晶圆接合的工序的工序说明图。
图13-5是表示将第一晶圆与第二晶圆接合的工序的工序说明图。
图13-6是表示将第一晶圆与第二晶圆接合的工序的工序说明图。
图14-1是表示将第一晶圆与第二晶圆接合的另外的工序的工序说明图。
图14-2是表示将第一晶圆与第二晶圆接合的另外的工序的工序说明图。
图14-3是表示将第一晶圆与第二晶圆接合的另外的工序的工序说明图。
图14-4是表示将第一晶圆与第二晶圆接合的另外的工序的工序说明图。
图15-1是示意性地表示另外的实施方式的第一晶圆与第二晶圆的接合前的结构的剖视图。
图15-2是示意性地表示将另外的实施方式的第一晶圆与第二晶圆接合后的状态的结构的剖视图。
具体实施方式
以下，关于本发明的实施方式，参照附图进行说明。需要说明的是，没有通过以下的实施方式来限定本发明。而且，以下的实施方式中的构成要素包括本领域技术人员能够且容易置换的构成要素，或者实质上相同的构成要素。
图1是示意性地表示将本实施方式的半导体装置接合的常温接合装置的结构的剖视图。如图1所示，常温接合装置10具备：真空腔室11；设置在该真空腔室11内的上侧台12、下侧台13；高速原子射束源(FAB：Fast Atom Beam)14、15；及真空排气装置16。
真空腔室11是将内部从环境密闭的容器，真空排气装置16从真空腔室11的内部排出气体。由此，真空腔室11的内部成为真空气氛。此外，真空腔室11具备使该真空腔室11的内部空间与外部连通或分离的门(未图示)。
上侧台12具备形成为圆板状的静电卡盘12A、及使该静电卡盘12A沿铅垂方向上下的压接机构12B。静电卡盘12A在圆板的下端具备电介质层，向该电介质层施加电压，利用静电力而在该电介质层吸附并支承第一晶圆(基板)17。压接机构12B通过使用者的操作而使静电卡盘12A相对于真空腔室11沿铅垂方向平行移动。
下侧台13是在其上表面支承第二晶圆(基板)18的台，具备未图示的移送机构。该移送机构利用使用者的操作而使下侧台13沿水平方向平行移动，使下侧台13以与铅垂方向平行的旋转轴为中心进行旋转移动。而且，下侧台13在其上端具备电介质层，也可以具备向该电介质层施加电压并利用静电力在该电介质层吸附并支承第二晶圆18的机构。
高速原子射束源14、15射出晶圆的表面的活性化所使用的中性原子射束(例如，氩Ar原子)。一方的高速原子射束源14朝向支承于上侧台12的第一晶圆17配置，另一方的高速原子射束源15朝向支承于下侧台13的第二晶圆18配置。通过照射中性原子射束而进行第一晶圆17及第二晶圆18的各表面的活性化。而且，也可以取代高速原子射束源14、15而将其他的活性化单元(例如，离子枪或等离子体)使用于各晶圆的活性化。
接下来，说明使用常温接合装置10进行常温接合的半导体装置20。图2是示意性地表示接合前的第一晶圆和第二晶圆的结构的剖视图，图3是示意性地表示将第一晶圆与第二晶圆接合而形成的半导体装置的结构的剖视图。如图2所示，第一晶圆17具备层叠在第一半导体基材21上而形成的第一绝缘层(绝缘件)22、及形成在该第一绝缘层22上的第一接合电极(导电件)23。第一绝缘层22及第一接合电极23分别在第一晶圆17的表面17A露出形成，该表面17A作为接合面发挥作用。而且，第二晶圆18具备层叠在第二半导体基材24上而形成的第二绝缘层(绝缘件)25和形成在该第二绝缘层25上的第二接合电极(导电件)26。第二绝缘层25及第二接合电极26分别在第二晶圆18的表面18A露出形成，该表面18A作为接合面发挥作用。这些表面17A、18A形成为平坦面，表面17A、18A彼此紧贴。
第一半导体基材21及第二半导体基材24使用例如单晶硅(Si)，但是除此之外也可以使用单晶锗(Ge)、砷化镓(GaAs)或碳化硅(SiC)等材料。而且，第一半导体基材21及第二半导体基材24不仅可以使用同种的材料，也可以使用不同种的材料。
第一绝缘层22及第二绝缘层25在表面17A、18A侧由半导体基材的氧化物、氮化物形成。具体而言，在使用单晶硅(Si)作为半导体基材的情况下，作为第一绝缘层22及第二绝缘层25，利用氧化炉、氮化炉、或者化学气相生长(CVD：Chemical Vapor Deposition：化学气相沉积)装置等的成膜来形成氧化硅膜(SiO2)、氮化硅膜(Si3N4)。在本实施方式中，形成氧化硅膜(SiO2)。而且，第一接合电极23及第二接合电极26利用导电性优异的材料例如铜(Cu)形成。在该第一接合电极23及第二接合电极26上连接配线件而形成电子电路、各种元件。
在将第一晶圆17与第二晶圆18接合的情况下，如图2、图3所示，使作为接合面的表面17A、18A相互相对，使用上述的常温接合装置10进行常温接合。这种情况下，将第一晶圆17的第一接合电极23与第二晶圆18的第二接合电极26接合，将第一晶圆17的第一绝缘层22与第二晶圆18的第二绝缘层25接合。在常温接合中，虽然第一接合电极23及第二接合电极26的金属类彼此能够接合，但是由于第一绝缘层22及第二绝缘层25是氧化硅膜(SiO2)、氮化硅膜(Si3N4)，因此无法将它们直接接合。因此，在本结构中，如图4所示，在第一晶圆17的表面17A与第二晶圆18的表面18A之间设置用于将接合电极与绝缘层同时接合的接合中间层30。
接合中间层30是用于将第一晶圆17的表面17A与第二晶圆18的表面18A接合的薄膜，由非晶质半导体材料(例如，非晶硅)形成。根据发明者的研究，判明了非晶质半导体材料(例如，非晶硅)虽然单独(单体)表现出非导电性，但是通过与金属类等结合而表现出导电性。因此，通过使用非晶质半导体材料作为接合中间层30，能够保持第一绝缘层22与第二绝缘层25之间的非导电性(绝缘性)并将第一绝缘层22与第二绝缘层25牢固地接合。此外，第一接合电极23与第二接合电极26之间的电气特性不会劣化，能够确保第一接合电极23与第二接合电极26之间的导电性。即，接合中间层30形成为具备：保持非导电性(绝缘性)并将第一绝缘层22与第二绝缘层25接合的区域(绝缘接合部30a)；及具有导电性并将第一接合电极23与第二接合电极26接合的区域(导电接合部30b)。
接下来，具体说明接合中间层30。图5是表示作为绝缘层的SiO2/SiO2的接合界面的透过型电子显微镜照片，图6是表示作为接合电极的Cu/Cu的接合界面的透过型电子显微镜照片。透过型电子显微镜(TEM：Transmission Electron Microscope)是将电子射线向观察对象照射，并将透过了观察对象的电子形成的干涉像放大而进行观察的形式的电子显微镜。
如图5所示，在作为第一绝缘层22及第二绝缘层25的SiO2/SiO2的接合界面上形成有非晶硅(a-Si)层作为接合中间层30(绝缘接合部30a)。而且，如图6所示，在作为第一接合电极23和第二接合电极26的Cu/Cu的接合界面上同样形成有非晶硅(a-Si)层作为接合中间层30(导电接合部30b)。这些接合中间层30都形成为厚度为7～9nm左右，在接合中间层30与SiO2或Cu之间观察不到空穴(空隙)的存在而能得到充分的紧贴状态。
接合中间层30通过单晶硅的溅射而形成于绝缘层(SiO2)及接合电极(Cu)的接合面，将状态从单晶硅改变为非晶质(非晶)硅而形成。发明者对于接合中间层30内的测定点1及绝缘层(SiO2)内的测定点2这两处，进行了基于电子能量损失光谱法(EELS：ElectronEnergy-Loss Spectroscopy)的界面附近的状态分析。电子能量损失光谱法是通过测定电子透过薄片试料时由于与原子的相互作用而损失的能量，来分析物质的构成元素、电子构造的方法。
图7是表示测定点处的Si-L吸收端的EELS光谱的坐标图，图8是表示测定点处的O-K吸收端的EELS光谱的坐标图。在该图7中，为了比较而示出单晶硅(c-Si)、非晶硅(a-Si)及氧化硅膜(SiO2)的同能量区域的光谱。如图7所示，接合中间层30内的测定点1处的Si-L吸收端的EELS光谱接近于单晶硅或非晶硅，未观察到SiO2的特征性的峰值。而且，在O-K吸收端的EELS光谱中，在接合中间层30中几乎未确认到氧原子O的存在。因此，接合中间层30不含有Si氧化物，此外，从图5所示的高分辨率像可知，在第一绝缘层22与第二绝缘层25之间形成的接合中间层30(绝缘接合部30a)为非晶硅。
接下来，测定了在SiO2/SiO2间形成的接合中间层30(绝缘接合部30a)的电气特性。图9是表示SiO2/SiO2间的电流与电压的关系的坐标图。如该图9所示，可确认到，非晶硅相比单晶硅而电气特性差异较大，单独具有使电力不通过的非导电性。在此，非导电性是指电阻率为105Ω·cm以上的状态。
另外，测定了经由接合中间层30而接合的SiO2/SiO2的接合强度。接合强度的测定通过将接合了的SiO2/SiO2的试料切割成12mm×12mm的尺寸的小片，并对该小片进行拉伸试验来进行。在试验时，将小片固定于夹具，变更对该夹具的拉伸载荷，并测定了小片断裂时的载荷。在拉伸试验中，虽然产生了断裂，但是该断裂由于小片与夹具在粘结界面处剥离而产生，SiO2/SiO2的接合被保持。断裂时的拉伸强度为25MPa以上，因此可认为基于接合中间层30的接合界面的强度为这以上。
这样，在使用非晶硅(非晶质半导体材料)作为接合中间层30的结构中，得到了能够保持第一绝缘层22与第二绝缘层25之间的非导电性(绝缘性)并将第一绝缘层22与第二绝缘层25牢固地接合这样的结果。
接下来，关于形成在Cu/Cu间的接合中间层30(导电接合部30b)，进行了基于电子能量损失光谱法的界面附近的状态分析。作为测定点，是位于接合中间层30与Cu的交界附近的测定点A、位于接合中间层30内的厚度方向中央的测定点B、及位于测定点A与测定点B的厚度方向之间的测定点C这三个。图10是表示测定点处的Si-L吸收端的EELS光谱的坐标图，图11是表示测定点处的Cu-L吸收端的EELS光谱的坐标图。在该图11中，为了比较而示出铜(Cu)的同能量区域的光谱。
如图10所示，接合中间层30内的测定点A～C处的Si-L吸收端的EELS光谱都为相同的形状，示出硅单独存在的情况。而且，如图11所示，在Cu-L吸收端的EELS光谱中，在接合中间层30内的任意的测定点A～C处都能够确认到铜的存在。
此外，测定了形成于Cu/Cu间的接合中间层30的电气特性。图12是表示Cu/Cu间的电流与电压的关系的坐标图。如该图12所示，可认为即使在经由接合中间层30接合的情况下，在电压与电流之间也能得到直线性的关系，在Cu/Cu间能得到欧姆性(按照欧姆定律)的连接。而且，将Cu/Cu间直接接合时的电阻值为20(mΩ)以下，相对于此，在经由接合中间层30的接合中为25(mΩ)以下，为大致相同程度的结果。这一点与在SiO2/SiO2间的接合中间层表现出非导电性的情况相比差异较大。这认为是因为如上所述，虽然局部性地为微量，但是在接合中间层30(导电接合部30b)的整个区域存在铜的缘故，并认为是在第一接合电极23与第二接合电极26的压接时而接合中间层30的非晶硅与各电极的铜进行了结合的缘故。
这样，在使用非晶硅(非晶质半导体材料)作为接合中间层30的结构中，得到了能够确保第一接合电极23与第二接合电极26之间的导电性这样的结果。因此，本实施方式的半导体装置20在接合电极23、26及绝缘层22、25分别露出的表面17A、18A之间具备接合中间层30，因此能够实现将接合电极23、26及绝缘层22、25分别同时接合的混合接合。此外，接合中间层30单独表现出非导电性并且与接合电极23、26结合而表现出导电性，因此能够确保第一接合电极23与第二接合电极26之间的导电性，并确保第一绝缘层22与第二绝缘层25之间的非导电性。因此，能够防止在第一接合电极23与第二接合电极26之间流动的电流在第一绝缘层22与第二绝缘层25之间流动的情况，因此能够防止泄漏电流的产生，能够实现半导体装置20的稳定的动作。
接下来，说明半导体装置20的制造次序。图13-1～图13-6是表示将第一晶圆与第二晶圆接合的工序的工序说明图。作为前提，第一晶圆17和第二晶圆18分别通过另外的作业工序事先制造成接合电极23、26及绝缘层22、25分别在表面17A、18A露出的状态。
如图13-1所示，第一晶圆17被搬运到常温接合装置10的真空腔室11内，该第一晶圆17以表面17A朝向铅垂下方的方式由上侧台12的静电卡盘12A支承。真空腔室11内维持成真空气氛。在此状态下，从高速原子射束源14朝向第一晶圆17的表面17A射出氩射束14a。该氩射束14a向第一晶圆17的表面17A照射，使该表面17A活性化。
接下来，如图13-2所示，向真空腔室11内搬运裸晶圆31，该裸晶圆31载置于下侧台13的上表面。裸晶圆31由单晶硅形成，被使用作为生成接合中间层30时的溅射源。在此状态下，从高速原子射束源15朝向裸晶圆31射出氩射束15a。由此，裸晶圆31被溅射，从裸晶圆31弹出的硅原子上升，在第一晶圆17的表面17A上成膜出接合中间层30。在本实施方式中，进行规定时间(例如10min)的氩射束15a的照射，在第一晶圆17的表面17A上形成厚度为1nm～50nm左右的接合中间层30。该接合中间层30如上所述为非晶(非晶质)硅。
接下来，如图13-3所示，从真空腔室11搬出裸晶圆31，取代于此而将第二晶圆18向真空腔室11内搬运。该第二晶圆18以表面18A朝向铅垂上方的方式载置于下侧台13的上表面。接下来，如图13-4所示，从高速原子射束源15朝向第二晶圆18的表面18A射出氩射束15a。该氩射束15a向第二晶圆18的表面18A照射，使该表面18A活性化。
接下来，如图13-5所示，从高速原子射束源14朝向在第一晶圆17的表面形成的接合中间层30射出氩射束14a。这种情况下，形成接合中间层30的非晶硅的一部分作为溅射源发挥作用。通过氩射束14a的照射而接合中间层30溅射，从接合中间层30弹出的硅原子上升，在第二晶圆18的表面18A上也成膜接合中间层30。在本实施方式中，进行规定时间(例如10min)的氩射束14a的照射，在第二晶圆18的表面18A上形成厚度为1nm～50nm左右的接合中间层30。该接合中间层30也如上所述为非晶(非晶质)硅。在本实施方式中，将在第一晶圆17的表面形成的接合中间层30作为溅射源使用，因此在第二晶圆18的表面18A用中无需另行准备溅射源，并且向真空腔室11内的溅射源的出入减少，因此能够简化作业次序，能够在第一晶圆17及第二晶圆18的各表面17A、18A简单地形成接合中间层30。
接下来，在进行了第一晶圆17与第二晶圆18的对准之后，如图13-6所示，使上侧台12的压接机构12B动作，由此使支承有第一晶圆17的静电卡盘12A向铅垂下方下降，将第一晶圆17与第二晶圆18压接。由此，第一晶圆17的表面17A与第二晶圆18的表面18A经由接合中间层30而接合，形成半导体装置20。接下来，在真空腔室11内以规定温度(例如50℃～400℃左右)将半导体装置20(第一晶圆17及第二晶圆18)加热。由此，促进第一接合电极23及第二接合电极26的铜(Cu)与接合中间层30的非晶硅的合金化，第一接合电极23与第二接合电极26的接合变得更加牢固，电气特性提高。
如以上说明所述，本实施方式的半导体装置20的制造方法具备使第一晶圆17的表面17A和第二晶圆18的表面18A分别活性化的工序、在活性化后的表面17A、18A形成接合中间层30的工序、经由接合中间层30而将第一晶圆17与第二晶圆18压接的工序，因此能够容易地实现将接合电极23、26及绝缘层22、25分别同时接合的混合接合。
此外，在本实施方式中，向裸晶圆31照射氩射束15a，使裸晶圆31溅射，由此在第一晶圆17的表面17A形成了接合中间层30之后，向在该表面17A形成的接合中间层30照射氩射束14a，使形成接合中间层30的非晶硅的一部分溅射，由此在第二晶圆18的表面18A形成接合中间层30，因此能够简化作业次序，能够在第一晶圆17及第二晶圆18的各表面17A、18A简单地形成接合中间层30。
接下来，说明半导体装置20的另外的制造次序。图14-1～图14-4是表示将第一晶圆与第二晶圆接合的另外的工序的工序说明图。即使在这种情况下，作为前提，第一晶圆17和第二晶圆18也分别通过另外的作业工序事先制造成接合电极23、26及绝缘层22、25分别在表面17A、18A露出的状态。
如图14-1所示，将第一晶圆17向常温接合装置10的真空腔室11内搬运，该第一晶圆17以表面17A朝向铅垂下方的方式由上侧台12的静电卡盘12A支承。同样，将第二晶圆18向真空腔室11内搬运，该第二晶圆18以表面18A朝向铅垂上方的方式载置于下侧台13的上表面。真空腔室11内维持成真空气氛。在此状态下，从高速原子射束源14、15分别朝向第一晶圆17的表面17A、第二晶圆18的表面18A射出氩射束14a、15a。该氩射束14a、15a向第一晶圆17的表面17A、第二晶圆18的表面18A分别照射，使该表面17A、18A活性化。
接下来，如图14-2所示，将表面17A、18A活性化后的第一晶圆17及第二晶圆18从真空腔室11向成膜腔室40移送。这种情况下，第一晶圆17及第二晶圆18优选由真空的搬运通路搬运，以避免与外部气体(氧)接触。成膜腔室40是用于在第一晶圆17的表面17A及第二晶圆18的表面18A成膜上述的接合中间层30的腔室，在成膜腔室40内配置化学气相生长装置(未图示)。化学气相生长法在以规定条件将第一晶圆17及第二晶圆18加热的状态下，向第一晶圆17的表面17A及第二晶圆18的表面18A供给包含硅的原料气体，通过在这些表面17A、18A的化学反应而形成接合中间层30。在该化学气相生长法中，接合中间层30也由非晶(非晶质)硅形成。在该结构中，能够另行形成接合中间层30，因此能够实现接合工序的处理时间的缩短化。
接下来，如图14-3所示，将形成有接合中间层30的第一晶圆17及第二晶圆18向真空腔室11内搬运。并且，第一晶圆17以接合中间层30朝向铅垂下方的方式由上侧台12的静电卡盘12A支承，第二晶圆18以接合中间层30朝向铅垂上方的方式载置于下侧台13的上表面。真空腔室11内维持成真空气氛。在此状态下，从高速原子射束源14、15分别朝向形成于第一晶圆17、第二晶圆18的接合中间层30、30射出氩射束14a、15a。该氩射束14a、15a向第一晶圆17、第二晶圆18的接合中间层30、30的表面分别照射，使该接合中间层30、30的表面活性化。
接下来，进行了第一晶圆17与第二晶圆18的对准之后，如图14-4所示，使上侧台12的压接机构12B动作，由此使支承有第一晶圆17的静电卡盘12A向铅垂下方下降，将第一晶圆17与第二晶圆18压接。由此，第一晶圆17的表面17A与第二晶圆18的表面18A经由接合中间层30而接合，形成半导体装置20。接下来，在真空腔室11内将半导体装置20(第一晶圆17及第二晶圆18)以规定温度(例如50℃～400℃)加热。由此，促进第一接合电极23及第二接合电极26的铜Cu与接合中间层30的非晶硅的合金化，第一接合电极23与第二接合电极26的接合变得更加牢固，电气特性提高。
接下来，说明另外的实施方式。图15-1是示意性地表示另外的实施方式的第一晶圆与第二晶圆的接合前的结构的剖视图，图15-2是示意性地表示将另外的实施方式的第一晶圆与第二晶圆接合后的状态的结构的剖视图。在上述的结构中，第一晶圆17的表面17A及第二晶圆18的表面18A分别形成为平坦面，这些表面17A、18A彼此紧贴地形成。相对于此，在本另外的实施方式中，如图15-1所示，层叠在第一半导体基材121上的第一绝缘层122和第一接合电极123在表面17A露出，第一绝缘层122的表面122A的高度位置形成得比第一接合电极123的表面123A的高度位置低。该高度位置之差t设定为与接合中间层30相同程度的1nm～100nm左右。同样，层叠在第二半导体基材124上的第二绝缘层125和第二接合电极126在表面18A露出，第二绝缘层125的表面125A的高度位置形成得比第二接合电极126的表面126A的高度位置低。该高度位置之差t设定为与接合中间层30相同程度的1nm～100nm左右。关于其他的结构，与上述的实施方式的结构相同，因此省略说明。
根据该结构，在将第一晶圆17与第二晶圆18压接时，该压接载荷作用于第一接合电极123及第二接合电极126，因此如图15-2所示，接合中间层30由于第一接合电极123和第二接合电极126而断裂，将第一接合电极123与第二接合电极126彼此直接接合。由此，在第一接合电极123与第二接合电极126之间的接合中，能够得到良好的电气特性及接合强度。
以上，说明了本发明的实施方式，但是本发明没有限定为上述实施方式。例如，在上述实施方式中，将接合中间层30形成于第一晶圆17及第二晶圆18的表面17A、18A这两方，但也可以形成于一方。而且，在上述实施方式中，将第一接合电极123及第二接合电极126分别形成为比第一绝缘层122及第二绝缘层125突出的形状，但也可以是第一接合电极123或第二接合电极126的一方。而且，在上述实施方式中，说明了通过溅射或化学气相生长法而形成接合中间层30的结构，但也可以通过蒸镀来形成接合中间层30。蒸镀在真空容器之中，对蒸镀材料(例如硅)进行加热，进行气化或升华，附着于放置在分离的位置的基板的表面而形成薄膜。通过该方法，接合中间层30也由非晶(非晶质)硅形成。在该结构中，能够另行形成接合中间层30，因此能够实现接合工序的处理时间的缩短化。
标号说明
10 常温接合装置
11 真空腔室
12 上侧台
12A 静电卡盘
12B 压接机构
13 下侧台
14、15 高速原子射束源
14a、15a 氩射束
17 第一晶圆(基板)
17A 表面(接合面)
18 第二晶圆(基板)
18A 表面(接合面)
20 半导体装置
21、121 第一半导体基材
22、122 第一绝缘层(绝缘件)
23、123 第一接合电极(导电件)
24、124 第二半导体基材
25、125 第二绝缘层(绝缘件)
26、126 第二接合电极(导电件)
30 接合中间层
31 裸晶圆
40 成膜腔室
122A 表面
123A 表面
125A 表面
126A 表面

Claims (9)

1.一种半导体装置，具备导电件及绝缘件分别在半导体基材的接合面露出的一对基板，将所述基板彼此进行常温接合，所述半导体装置的特征在于，
在一对所述接合面之间具备接合中间层，所述接合中间层单独表现出非导电性并且与所述导电件结合而表现出导电性。
2.根据权利要求1所述的半导体装置，其特征在于，
所述基板的所述绝缘件彼此经由所述接合中间层而接合。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述接合中间层由非晶质半导体材料形成。
4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，
至少一方的基板的所述接合面处的所述绝缘件的高度位置形成得比所述导电件低。
5.一种半导体装置的制造方法，是将导电件及绝缘件分别在半导体基材的接合面露出的一对基板彼此进行常温接合而制造出的半导体装置的制造方法，所述半导体装置的制造方法的特征在于，具备：
使所述基板的接合面分别活性化的工序；
在活性化后的所述接合面的至少一方形成单独表现出非导电性并且与所述导电件结合而表现出导电性的接合中间层的工序；及
经由所述接合中间层而将一对所述基板彼此压接的工序。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
所述接合中间层通过半导体材料的蒸镀、溅射、或者化学气相生长而形成。
7.根据权利要求5或6所述的半导体装置的制造方法，其特征在于，
向半导体材料照射高速原子射束，使所述半导体材料溅射，由此在一方的所述基板的接合面形成了所述接合中间层，之后，向形成于该接合面的接合中间层照射高速原子射束，使形成该接合中间层的所述半导体材料的一部分溅射，由此在另一方的所述基板的接合面形成所述接合中间层。
8.根据权利要求5～7中任一项所述的半导体装置的制造方法，其特征在于，
至少一方的所述基板的所述接合面处的所述绝缘件的高度位置形成得比所述导电件低，所述接合中间层在将所述基板彼此压接时由于所述导电件而断裂，将该导电件彼此直接接合。
9.根据权利要求5～8中任一项所述的半导体装置的制造方法，其特征在于，
具备在将一对所述基板压接之后将该基板以规定的温度进行加热的工序。
CN201580069954.0A 2014-12-22 2015-10-07 半导体装置及半导体装置的制造方法 Active CN107112199B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-259115 2014-12-22
JP2014259115A JP6165127B2 (ja) 2014-12-22 2014-12-22 半導体装置及び半導体装置の製造方法
PCT/JP2015/078518 WO2016103846A1 (ja) 2014-12-22 2015-10-07 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN107112199A true CN107112199A (zh) 2017-08-29
CN107112199B CN107112199B (zh) 2021-08-17

Family

ID=56149883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580069954.0A Active CN107112199B (zh) 2014-12-22 2015-10-07 半导体装置及半导体装置的制造方法

Country Status (7)

Country Link
US (1) US10486263B2 (zh)
EP (1) EP3240015B1 (zh)
JP (1) JP6165127B2 (zh)
KR (1) KR101994011B1 (zh)
CN (1) CN107112199B (zh)
TW (1) TWI596651B (zh)
WO (1) WO2016103846A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370339A (zh) * 2020-03-20 2020-07-03 中国科学院半导体研究所 晶圆的室温等静压金属键合方法
CN116092953A (zh) * 2023-03-07 2023-05-09 天津中科晶禾电子科技有限责任公司 一种晶圆键合装置、方法及复合衬底组件

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
WO2022187402A1 (en) * 2021-03-03 2022-09-09 Invensas Bonding Technologies, Inc. Contact structures for direct bonding
JP7222493B2 (ja) 2021-04-28 2023-02-15 日本電産マシンツール株式会社 半導体装置の製造方法、及び常温接合装置
FR3134227A1 (fr) * 2022-04-04 2023-10-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de collage d’un premier substrat au niveau d’une surface présentant une nanotopologie élastique

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070128825A1 (en) * 2005-12-02 2007-06-07 Tadatomo Suga Method for bonding substrates and device for bonding substrates
CN102782850A (zh) * 2010-03-02 2012-11-14 美光科技公司 绝缘体上半导体金属结构、形成此些结构的方法及包含此些结构的半导体装置
JP2012238729A (ja) * 2011-05-12 2012-12-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
CN103460339A (zh) * 2011-01-31 2013-12-18 须贺唯知 接合面制作方法、接合基板、基板接合方法、接合面制作装置以及基板接合体

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2642645B2 (ja) * 1987-11-19 1997-08-20 株式会社日立製作所 半導体基板の製造方法及び半導体装置の製造方法
JPH0684733A (ja) * 1992-09-03 1994-03-25 Hitachi Ltd 半導体集積回路装置とその製造方法及び半導体集積回路製造装置
JP2791429B2 (ja) * 1996-09-18 1998-08-27 工業技術院長 シリコンウェハーの常温接合法
DE19648759A1 (de) * 1996-11-25 1998-05-28 Max Planck Gesellschaft Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur
JP3171322B2 (ja) * 1997-03-11 2001-05-28 日本電気株式会社 Ｓｏｉ基板およびその製造方法
FR2783969B1 (fr) * 1998-09-28 2002-01-18 Commissariat Energie Atomique Dispositif hybride et procede de realisation de composants electriquement actifs par assemblage
US6387736B1 (en) * 1999-04-26 2002-05-14 Agilent Technologies, Inc. Method and structure for bonding layers in a semiconductor device
JP4275806B2 (ja) * 1999-06-01 2009-06-10 株式会社ルネサステクノロジ 半導体素子の実装方法
FR2798224B1 (fr) * 1999-09-08 2003-08-29 Commissariat Energie Atomique Realisation d'un collage electriquement conducteur entre deux elements semi-conducteurs.
JP3440057B2 (ja) 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
EP1512996A4 (en) * 2002-05-28 2005-11-16 Matsushita Electric Works Ltd MATERIAL FOR JOINT MOUNTING OF OPTICAL CIRCUIT SUBSTRATE / ELECTRICAL CIRCUIT AND MIXED MOUNTING OF OPTICAL CIRCUIT SUBSTRATE / ELECTRICAL CIRCUIT
US7114361B2 (en) * 2003-09-12 2006-10-03 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Microscale compression molding of metals with surface engineered LIGA inserts
FR2864336B1 (fr) * 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
EP1557449A1 (en) * 2004-01-22 2005-07-27 3M Innovative Properties Company Adhesive tape for structural bonding
JP3790995B2 (ja) * 2004-01-22 2006-06-28 有限会社ボンドテック 接合方法及びこの方法により作成されるデバイス並びに接合装置
FR2872625B1 (fr) * 2004-06-30 2006-09-22 Commissariat Energie Atomique Assemblage par adhesion moleculaire de deux substrats, l'un au moins supportant un film conducteur electrique
US7345344B2 (en) * 2006-02-16 2008-03-18 Freescale Semiconductor, Inc. Embedded substrate interconnect for underside contact to source and drain regions
JP4162094B2 (ja) 2006-05-30 2008-10-08 三菱重工業株式会社 常温接合によるデバイス、デバイス製造方法ならびに常温接合装置
JP4172806B2 (ja) * 2006-09-06 2008-10-29 三菱重工業株式会社 常温接合方法及び常温接合装置
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
JP4967842B2 (ja) * 2007-06-18 2012-07-04 セイコーエプソン株式会社 シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス
EP2197782B1 (en) * 2007-09-12 2020-03-04 Smoltek AB Connecting and bonding adjacent layers with nanostructures
JP4786693B2 (ja) * 2008-09-30 2011-10-05 三菱重工業株式会社 ウェハ接合装置およびウェハ接合方法
JP5342210B2 (ja) * 2008-10-30 2013-11-13 三菱重工業株式会社 アライメント装置制御装置およびアライメント方法
JP4796120B2 (ja) * 2008-12-11 2011-10-19 三菱重工業株式会社 常温接合装置
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板
US8507966B2 (en) * 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US8647962B2 (en) * 2010-03-23 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging bond
JP4831844B1 (ja) * 2010-09-28 2011-12-07 三菱重工業株式会社 常温接合装置および常温接合方法
US8563396B2 (en) * 2011-01-29 2013-10-22 International Business Machines Corporation 3D integration method using SOI substrates and structures produced thereby
WO2012105473A1 (ja) * 2011-01-31 2012-08-09 ボンドテック株式会社 接合基板作製方法、接合基板、基板接合方法、接合基板作製装置、及び基板接合体
KR20130016682A (ko) * 2011-08-08 2013-02-18 에스케이하이닉스 주식회사 듀얼 레이어 구조의 반도체칩과 듀얼 레이어 구조의 반도체칩을 갖는 패키지들 및 그 제조방법
JP2013098186A (ja) * 2011-10-27 2013-05-20 Mitsubishi Heavy Ind Ltd 常温接合装置
US20150125659A1 (en) * 2012-06-15 2015-05-07 Mitsubishi Rayon Co., Ltd. Laminate
KR20150032845A (ko) * 2012-06-15 2015-03-30 스미또모 가가꾸 가부시키가이샤 복합 기판의 제조 방법 및 복합 기판
EP2879176B1 (en) * 2012-07-25 2019-12-04 Shin-Etsu Chemical Co., Ltd. Method for producing hybrid substrates, and hybrid substrate
US8724060B2 (en) * 2012-08-02 2014-05-13 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing liquid crystal display module with photovoltaic cell and liquid crystal display module manufactured with same
JP6037734B2 (ja) * 2012-09-07 2016-12-07 三菱重工工作機械株式会社 常温接合装置および常温接合方法
JP6065176B2 (ja) * 2012-09-27 2017-01-25 三菱重工工作機械株式会社 常温接合装置および常温接合方法
KR102115631B1 (ko) * 2012-10-15 2020-05-26 신에쓰 가가꾸 고교 가부시끼가이샤 나노카본막의 제작 방법 및 나노카본막
JP2014107393A (ja) * 2012-11-27 2014-06-09 Mitsubishi Heavy Ind Ltd 常温接合デバイス、常温接合デバイスを有するウェハおよび常温接合方法
US9446467B2 (en) * 2013-03-14 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrate rinse module in hybrid bonding platform
US20150048509A1 (en) * 2013-08-16 2015-02-19 Globalfoundries Singapore Pte. Ltd. Cmos compatible wafer bonding layer and process
US9293303B2 (en) * 2013-08-30 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Low contamination chamber for surface activation
WO2015040784A1 (ja) * 2013-09-17 2015-03-26 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
WO2015040798A1 (ja) * 2013-09-20 2015-03-26 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
KR20150135452A (ko) * 2013-09-27 2015-12-02 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 스테인리스강 부재의 접합 방법 및 스테인리스강
JP2015115446A (ja) * 2013-12-11 2015-06-22 株式会社東芝 半導体装置の製造方法
US9437572B2 (en) * 2013-12-18 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pad structure for hybrid bonding and methods of forming same
JP6125443B2 (ja) * 2014-01-17 2017-05-10 三菱重工工作機械株式会社 常温接合装置
US9478471B2 (en) * 2014-02-19 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for verification of bonding alignment
US9190345B1 (en) * 2014-03-28 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9257414B2 (en) * 2014-04-10 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor structure and method
US9455158B2 (en) * 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9508685B2 (en) * 2014-07-29 2016-11-29 Empire Technology Development Llc Vertically integrated wafers with thermal dissipation
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
US9852988B2 (en) * 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10020336B2 (en) * 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
JP2017139266A (ja) * 2016-02-01 2017-08-10 株式会社東芝 複合基板、半導体装置、およびこれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070128825A1 (en) * 2005-12-02 2007-06-07 Tadatomo Suga Method for bonding substrates and device for bonding substrates
CN102782850A (zh) * 2010-03-02 2012-11-14 美光科技公司 绝缘体上半导体金属结构、形成此些结构的方法及包含此些结构的半导体装置
CN103460339A (zh) * 2011-01-31 2013-12-18 须贺唯知 接合面制作方法、接合基板、基板接合方法、接合面制作装置以及基板接合体
JP2012238729A (ja) * 2011-05-12 2012-12-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370339A (zh) * 2020-03-20 2020-07-03 中国科学院半导体研究所 晶圆的室温等静压金属键合方法
CN111370339B (zh) * 2020-03-20 2022-02-22 中国科学院半导体研究所 晶圆的室温等静压金属键合方法
CN116092953A (zh) * 2023-03-07 2023-05-09 天津中科晶禾电子科技有限责任公司 一种晶圆键合装置、方法及复合衬底组件

Also Published As

Publication number Publication date
JP6165127B2 (ja) 2017-07-19
TW201635338A (zh) 2016-10-01
EP3240015A4 (en) 2018-08-01
US20170355040A1 (en) 2017-12-14
EP3240015A1 (en) 2017-11-01
JP2016119415A (ja) 2016-06-30
WO2016103846A1 (ja) 2016-06-30
KR101994011B1 (ko) 2019-06-27
US10486263B2 (en) 2019-11-26
TWI596651B (zh) 2017-08-21
CN107112199B (zh) 2021-08-17
EP3240015B1 (en) 2022-11-23
KR20170086619A (ko) 2017-07-26

Similar Documents

Publication Publication Date Title
CN107112199A (zh) 半导体装置及半导体装置的制造方法
JP6728096B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
Lo et al. Enhancing interconnect reliability and performance by converting tantalum to 2D layered tantalum sulfide at low temperature
CN105900216B (zh) 平板显示器用配线膜
US9601581B2 (en) Semiconductor device and method for producing the same
JP2012099599A (ja) 半導体装置およびその製造方法
Kondou et al. Nanoadhesion layer for enhanced Si–Si and Si–SiN wafer bonding
JP2018186126A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
KR20160117436A (ko) 확산 방지 정전식 클램프
US8222097B2 (en) Method for manufacturing semiconductor device
US20140042461A1 (en) Silicon carbide semiconductor device and method for manufactuing same
CN105874566B (zh) 碳化硅半导体装置的制造方法
JP5214068B1 (ja) 膜構造体とその製造方法
JP5631729B2 (ja) 半導体装置
CN110383436A (zh) 复合氧化物及晶体管
US10535526B2 (en) Thin film metal silicides and methods for formation
Balarin et al. Isolating surface layers on metallic conductors produced by ion bombardment
Rudakov et al. Control of the formation of ultrathin CoSi 2 layers during the rapid thermal annealing of Ti/Co/Ti/Si (100) structures
US9502250B2 (en) Manufacturing method of silicon carbide semiconductor apparatus
Mao et al. Copper-ALD seed layer as an enabler for device scaling
JP2017057090A (ja) グラファイト積層ダイヤモンド基板及びその製造方法、並びに半導体装置及びその製造方法
Bogan Growth and chemical characterisation studies of Mn silicate barrier layers on SiO2 and CDO
RO134069A2 (ro) Procedeu de fabricaţie a dispozitivului versatil semiconductor planar pentru testarea tunelării izolatorilor ultra-subţiri
Thompson et al. Spectroscopic study of microwave-enhanced silicon exfoliation
Mao Plasma enhanced atomic layer deposition of Cu seed layers at low process temperatures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant