JP2017057090A - グラファイト積層ダイヤモンド基板及びその製造方法、並びに半導体装置及びその製造方法 - Google Patents

グラファイト積層ダイヤモンド基板及びその製造方法、並びに半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2017057090A
JP2017057090A JP2015180891A JP2015180891A JP2017057090A JP 2017057090 A JP2017057090 A JP 2017057090A JP 2015180891 A JP2015180891 A JP 2015180891A JP 2015180891 A JP2015180891 A JP 2015180891A JP 2017057090 A JP2017057090 A JP 2017057090A
Authority
JP
Japan
Prior art keywords
substrate
graphite
diamond substrate
substrate surface
diamond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015180891A
Other languages
English (en)
Other versions
JP6634646B2 (ja
Inventor
優文 稲葉
Masafumi Inaba
優文 稲葉
川原田 洋
Hiroshi Kawarada
洋 川原田
関 章憲
Akinori Seki
章憲 関
櫛田 知義
Tomoyoshi Kushida
知義 櫛田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Waseda University
Toyota Motor Corp
Original Assignee
Waseda University
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Waseda University, Toyota Motor Corp filed Critical Waseda University
Priority to JP2015180891A priority Critical patent/JP6634646B2/ja
Publication of JP2017057090A publication Critical patent/JP2017057090A/ja
Application granted granted Critical
Publication of JP6634646B2 publication Critical patent/JP6634646B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】半導体装置に適したグラファイト積層ダイヤモンド基板及びその製造方法、並びに半導体装置及びその製造方法を提供する。
【解決手段】ダイヤモンド基板11を500℃に加熱し、この加熱された状態のダイヤモンド基板11の基板表面11aにアルミニウムイオンを照射して、イオン注入する。このイオン注入の後に、基板表面11aに保護層などを形成することなく、ダイヤモンド基板11を1700℃に加熱し、この1700℃を2時間維持する。これにより、ダイヤモンド基板11の基板表面11aにグラファイト層12が形成される。グラファイト層12は、基板表面11aに起立した複数のグラフェン12aからなる。
【選択図】図1

Description

本発明は、グラファイト積層ダイヤモンド基板及びその製造方法、並びに半導体装置及びその製造方法に関するものである。
半導体装置の微細化にともない、炭素系材料が注目されている。このような炭素系材料としては、カーボンナノチューブ(CNT:Carbon Nano Tube)やグラフェンが挙げられる。例えばカーボンナノチューブは、バリスティック伝導によってその軸心方向に高い電気伝導度を示し、銅(Cu)配線等の既存の金属材料よりも低抵抗の高い配線としての利用が期待されている。グラフェンは、周知のように炭素原子が1個の厚みで六角形の格子状に並んだ2次元平面構造を持つ結晶であり、その面内においてカーボンナノチューブと同様に高い電気伝導度を示すため、やはり既存の金属材料よりも低抵抗な配線等としての利用が期待されている。グラフェンについては、例えばダイヤモンド基板を高温で加熱することにより、ダイヤモンド基板の基板表面に、それに沿った平面構造のグラフェンを形成することができる(例えば、特許文献1を参照)。
また、ダイヤモンドは、熱伝導率、絶縁破壊電界強度が高く、高電圧、大電流動作が必要とされる大電力半導体装置に適した半導体材料として、またその高いキャリアの移動度から高周波半導体装置に適した半導体材料として期待されている。
特開2012−121751号公報
ところで、グラフェンは、上記のように面内において高い電気伝導度を持つため、基板表面に沿った平面構造を持つグラフェンは、半導体装置の基板に垂直な方向の縦配線に不向きであった。また、軸心を基板に垂直な方向に形成したカーボンナノチューブは、縦配線とすることができるが、カーボンナノチューブの単体では、十分な伝導率が得られないためカーボンナノチューブの密度を高くするなどの改善の必要があった。
本発明は、上記事情に鑑みてなされたものであり、半導体装置に適したグラファイト積層ダイヤモンド基板及びその製造方法、並びに半導体装置及びその製造方法を提供することを目的とする。
本発明のグラファイト積層ダイヤモンド基板の製造方法は、(100)面または(110)面を基板表面とする単結晶のダイヤモンド基板の基板表面に高エネルギー線を照射する照射ステップと、高エネルギー線が照射されたダイヤモンド基板を、基板表面を露呈させた状態で加熱することによって、基板表面に起立した複数のグラフェンからなるグラファイト層を形成する加熱ステップとを有するものである。
本発明のグラファイト積層ダイヤモンド基板は、(100)面または(110)面を基板表面とする単結晶のダイヤモンド基板の基板表面に、基板表面に起立した複数のグラフェンからなるグラファイト層を備えるものである。
本発明の半導体装置の製造方法は、(100)面または(110)面を基板表面とする単結晶のダイヤモンド基板上に、導体層を形成すべき部分が開口したマスクを形成するマスク形成ステップと、基板表面に向けて高エネルギー線を照射することによって、開口を介して基板表面に高エネルギー線を照射する照射ステップと、高エネルギー線が照射されたダイヤモンド基板を、少なくとも高エネルギー線が照射された基板表面の部分を露呈させた状態で加熱することによって、導体層として、基板表面に起立した複数のグラフェンからなるグラファイト層を形成する加熱ステップとを有するものである。
本発明の半導体装置では、(100)面または(110)面を基板表面とする単結晶のダイヤモンド基板と、基板表面上に形成され、基板表面に起立した複数のグラフェンからなるグラファイトで構成される導体層とを有するものである。
本発明のグラファイト積層ダイヤモンド基板の製造方法によれば、グラファイト層を形成したグラファイト積層ダイヤモンド基板を製造することができる。グラファイト層は、基板表面に起立した複数のグラフェンからなる低抵抗の配線層などの導体層として利用可能であり、半導体装置に適したグラファイト積層ダイヤモンド基板が製造できる。しかも、高エネルギーを基板表面に照射する照射ステップとダイヤモンド基板を加熱する加熱ステップとによって半導体装置に適したグラファイト積層ダイヤモンド基板を容易に作製することができる。
また、本発明のグラファイト積層ダイヤモンド基板は、単結晶のダイヤモンド基板の基板表面に、基板表面に対して垂直に起立した複数のグラフェンからなるグラファイト層を備えており、このグラファイト層を特に縦配線に好適な導体層として利用することができる。
本発明の半導体装置の製造方法によれば、ダイヤモンド基板上に、導体層としてのグラファイト層が形成され、グラファイト層は、基板表面に起立した複数のグラフェンからなるので、キャリア移動度が高くまた低抵抗の導体層となり、特に大電力半導体装置、高周波半導体装置を製造することができる。また、導体層は、高エネルギーを基板表面に照射する照射ステップとダイヤモンド基板を加熱する加熱ステップとで製造されるので容易にその製造を行うことができる。
また、本発明の半導体装置では、導体層が、ダイヤモンド基板の基板表面上に、その基板表面に起立した複数のグラフェンからなるグラファイトで構成されるので、導体層が特に縦配線に好適なものとなる。
第1実施形態に係るグラファイト積層ダイヤモンド基板を模式的に示す斜視図である。 グラファイト積層ダイヤモンド基板の作成手順を示すフローチャートである。 第2実施形態に係るMESFETの構造を示す断面図である。 イオン注入ステップによる半導体前駆層の形成を示す説明図である。 イオン照射ステップによる高濃度領域の形成を示す説明図である。 加熱ステップによるグラファイト層の形成を示す説明図である。 ドレイン電極、ソース電極を形成した状態を示す説明図である。 ゲート電極を形成した状態を示す説明図である。 ダイヤモンド基板内のイオン濃度の計算上の分布を示すグラフである。 グラファイト積層ダイヤモンド基板の断面を示すTEM像である。 グラファイト積層ダイヤモンド基板の別の位置の断面を示すTEM像である。 FFT図形を作成した領域を示すTEM像である。 グラファイト層中の像から作成したFFT図形である。 ダイヤモンド基板の像から作成したFFT図形である。 グラファイトに対する回折シミュレーションの結果を示す回折パターンである。 ダイヤモンドに対する回折シミュレーションの結果を示す回折パターンである。
[第1実施形態]
図1に、第1実施形態に係るグラファイト積層ダイヤモンド基板(以下、グラファイト積層基板という)10を示す。グラファイト積層基板10は、ダイヤモンド基板11と、そのダイヤモンド基板11の基板表面11aに一体に形成されたグラファイト層12とを有する。ダイヤモンド基板11は、(100)面または(110)面が基板表面11aとなるように、ダイヤモンドの単結晶を板状に形成したものである。このダイヤモンド基板11としては、その他の基板上に形成された適当な厚みを有した薄膜などであってもよい。なお、以下の説明では、図1に示すように、基板表面11aを互いに直交するX方向、Y方向に平行な面とし、X方向、Y方向にそれぞれ直交する向きをZ方向として説明する。
グラファイト層12は、多数のグラフェン12aから構成されている。グラフェン12aは、周知のように、各炭素原子がsp結合した六角形の格子状に並んだ2次元平面構造を持つシート状の単層の結晶であり、炭素原子1個分の厚みを有している。各グラフェン12aは、基板表面11aに垂直に配向した状態で形成されている。すなわち、各グラフェン12aは、それの格子面(YZ面)が基板表面11a(XY面)に垂直に起立した姿勢で、その格子面の法線方向(X方向)に稠密に配列している。グラファイト層12におけるグラフェン12a同士の面間隔L1は、0.335nmである。グラファイト層12は、厚みL2を100nm以下とし、表面抵抗率は、3kΩ以下とすることができる。なお、表面抵抗は、グラファイト層12の表面(XY面)で電子線顕微鏡の電子線回折により得られた格子像より測定算出した値である。また、グラフェン12aが基板表面11aに起立していればよく、厳密に垂直である必要はない。さらに、図1では、X方向に配列したグラフェン12aだけを描いてあるが、グラフェン12aの配列方向が異なる領域が基板表面11a上に混在してもよい。
上記のグラファイト積層基板10の製造手順について説明する。グラファイト積層基板10は、図2に示すように、ダイヤモンド基板11に対して、グラファイト層形成処理を施すことによって作製される。このグラファイト層形成処理は、照射ステップS1と、加熱ステップS2とからなる。
照射ステップS1は、ダイヤモンド基板11の基板表面11aに高エネルギー線を照射する。この例では、高エネルギー線としては、加速したイオンを用いており、そのイオンをダイヤモンド基板11に照射することによってイオン注入している。イオン化して照射する元素としては、アルミニウム(Al)を用いているが、これに限らない。アルミニウムの他、ホウ素(B),ガリウム(Ga)などのIII族(第13族)の元素や、窒素(N),リン(P),ヒ素(As)などのV族(第15族)の元素、ヘリウム(He)、水素(H)、炭素(C)のいずれか1つまたは複数の元素の組み合わせであってもよい。また、高エネルギー線としては、例えば電子線、X線,ガンマ線,中性子線を用いてもよい。さらには、これらを組み合わせて照射してもよい。例えば、ダイヤモンド基板にアルミニウムやホウ素などの不純物の注入量を多くすることなく、グラファイト層12の形成に十分なイオン注入を行う場合、アルミニウムやホウ素などと、炭素や電子線、ガンマ線とを組み合わせることは有用である。
照射ステップS1では、イオン注入する際には、ダイヤモンド基板11を加熱温度T1に加熱し、この加熱されたダイヤモンド基板11の基板表面11aにイオン照射している。この例では500℃である。この加熱温度T1は、400℃〜1000℃の範囲内とすることが好ましい。400℃以上であれば、イオン注入時にダイヤモンドが意図せずグラファイト化するのを抑制することができ、1000℃以下であればイオン注入時における注入原子の拡散を抑制することができる。イオンの照射角度は、基板表面11aに対して0°〜30°の範囲内とするのがよい。
上記のようにイオン注入する場合、ドーズ量は、イオン注入によって形成される格子間原子となった炭素原子の密度(イオン注入によって形成される空孔密度)が2.5×1017cm−3から1.25×1020cm−3の範囲内となるように、イオン注入で用いる元素、打ち込み角度等を考慮して決められる。炭素原子の密度が、2.5×1017cm−3以上の場合には、結晶中でとどまることなく表面に拡散しグラファイト層12を形成することができ、1.25×1020cm−3以下であれば、下地ダイヤモンド層の結晶性を阻害することなくグラファイト層12を形成することができる。また、このイオン注入を行う場合には、イオン注入量を調整しながら、イオンの加速エネルギーを段階的に落としてイオンを多段階注入することが好ましい。これにより、ダイヤモンド基板11の深い領域から浅い領域まで均一にイオンを注入し、格子間原子となった炭素原子の密度の均一化を図る。イオン注入によって形成される格子間原子となった炭素原子の密度は、ラザフォード後方散乱分析(RBS: Rutherford Back Scattering; RBS)法から算出したイオン注入によってダイヤモンド基板11のアモルファス化割合から推定される値である。より具体的には格子間原子となった炭素原子の密度=アモルファス化割合×ドーピング量とした。
加熱ステップS2は、照射ステップS1の後に実施する。加熱ステップS2では、不活性ガスの雰囲気下でダイヤモンド基板11を加熱温度T2で加熱した状態を所定時間維持する。この例では、ダイヤモンド基板11を1700℃(=T2)に加熱し、この1700℃を2時間維持する。また、この加熱ステップS2では、基板表面11aに保護膜(キャップ層)を形成することなく、基板表面11aを露呈させた状態で加熱する。
加熱ステップS2におけるダイヤモンド基板11の加熱温度T2は、1000℃〜1900℃の範囲内であることが好ましく、加熱時間は、10分〜4時間の範囲内であることが好ましい。圧力は大気圧または減圧下であればよい。また、不活性ガスとしては、アルゴン(Ar)ガスを用いているが、これに限られるものではない。さらに、ダイヤモンド基板11を加熱する際には、加熱された炉にダイヤモンド基板11を投入することによって、最大5分程度で所定温度にまで達する高速昇温とすることが望ましい。
上記のようにグラファイト層形成処理によって作製されるグラファイト積層基板10では、処理前のダイヤモンド基板11よりも空孔の増加が見られることから、グラファイト層12のグラフェン12aは、次のような機序によって形成されるものと推測される。すなわち、イオン注入されたダイヤモンド基板11の領域において、イオン注入によって結合が切られて弾き出された格子点上の炭素原子が格子間原子になり、これら格子間原子がダイヤモンド基板11の加熱によって基板表面11aに向かって拡散する。そして、拡散した炭素原子が、基板表面11aで、それに垂直な方向に順次結合することによってグラフェン12aが形成される。なお、空孔の増加は、フォトルミネッセンス測定を用い、空孔に起因するNVセンタ、Si−Vセンタの信号強度を注入していないものと注入したものとを測定して、それらを比較することによって確認した。
上記のようにして、ダイヤモンド基板11の基板表面11a上にグラファイト層12が形成されたグラファイト積層基板10が作製される。このようにグラファイト積層基板10は、照射ステップS1、加熱ステップS2によって形成されるので、このグラファイト積層基板10の作製は容易である。また、照射ステップS1、加熱ステップS2を実施する際には、半導体装置の製造に用いられるイオン注入装置、アニール装置を利用することができるので、これまでの半導体装置の製造手法との親和性も高い。
さらに、上記のようにして作製されたグラファイト積層基板10のグラファイト層12は、その基板表面11aに起立した稠密な複数のグラフェン12aから構成されているので、低抵抗の導体層として利用することができるとともに、基板表面11aに垂直な方向の縦配線として好適である。また、グラファイト層12は、垂直方向に対するキャリア移動度が高く、高周波半導体装置の導体層としても適している。さらには、各グラフェン12aは、ダイヤモンド基板11内の炭素原子と結合しているので、ダイヤモンド基板11内に形成された半導体層などと接続された導体層としても有利である。
[第2実施形態]
図3に、第2実施形態に係るFET30を示す。なお、後述する第2実施形態における照射ステップと加熱ステップとは、第1実施形態の各ステップと同じであるから、その詳細な説明を省略する。
FET30は、ショットキー接触を用いたMESFET(Metal-Semiconductor Field-Effect Transistor)である。FET30は、ダイヤモンド基板31の基板表面31aに形成されており、半導体層32、ドレイン領域33、ソース領域34、グラファイト層35、ドレイン電極36、ソース電極37、ゲート電極38を有している。この例のダイヤモンド基板31は、単結晶ダイヤモンドの基板であり、基板表面31aは、(100)面であるが(110)面であってもよい。また、ダイヤモンド基板31としては、その他の基板上にダイヤモンド膜を形成した基板であってもよい。
半導体層32は、ダイヤモンド基板31の基板表面31a側の表層に、ドーパントとして例えばホウ素(B)をドープすることによって形成されており、p型の半導体領域となっている。半導体層32内にドレイン領域33とソース領域34とが形成されている。これらドレイン領域33とソース領域34とは、半導体層32よりもドーパントの濃度を高くしたp+型の半導体領域である。グラファイト層35は、ドレイン領域33及びソース領域34に接続するための導体層であり、ドレイン領域33及びソース領域34に対応する基板表面31a上に形成されている。各グラファイト層35は、第1実施形態のグラファイト層12(図1参照)と同様に、基板表面31aに垂直に配向した多数のグラフェンから構成されている。なお、半導体層32のドーパントとしては、ホウ素以外に、例えばn型のドーパントであるリン(P)を用いることができる。また、グラファイト層35は、グラフェンが基板表面31aに起立していればよく、厳密に垂直である必要はない。
ドレイン電極36、ソース電極37は、グラファイト層35の端部(図中の上端)に形成されている。これらドレイン電極36、ソース電極37は、例えばAu(金)とTi(チタン)との2層構造とされており、グラファイト層35に対してオーミック接触している。ゲート電極38は、ドレイン領域33とソース領域34との間の基板表面31a上に形成されている。このゲート電極38は、例えばプラチナ(Pt)とアルミニウムとの2層構造であり、半導体層32に対してショットキー接触している。
上記のように各電極36、37とドレイン領域33、ソース領域34との間をグラファイト層35で接続した構造とすることにより、これらの間の配線抵抗を低減することができる。また、各電極36、37とグラファイト層35との接触抵抗、ドレイン領域33、ソース領域34とグラファイト層35との接触抵抗を低減することができる。
次にFET30の製造手順を示す。まず、半導体層32の形成のためのイオン注入ステップを行う。このイオン注入ステップでは、図4に示すように、ドーパントとなるホウ素のイオンを、加熱されたダイヤモンド基板31の基板表面31aの全体に照射することによって、イオン注入を行って半導体前駆層41を形成する。このイオン注入ステップでは、ダイヤモンド基板31を、例えば500℃に加熱する。また、イオンを多段階注入することによって、ダイヤモンド基板31の深い箇所から浅い箇所まで、均一に注入した半導体前駆層41を形成する。ホウ素が注入される深さは、基板表面31aから10〜400nm程度とすることが好ましい。
この第2実施形態では、後述するグラフェン形成のための加熱ステップを行うため、イオン注入ステップの直後ではアニールのための加熱処理を行っていない。もちろん、イオン注入ステップの直後にアニールのための加熱処理を行ってもよい。また、半導体層32または半導体前駆層41が予め形成されたダイヤモンド基板31を用いてもよい。
続いて、マスク形成ステップを行い、図5に示すように、ダイヤモンド基板31の基板表面31aを覆うマスク42を形成する。マスク形成ステップでは、マスク42に対して、例えばフォトリソグラフィを用いてパターニングしてからエッチングを行うことで、ドレイン領域33とソース領域34との範囲を画定する開口部42aを形成する。開口部42aは、ドレイン領域33とソース領域34との範囲を画定すると同時に、各グラファイト層35を形成する範囲を画定する。また、マスク42は、開口部42a以外の部分が次の加熱ステップの際の保護膜(キャップ層)となる。このようなマスク42としては、例えば、レジスト炭化膜、SiO,Siなどを用いることができる。
マスク形成ステップの後、照射ステップを行う。照射ステップでは、ダイヤモンド基板31を所定温度T1に加熱してから、そのダイヤモンド基板31の基板表面31aにホウ素のイオンを照射する。この照射ステップで照射するイオンは、ドレイン領域33とソース領域34のドーパントであると同時に、グラファイト層12を形成するための高エネルギー線である。各開口部42aを通して、半導体前駆層41の一部にホウ素が注入されることにより、半導体前駆層41よりもホウ素の濃度が高い高濃度領域43、44が形成される。高濃度領域43、44は、ドレイン領域33とソース領域34に対応した前駆層である。
照射ステップにおけるイオン注入時の加速エネルギーと、加速エネルギーごとのイオン注入量を制御した多段階注入によって、高濃度領域の表面から高濃度領域43、44における濃度が均一になるように制御される。また、照射ステップによるイオン注入後の高濃度領域43、44のホウ素の濃度は、次の加熱ステップでの加熱にともなう濃度低下を考慮して、ドレイン領域33とソース領域34の最終的な濃度よりも高くする。なお、加速エネルギーごとのイオン注入量は、半導体前駆層41に既に注入されている量を加味して決められる。また、この例では、半導体前駆層41のドーパントと同じ元素(この例ではホウ素)をイオン注入しているが、別の元素、例えばアルミニウムをイオン注入してもよい。
照射ステップの完了後に、加熱ステップを行う。この加熱ステップによって、ダイヤモンド基板31が1700℃で2時間加熱された状態にされる。これにより、図6に示すように、高濃度領域43、44の各表面にグラファイト層35がそれぞれ形成される。このときに、高濃度領域43、44では、一部のホウ素が拡散して昇華するが、それでもなお十分な濃度のドーパントとしてのホウ素が残る。また、高濃度領域43、44は、加熱によりアニールされる。結果として、高濃度領域43、44は、半導体層32よりもドーパントの濃度が高いドレイン領域33、ソース領域34となり、マスク42の各開口部42aから露呈したドレイン領域33、ソース領域34の表面には、基板表面31aに対して垂直に配向した複数のグラフェンから構成されたグラファイト層35がそれぞれ形成される。
また、加熱ステップによる加熱によって、半導体前駆層41がアニールされ、半導体前駆層41から半導体層32が形成される。すなわち、加熱ステップによって、半導体前駆層41内のホウ素が結晶格子位置に変位されて活性化するとともに、壊れた結晶格子が回復される。半導体前駆層41から半導体層32が形成される。
加熱ステップの完了後、スパッタリングやCVD、フォトリソグラフィ、エッチング等の周知の技術を用いて、ドレイン電極36、ソース電極37、ゲート電極38を形成する。図7に示すように、例えばマスク42を電極作成用のマスクとして用い、各グラファイト層35の端部に、金とチタンとを積層した構造のドレイン電極36、ソース電極37とが形成される。また、マスク42の除去後、図8に示すように、ドレイン電極36とソース電極37との間に開口47aを設けた新たなマスク47を基板表面31aに形成する。この後に、スパッタリングやCVDによって、図8に示すように、プラチナとアルミニウムを積層した構造のゲート電極38を半導体層32上に形成し、ゲート電極38の形成後にマスク47を除去する。
以上のようにして、ダイヤモンド基板31にFET30を作製することができる。作製したFET30は、大電力半導体装置や高周波半導体装置に適している。しかも、導体層であるグラファイト層35は、ドレイン領域33、ソース領域34と低抵抗での接続となるため、大電力半導体装置などに有利となる。また、イオン注入と加熱とによってグラファイト層35を形成できるので、半導体装置の製造工程を簡単なものにできる。
この例では、ドレイン領域33、ソース領域34と各電極36、37の間の配線層をグラファイト層35としたが、導体層としては、これに限定されるものではなく、例えば半導体層、電極層などに利用することができるが、特に縦配線となる配線層間をつなぐプラグ(Plug)やビアホール(Via hole)などに好適である。
[実施例]
以下にダイヤモンド基板上にグラファイト層を形成した実施例について説明する。なお、本発明は、以下の実施例に限定されるものではない。また、以下の説明では、第1実施形態と同じ符号を付して説明する。この実施例では、基板表面11aが(100)面とされた、ダイヤモンド基板11を用いた。ダイヤモンド基板11のサイズは、基板表面11aが5mm×5mmであり、厚みは0.5mmであった。
照射ステップS1では、上記ダイヤモンド基板11を500℃に加熱して、表1に示す加速エネルギーとイオンの注入量とに基づいて、真空中で、アルミニウムのイオンを基板表面11aにオフ角0°から照射することによって多段階注入によるイオン注入を行った。表1に示す加速エネルギーとイオンの注入量を用いた場合の、ダイヤモンド基板11におけるアルミニウムの濃度の分布を図9に示す。図9の横軸は、ダイヤモンド基板11の基板表面11aからの深さであり、縦軸はアルミニウムの濃度である。また、図9には、加速エネルギー毎のイオン濃度を併せて描いてある。
加熱ステップS2では、イオン注入されたダイヤモンド基板11を、基板表面11aを露呈させた状態でアルゴンガスの雰囲気下大気圧で1700℃に加熱し、この1700℃を2時間維持した。この加熱の際には、予め加熱された加熱炉にダイヤモンド基板11を投入することによって高速昇温した。加熱終了後、ダイヤモンド基板11を冷却してから加熱炉から取り出し、試料のグラファイト積層基板10とした。
上記のようにして得られたグラファイト積層基板10から集束イオンビーム(FIB:Focused Ion Beam)マイクロサンプリングを用いて断面小切片を作成し、断面小切片をナノメッシュに固定して、透過電子顕微鏡(TEM;Transmission Electron Microscope、FEI社製 Tecnai F20)にて観察した。図10、図11は、得られた観察位置の異なるTEM像であり、いずれも基板表面11a上にグラファイト層12と推測される膜が形成されていることを確認することができた。また、その膜は、基板表面11a上に垂直配向したグラフェン12aのものと推定される縦縞を確認することができ、縦縞の間隔が0.335nmであった。
さらに、FFT図形から結晶構造とその格子定数を評価した。図12に示すTEM像中において、グラファイト層12と推測される領域Aの高速フーリエ変換(FFT:Fast Fourier Transform)図形を図13に、またダイヤモンド基板11と推測される領域BのFFT図形を図14にそれぞれ示す。図13に示すFFT図形は、図15に示すグラファイトについての回折パターンのシミュレーション結果と一致しており、これにより基板表面11aに、それに垂直に起立した複数のグラフェン12aからなるグラファイト層12が形成されていることが確認された。一方、図14に示すFFT図形は、図16に示すダイヤモンドについての回折パターンのシミュレーション結果と一致しており、ダイヤモンドの結晶であることが分かった。なお、図15は、グラファイトの(002)、(00−2)面の回折パターンをシミュレーションしたものであり、図16は、ダイヤモンドの(1−11),(1−1−1),(−111),(−11−1)面の回折パターンをシミュレーションしたものである。図13と図15、図14と図16が一致しており、それぞれの、各面の回折パターンと一致することで、ダイヤモンド(100)基板の断面を[110]方向から見た回折像であることを特定した。
以上の結果から、グラフェン12aが基板表面11aに垂直に配向したグラファイト層12が基板表面11a上に形成されていることが確認された。
また、上記と同じ条件で作成した別の試料のグラファイト層12の表面抵抗を測定したところ、3kΩであった。この測定では、デジタルマルチメータ(カスタム社、CDM−6000)や半導体パラメータアナライザ(キーサイトテクノロジー社、B1500A)などを用い、デジタルマルチメータでは直接的に、半導体パラメータアナライザでは電流−電圧の相関より抵抗値を見積もった。表面抵抗は、グラファイト層12がない場合には、1MΩ以上で、グラファイト層12がある場合には、サンプルによっても異なるが3kΩ以下(40〜50Ω、300〜400Ω、2000〜3000Ω)であった。
10 グラファイト積層ダイヤモンド基板
11,31 ダイヤモンド基板
12,35 グラファイト層
12a グラフェン
30 MESFET
32 半導体層
33 ドレイン領域
34 ソース領域
36 ドレイン電極
37 ソース電極
38 ゲート電極

Claims (8)

  1. (100)面または(110)面を基板表面とする単結晶のダイヤモンド基板の前記基板表面に高エネルギー線を照射する照射ステップと、
    前記高エネルギー線が照射された前記ダイヤモンド基板を、前記基板表面を露呈させた状態で加熱することによって、前記基板表面に起立した複数のグラフェンからなるグラファイト層を形成する加熱ステップと
    を有することを特徴とするグラファイト積層ダイヤモンド基板の製造方法。
  2. 前記照射ステップは、前記高エネルギー線としてイオン化された元素を前記ダイヤモンド基板に照射してイオン注入を行うことを特徴とする請求項1記載のグラファイト積層ダイヤモンド基板の製造方法。
  3. 前記照射ステップは、III族の元素、V族の元素、及びヘリウム、水素、炭素のいずれか1つまたは複数の元素をイオン化して前記ダイヤモンド基板に照射することを特徴とする請求項2記載のグラファイト積層ダイヤモンド基板の製造方法。
  4. 前記照射ステップは、前記高エネルギー線として、電子線、X線、ガンマ線、中性子線のいずれかを前記ダイヤモンド基板に照射することを特徴とする請求項1記載のグラファイト積層ダイヤモンド基板の製造方法。
  5. (100)面または(110)面を基板表面とする単結晶のダイヤモンド基板の前記基板表面に、前記基板表面に起立した複数のグラフェンからなるグラファイト層を備えることを特徴とするグラファイト積層ダイヤモンド基板。
  6. 前記グラファイト層は、厚みが100nm以下であり、面抵抗が3kΩ以下であることを特徴とする請求項5に記載のグラファイト積層ダイヤモンド基板。
  7. (100)面または(110)面を基板表面とする単結晶のダイヤモンド基板上に、導体層を形成すべき部分が開口したマスクを形成するマスク形成ステップと、
    前記基板表面に向けて高エネルギー線を照射することによって、前記開口を介して前記基板表面に前記高エネルギー線を照射する照射ステップと、
    前記高エネルギー線が照射された前記ダイヤモンド基板を、少なくとも前記高エネルギー線が照射された前記基板表面の部分を露呈させた状態で加熱することによって、導体層として、前記基板表面に起立した複数のグラフェンからなるグラファイト層を形成する加熱ステップと
    を有することを特徴とする半導体装置の製造方法。
  8. (100)面または(110)面を基板表面とする単結晶のダイヤモンド基板と、
    前記基板表面上に形成され、前記基板表面に起立した複数のグラフェンからなるグラファイトで構成される導体層と
    を有することを特徴とする半導体装置。

JP2015180891A 2015-09-14 2015-09-14 グラファイト積層ダイヤモンド基板及びその製造方法、並びに半導体装置及びその製造方法 Active JP6634646B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015180891A JP6634646B2 (ja) 2015-09-14 2015-09-14 グラファイト積層ダイヤモンド基板及びその製造方法、並びに半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015180891A JP6634646B2 (ja) 2015-09-14 2015-09-14 グラファイト積層ダイヤモンド基板及びその製造方法、並びに半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017057090A true JP2017057090A (ja) 2017-03-23
JP6634646B2 JP6634646B2 (ja) 2020-01-22

Family

ID=58391081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015180891A Active JP6634646B2 (ja) 2015-09-14 2015-09-14 グラファイト積層ダイヤモンド基板及びその製造方法、並びに半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6634646B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019094254A (ja) * 2017-11-17 2019-06-20 トヨタ自動車株式会社 ダイヤモンド半導体基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5860696A (ja) * 1981-10-06 1983-04-11 Rikagaku Kenkyusho 導電性ダイヤモンドとその製造方法
JPS6345582A (ja) * 1986-06-20 1988-02-26 ド・ビァ−ズ・インダストリアル・ダイヤモンド・ディビジョン(プロプライエタリ−)リミテッド ダイヤモンド上に接触を形成する方法とカウンティングダイヤモンド検出器
JPH06263418A (ja) * 1993-03-15 1994-09-20 Sumitomo Electric Ind Ltd 赤色ダイヤモンドおよび桃色ダイヤモンド
JP2010508677A (ja) * 2006-11-06 2010-03-18 カーベン セミコン リミテッド 異方性半導体膜およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5860696A (ja) * 1981-10-06 1983-04-11 Rikagaku Kenkyusho 導電性ダイヤモンドとその製造方法
JPS6345582A (ja) * 1986-06-20 1988-02-26 ド・ビァ−ズ・インダストリアル・ダイヤモンド・ディビジョン(プロプライエタリ−)リミテッド ダイヤモンド上に接触を形成する方法とカウンティングダイヤモンド検出器
JPH06263418A (ja) * 1993-03-15 1994-09-20 Sumitomo Electric Ind Ltd 赤色ダイヤモンドおよび桃色ダイヤモンド
JP2010508677A (ja) * 2006-11-06 2010-03-18 カーベン セミコン リミテッド 異方性半導体膜およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019094254A (ja) * 2017-11-17 2019-06-20 トヨタ自動車株式会社 ダイヤモンド半導体基板の製造方法

Also Published As

Publication number Publication date
JP6634646B2 (ja) 2020-01-22

Similar Documents

Publication Publication Date Title
Olea et al. Titanium doped silicon layers with very high concentration
JP5116910B2 (ja) 絶縁ゲート型半導体素子の製造方法
JP2012089873A (ja) 絶縁ゲート型半導体素子の製造方法
TWI652737B (zh) 半導體磊晶晶圓及其製造方法以及固體攝像元件的製造方法
WO2014076921A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JPS58182259A (ja) ポリシリコン抵抗体の形成方法
JPWO2017081935A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR20140090716A (ko) 그래핀 구조체, 이를 포함한 그래핀 소자 및 그 제조 방법
EP2551891A1 (en) Semiconductor device and method for producing same
JP2011199132A (ja) 半導体装置およびその製造方法
JP2015216182A (ja) 半導体装置及びその製造方法
CN105493245B (zh) 碳化硅半导体元件以及碳化硅半导体元件的制造方法
JP6634646B2 (ja) グラファイト積層ダイヤモンド基板及びその製造方法、並びに半導体装置及びその製造方法
WO2009104299A1 (ja) 半導体装置および半導体装置の製造方法
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
O'Regan et al. Electrical properties of platinum interconnects deposited by electron beam induced deposition of the carbon-free precursor, Pt (PF3) 4
Botman et al. Investigation of morphological changes in platinum-containing nanostructures created by electron-beam-induced deposition
WO2019017118A1 (ja) 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
TWI726628B (zh) 半導體磊晶晶圓及其製造方法
DE102015119648B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
JP5309600B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2013021242A (ja) 半導体装置の製造方法
JP2005132648A (ja) n型半導体ダイヤモンドの製造方法及びn型半導体ダイヤモンド
JP6891655B2 (ja) 半導体ウェーハの製造方法および半導体ウェーハ
Jin Boron activation and diffusion in polycrystalline silicon with flash-assist rapid thermal annealing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191128

R150 Certificate of patent or registration of utility model

Ref document number: 6634646

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250