CN107104750A - 一种基于多dac并行结构的信号源的同步方法 - Google Patents
一种基于多dac并行结构的信号源的同步方法 Download PDFInfo
- Publication number
- CN107104750A CN107104750A CN201710278751.3A CN201710278751A CN107104750A CN 107104750 A CN107104750 A CN 107104750A CN 201710278751 A CN201710278751 A CN 201710278751A CN 107104750 A CN107104750 A CN 107104750A
- Authority
- CN
- China
- Prior art keywords
- clock
- data
- mrow
- msub
- passage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
Abstract
本发明公开了一种基于多DAC并行结构的信号源的同步方法，通过将各个通道经采样时钟分频所得的数据时钟送到数据时钟鉴相模块，再任意取一个通道的数据时钟作为基准时钟，对该基准时钟做倍频得到一相关时钟，用该相关时钟的下降沿去采其余各个通道的数据时钟得到对应的相关信号，根据相关信号与相位差之间的推导公式，得到其余各个通道的数据时钟与基准数据时钟之间的相位差，将鉴相所得的相位差反馈到数据处理模块，在数据处理模块中通过相关运算，得到各个通道的波形数据之间的相对延迟，最后，基于所得的相对延迟，对各个通道数据产生模块输出的波形数据做超前或滞后处理，使得各个通道的波形数据同步，最终确保各个通道的输出波形同步。
Description
技术领域
本发明属于任意波形合成技术领域，更为具体地讲，涉及一种基于多DAC并行结构的信号源的同步方法。
背景技术
任意波形合成技术是一种用于产生指定参数或自定义形状等复杂电子信号的手段，被广泛应用与通信、雷达等领域，是电子行业发展中最重要的核心技术之一。在通信领域，Veyrac等人研究将任意波形合成方法应用在5G手持设备的信号发送上。在雷达领域，Gupta总结了任意波形合成技术在雷达信号模拟、性能评估等方面的重要作用，Bales等人提出了新的结构在FPGA上快速实现调制信号的生成。
近年来，随着软件无线电、认知无线电等技术的不断发展，产业界与学术界对任意合成波形的要求越来越高。不仅要求该采样率，还需要能提供多路输出。针对这些需求，基于多DAC并行结构的信号源开始被广泛使用，该信号源采用多DAC并行的结构，最终实现多路高频信号的输出。然而，DAC数量的增加导致多DAC并行结构的同步也变得更加复杂。因此，找到一种在现有器件条件下实现多DAC并行结构的同步方法成为了当务之急。
多DAC并行结构的同步方法一般是利用各个DAC输出的反馈时钟，通过分析各个反馈时钟之间的相位差获取相位反馈，最终通过复位DAC来实现多DAC并行结构的同步。一种时钟鉴相相关算法将分频所得的数据时钟之间的相位差反馈给DSP算法逻辑，通过相位补偿或对时钟复位使得各通道输出信号同步。吞时钟脉冲的方法使各个通道内经采样时钟分频所得的数据时钟之间无相位差。上诉同步方法对于解决时钟分频过程中出现随机相位的问题具有借鉴意义，但是相关算法由于运算过于复杂，无法快速实现同步。吞脉冲法由于需要过多的额外硬件，导致同步精度较低。针对这些问题，本文提出了一种新的多DAC并行结构的同步方法，该方法同时分析各通道的数据时钟和相应的波形数据，在快速实现同步的同时，还提高了同步精度。
图1展示了基于单个DAC的信号源的结构框图。如图1所示，该信号源包括了数据源、n:1多路复用器MUX(n＝1、2、3、...)和DAC三部分。数据源在工作频率为fd的数据时钟Data_CLK控制下，输出相应的波形数据；DAC在工作频率为fs的采样时钟Sample_CLK控制下，完成数字信号到模拟信号的转换。
此时，数据时钟频率fd与采样时钟频率fs之间的关系可表示为：
n·k·fd＝m·fs
其中，n表示数据源输出波形数据的路数，k表示数据时钟Data_CLK工作模式(即kDR)，m表示采样时钟Sample_CLK工作模式(即mDR)。
在需要多个高速波形的应用中，需采用多DAC并行结构，如图2所示。由信号源的工作原理可知，实现基于多DAC并行结构的信号源同步的关键是：(1)各通道DAC内部的数模转换时刻相同，即采样时钟同相位。各通道DAC的输入波形数据同步，即各通道数据源输出的波形数据同步。
其中，保证条件(1)，只需保证各通道使用同一个时钟源，且时钟源到个DAC的路径长度、阻抗大小等条件均相同即可。而条件(2)则可通过两种方式满足：第一种是给各个通道的DAC提供同相位的数据时钟，以此将各DAC的输入波形同步在同一时钟上，从而确保输入的波形数据同步。第二种是对各个通道经采样时钟分频所得的数据时钟进行鉴相，根据鉴相结果调整输入波形数据来保证各通道DAC输出波形的同步。由于第一种方法通常由外部PLL电路来保证不同通道数据时钟同相位，该方法成本高、调试复杂、难度大；而本发明采用第二种方法，来克服这些不足。
发明内容
本发明的目的在于克服现有技术的不足，提供一种基于多DAC并行结构的信号源的同步方法，实现多个DAC并行结构的信号源的各个通道输出波形的同步。
为实现上述发明目的，本发明一种基于多DAC并行结构的信号源的同步方法，其特征在于，包括以下步骤：
(1)、采样时钟同相位
(1.1)、时钟模块对输入的参考时钟进行倍频，得到系统所需的采样时钟；
(1.2)、时钟分配器将采样时钟扇出K路同相位、同频率的采样时钟信号；
(1.3)、将K路同相位、同频率的采样时钟信号经长度相等、阻抗相同的传输路径传送到各个通道的DAC，分别用作DAC的工作时钟以及生成控制各个通道波形数据输出的数据时钟；
(2)、数据时钟鉴相
(2.1)、各个通道的r分频器对输入的采样时钟做r分频，得到该通道所需的数据时钟；
(2.2)、将各个通道的数据时钟送到数据时钟鉴相模块进行鉴相；
(2.2.1)、选取第K个通道的数据时钟作为基准时钟，将基准时钟和其余K-1个通道的数据时钟同时输入至数据时钟鉴相模块；
(2.2.2)、数据时钟鉴相模块对基准时钟做r倍频，得到相关时钟CLK；
(2.2.3)、在数据时钟鉴相模块内部，以相关时钟CLK作为采样时钟，用该采样时钟的下降沿对其余各路数据时钟进行采样，当采到低电平时输出“0”，采到高电平时输出“1”，得到由“0”、“1”组成的相关信号SYNCj(j＝1、2、...、K-1)，其中，SYNCj表示相关时钟CLK对第j个通道输出的数据时钟进行采样所得的相关信号；
(2.2.4)、根据相关信号SYNCj计算其余K-1个通道的数据时钟与基准数据时钟之间的相位差Δφj(j＝1、2、...、K-1)，其中，Δφj表示第j个通道的数据时钟与基准数据时钟之间的相位差；
(3)、波形数据同相位处理
(3.1)、根据其余K-1个通道的数据时钟与基准数据时钟之间的相位差Δφj，计算各个通道的波形数据之间相差的数据点数Nj，其中，Nj表示第j个通道的数据时钟控制输出的波形数据与基准数据时钟控制输出的波形数据之间相差的数据点数，Nj的计算公式为：
其中，fs表示采样时钟，fd表示数据时钟，n表示数据源输出波形数据的路数，k表示数据时钟在kDR模式下工作，m表示采样时钟在mDR模式下工作，r为分频器的分频系数；
(3.2)、根据其余K-1个通道的波形数据与第K个通道的波形数据之间相差的数据点数Nj，计算各个通道的波形数据之间相对延迟ΔTj，其中，ΔTj表示第j个通道的数据时钟控制输出的波形数据与基准数据时钟控制输出的波形数据之间的相对延迟，ΔTj的计算公式为：
其中，Ts表示一个采样时钟周期；
(3.3)、数据处理模块根据各个通道的波形数据之间相对延迟ΔTj，对各个通道数据产生模块输出的波形数据做超前或滞后处理，使得各个通道的波形数据同步，最终确保各个通道的输出波形同步。
本发明的发明目的是这样实现的：
本发明基于多DAC并行结构的信号源的同步方法，通过将各个通道经采样时钟分频所得的数据时钟送到数据时钟鉴相模块。在鉴相模块内部，首先任意取一个通道的数据时钟作为基准时钟，对该基准时钟做倍频得到一相关时钟，用该相关时钟的下降沿去采其余各个通道的数据时钟得到对应的相关信号，根据相关信号与相位差之间的推导公式，得到其余各个通道的数据时钟与基准数据时钟之间的相位差。将鉴相所得的相位差反馈到数据处理模块，在数据处理模块中通过相关运算，得到各个通道的波形数据之间的相对延迟。最后，基于所得的相对延迟，对各个通道数据产生模块输出的波形数据做超前或滞后处理，使得各个通道的波形数据同步，最终确保各个通道的输出波形同步。该方法不仅能快速实现同步，还提高了同步精度。因此，具有非常好的扩展性和灵活性，能够适应当今信号源发展的需求。
同时，本发明基于多DAC并行结构的信号源的同步方法还具有以下有益效果：
(1)、通过加入数据时钟鉴相模块和数据处理模块，实现了同步技术与多通道DAC结构的无缝融合，突破了传统的信号源结构模式。
(2)、该同步方法与赵彬广等人提出的基于数字相关算法的多通道DAC同步算法相比，运算简单且能快速实现同步，能够适应软件无线电系统对信号源同步性的需求。
(3)、该同步方法与另一种同步方法(吞脉冲法)相比，无需添加过多的额外硬件，大大的简化了多通道DAC的同步结构，节约了成本，同时还实现了很高的同步精度。
附图说明
图1是基于单个DAC的信号源的结构框图；
图2是本发明基于多DAC并行结构的信号源的同步模型结构框图；
图3是数据时钟初始相位不同时各通道数据源输出的波形数据之间关系的时序图；
图4是对经采样时钟分频所得的数据时钟进行鉴相的时序图；
图5是实际设计中，数据时钟初始相位不同时各通道数据源输出的波形数据之间关系的时序图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。
实施例
为了方便描述，先对具体实施方式中出现的相关专业术语进行说明：
DAC(Digital-to-Analog Converter):数模转换器；
MUX(multiplexer):多路复用器；
图2是本发明基于多DAC并行结构的信号源的同步模型结构框图。
在本实施例中，如图2所示，本发明的基于多DAC并行结构的信号源主要由时钟发生器、数据源(数据产生模块和锁存器)、多路复用器(MUX模块)、数模转换器、数据时钟鉴相模块和数据处理模块组成。系统给各个通道提供同相位采样时钟，然后对各通道的经采样时钟分频所得的数据时钟进行鉴相，并根据鉴相结果调整输入波形数据来保证各通道DAC输出波形的同步。
下面结合图2，对本发明基于多DAC并行结构的信号源的同步方法进行详细说明，具体包括以下步骤：
S1、采样时钟同相位
S1.1、时钟模块对输入的参考时钟进行倍频，得到系统所需的采样时钟；
S1.2、时钟分配器将采样时钟扇出K路同相位、同频率的采样时钟信号；
S1.3、将K路同相位、同频率的采样时钟信号经长度相等、阻抗相同的传输路径传送到各个通道的DAC，分别用作DAC的工作时钟以及生成数据时钟，这样不仅保证了各个通道DAC的采样时钟同相位，也保证了各个通道的数据时钟同源；
S2、数据时钟鉴相
S2.1、各个通道的r分频器对输入的采样时钟做r分频，得到该通道所需的数据时钟，并用于控制该通道的数据产生模块输出波形数据；
S2.2、将各个通道的数据时钟送到数据时钟鉴相模块进行鉴相；
S2.2.1、选取第K个通道的数据时钟作为基准时钟，将基准时钟和其余K-1个通道的数据时钟经长度相等、阻抗相同的传输路径同时输入至数据时钟鉴相模块，这样确保了在到达数据时钟鉴相模块之后，各个通道数据时钟之间的相位差保持不变；
S2.2.2、数据时钟鉴相模块对基准时钟做倍频，得到频率为基准数据时钟频率r倍的相关时钟CLK；
S2.2.3、在数据时钟鉴相模块内部，用相关时钟CLK的下降沿对其余各路数据时钟进行采样，当采到低电平时输出“0”，采到高电平时输出“1”，得到由“0”、“1”组成的相关信号SYNCj(j＝1、2、...、K-1)，其中，SYNCj表示相关时钟CLK对第j个通道输出的数据时钟进行采样所得的相关信号；
S2.2.4、由于相关信号SYNCj与相位差Δφj存在对应关系，因此可以根据相关信号SYNCj得到其余K-1个通道的数据时钟与基准数据时钟之间的相位差Δφj(j＝1、2、...、K-1)，其中，Δφj表示第j个通道的数据时钟与基准数据时钟之间的相位差；
S3、波形数据同相位处理
S3.1、根据其余K-1个通道的数据时钟与基准数据时钟之间的相位差Δφj以及下列计算公式，计算各个通道的波形数据之间相差的数据点数Nj，其中，Nj表示第j个通道的数据时钟控制输出的波形数据与基准数据时钟控制输出的波形数据之间相差的数据点数；
其中，fs表示采样时钟，fd表示数据时钟，n表示数据源输出波形数据的路数，k表示数据时钟在kDR模式下工作，m表示采样时钟在mDR模式下工作，r为分频器的分频系数；
S3.2、根据其余K-1个通道的波形数据与第K个通道的波形数据之间相差的数据点数Nj以及下列计算公式，计算各个通道的波形数据之间相对延迟ΔTj，其中，ΔTj表示第j个通道的数据时钟控制输出的波形数据与基准数据时钟控制输出的波形数据之间的相对延迟；
其中，Ts表示一个采样时钟周期；
S3.3、数据处理模块根据各个通道的波形数据之间相对延迟ΔTj，对各个通道数据产生模块输出的波形数据做超前或滞后处理，使得各个通道的波形数据同步，最终确保各个通道的输出波形同步。
实例
以DDR模式的4:1MUXDAC(k＝2,m＝2,n＝4)为例，图3展示了数据时钟初始相位不同时，数据源输出的波形数据之间关系的时序图。如图中所示，由于经采样时钟分频所得的数据时钟初始相位不同，因此导致初始相位不同的数据时钟控制输出的波形数据不同步即相差相应的采样周期。其中，Sample_CLK代表采样时钟，Data_CLK/0°-Data_CLK/270°代表采样时钟4分频后所得的初始相位分别为0°、90°、180°和270°的数据时钟，Data/0°-Data/270°分别代表采用不同初始相位的数据时钟所获得的波形数据，i1代表不同波形数据间相差的数据点数。
如图3所示，经采样时钟分频所得的数据时钟，由于其初始相位的不同，会造成初始相位不同的数据时钟控制输出的波形数据不同步且相差i1(i1＝0、2、4、6)个数据点。
同样以DDR模式的4:1MUXDAC(k＝2,m＝2,n＝4)为例，图4展示了对该MUXDAC内部分频所得的数据时钟进行鉴相的时序图。其中，采用频率为数据时钟Data_CLK/0°r倍的相关时钟CLK的下降沿对各路数据时钟进行采样，Data_CLK/0°-Data_CLK/270°代表采样时钟4分频后所得的初始相位分别为0°、90°、180°和270°的数据时钟，SYNCi(i＝1、2、3、4)代表Data_CLK/0°-Data_CLK/270°经CLK采样后所得的相关信号。
表1、表2、表3分别展示了对由采样时钟2、4、r分频所得的数据时钟进行鉴相所得相关信号SYNCj与相位差Δφj存在的对应关系映射表。由前文可知，SYNCj表示相关时钟CLK对第j个通道输出的数据时钟进行采样所得的相关信号，Δφj表示第j个通道的数据时钟与基准数据时钟之间的相位差。
| SYNCj | 相位差Δφj |
| 10 | 0° |
| 01 | 180° |
表1
| SYNCj | 相位差Δφj |
| 1100 | 0° |
| 0110 | 90° |
| 0011 | 180° |
| 1001 | 270° |
表2
表3
综上可知，根据上述鉴相步骤得到相关信号SYNCj后，再对照映射表就可推算出各路数据时钟与基准数据时钟的相位差Δφj。
在实际设计中，由于需要触发时钟去触发各个数据时钟开始工作，因此波形数据Data/φ会出现与图3中不同的情况。以DDR模式的4:1MUXDAC(k＝2,m＝2,n＝4)为例，图5展示了在实际设计中，数据时钟初始相位不同时，各通道数据源输出的波形数据之间关系的时序图。如图所示，由于触发信号Trig的上升沿与数据时钟Data_CLK/0°的上升沿对齐，因此，Data/0°应该在Data_CLK/0°下一个上升沿开始输出。其中，Sample_CLK代表采样时钟，Trig代表触发信号，Data/0°-Data/270°代表采样时钟4分频后所得的初始相位分别为0°、90°、180°和270°的数据时钟Data_CLK/0°-Data_CLK/270°控分别代表采用不同初始相位的数据时钟所获得的波形数据。i2代表任意两路波形数据间相差的数据点数。
如图5所示，假设Δφ表示任意两个数据时钟Data_CLK/φ1与Data_CLK/φ2之间的相位差，i2表示经数据时钟Data_CLK/φ1控制输出的波形数据Data/φ1与经数据时钟Data_CLK/φ2控制输出的Data/φ2之间相差的数据点数，因此确定这两路波形数据相差的数据点数，就能推算出这两路波形数据的相对延迟ΔT，最后对这两路波形数据做超前或滞后处理，使这两路波形数据同步，最终确保经这两路波形数据转化所得的输出波形同步。
尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
Claims (2)
1.一种基于多DAC并行结构的信号源的同步方法，其特征在于，包括以下步骤：
(1)、采样时钟同相位
(1.1)、时钟模块对输入的参考时钟进行倍频，得到系统所需的采样时钟；
(1.2)、时钟分配器将采样时钟扇出K路同相位、同频率的采样时钟信号；
(1.3)、将K路同相位、同频率的采样时钟信号经长度相等、阻抗相同的传输路径传送到各个通道的DAC，分别用作DAC的工作时钟以及生成控制各个通道波形数据输出的数据时钟；
(2)、数据时钟鉴相
(2.1)、各个通道的r分频器对输入的采样时钟做r分频，得到该通道所需的数据时钟；
(2.2)、将各个通道的数据时钟送到数据时钟鉴相模块进行鉴相；
(2.2.1)、选取第K个通道的数据时钟作为基准时钟，将基准时钟和其余K-1个通道的数据时钟同时输入至数据时钟鉴相模块；
(2.2.2)、数据时钟鉴相模块对基准时钟做r倍频，得到相关时钟CLK；
(2.2.3)、在数据时钟鉴相模块内部，以相关时钟CLK作为采样时钟，用该采样时钟的下降沿对其余各路数据时钟进行采样，当采到低电平时输出“0”，采到高电平时输出“1”，得到由“0”、“1”组成的相关信号SYNCj(j＝1、2、...、K-1)，其中，SYNCj表示相关时钟CLK对第个通道输出的数据时钟进行采样所得的相关信号；
(2.2.4)、根据相关信号SYNCj计算其余K-1个通道的数据时钟与基准数据时钟之间的相位差Δφj(j＝1、2、...、K-1)，其中，Δφj表示第j个通道的数据时钟与基准数据时钟之间的相位差；
(3)、波形数据同相位处理
(3.1)、根据其余K-1个通道的数据时钟与基准数据时钟之间的相位差Δφj，计算各个通道的波形数据之间相差的数据点数Nj，其中，Nj表示第j个通道的数据时钟控制输出的波形数据与基准数据时钟控制输出的波形数据之间相差的数据点数，Nj的计算公式为：
<mfenced open = "" close = "">
<mtable>
<mtr>
<mtd>
<mfenced open = "{" close = "">
<mtable>
<mtr>
<mtd>
<mrow>
<msub>
<mi>&Delta;&phi;</mi>
<mi>j</mi>
</msub>
<mo>=</mo>
<mn>0</mn>
<mo>,</mo>
<mfrac>
<mrow>
<mn>2</mn>
<mi>&pi;</mi>
</mrow>
<mi>r</mi>
</mfrac>
<mo>,</mo>
<mn>...</mn>
<mo>,</mo>
<mfrac>
<mrow>
<mn>2</mn>
<mi>&pi;</mi>
</mrow>
<mi>r</mi>
</mfrac>
<mrow>
<mo>(</mo>
<mi>r</mi>
<mo>-</mo>
<mn>1</mn>
<mo>)</mo>
</mrow>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<msub>
<mi>N</mi>
<mi>j</mi>
</msub>
<mo>=</mo>
<mn>0</mn>
<mo>,</mo>
<mi>m</mi>
<mo>,</mo>
<mn>2</mn>
<mi>m</mi>
<mo>,</mo>
<mn>...</mn>
<mo>,</mo>
<mrow>
<mo>(</mo>
<mi>r</mi>
<mo>-</mo>
<mn>1</mn>
<mo>)</mo>
</mrow>
<mi>m</mi>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<mi>r</mi>
<mo>=</mo>
<mfrac>
<msub>
<mi>f</mi>
<mi>d</mi>
</msub>
<msub>
<mi>f</mi>
<mi>s</mi>
</msub>
</mfrac>
<mo>=</mo>
<mfrac>
<mrow>
<mi>n</mi>
<mo>&CenterDot;</mo>
<mi>k</mi>
</mrow>
<mi>m</mi>
</mfrac>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<mi>n</mi>
<mo>&CenterDot;</mo>
<mi>k</mi>
<mo>&CenterDot;</mo>
<msub>
<mi>f</mi>
<mi>d</mi>
</msub>
<mo>=</mo>
<mi>m</mi>
<mo>&CenterDot;</mo>
<msub>
<mi>f</mi>
<mi>s</mi>
</msub>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<msub>
<mi>&Delta;&phi;</mi>
<mi>j</mi>
</msub>
<mo>=</mo>
<mfrac>
<mrow>
<mn>2</mn>
<mi>&pi;</mi>
</mrow>
<mi>r</mi>
</mfrac>
<mo>&CenterDot;</mo>
<mfrac>
<mrow>
<mi>n</mi>
<mi>k</mi>
<mo>-</mo>
<msub>
<mi>N</mi>
<mi>j</mi>
</msub>
</mrow>
<mi>m</mi>
</mfrac>
</mrow>
</mtd>
</mtr>
</mtable>
</mfenced>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<mo>&DoubleRightArrow;</mo>
<msub>
<mi>N</mi>
<mi>j</mi>
</msub>
<mo>=</mo>
<mi>n</mi>
<mi>k</mi>
<mo>-</mo>
<mfrac>
<mrow>
<msub>
<mi>&Delta;&phi;</mi>
<mi>j</mi>
</msub>
</mrow>
<mrow>
<mn>2</mn>
<mi>&pi;</mi>
</mrow>
</mfrac>
<mo>&CenterDot;</mo>
<mi>m</mi>
<mi>r</mi>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<mo>&DoubleRightArrow;</mo>
<msub>
<mi>N</mi>
<mi>j</mi>
</msub>
<mo>=</mo>
<mrow>
<mo>(</mo>
<mn>1</mn>
<mo>-</mo>
<mfrac>
<mrow>
<msub>
<mi>&Delta;&phi;</mi>
<mi>j</mi>
</msub>
</mrow>
<mrow>
<mn>2</mn>
<mi>&pi;</mi>
</mrow>
</mfrac>
<mo>)</mo>
</mrow>
<mo>&CenterDot;</mo>
<mi>n</mi>
<mi>k</mi>
</mrow>
</mtd>
</mtr>
</mtable>
</mfenced>
其中，fs表示采样时钟，fd表示数据时钟，n表示数据源输出波形数据的路数，k表示数据时钟在kDR模式下工作，m表示采样时钟在mDR模式下工作，r为分频器的分频系数；
(3.2)、根据其余K-1个通道的波形数据波形数据与第K个通道的波形数据之间相差的数据点数Nj，计算各个通道的波形数据之间相对延迟ΔTj，其中，ΔTj表示第j个通道的数据时钟控制输出的波形数据与基准数据时钟控制输出的波形数据之间的相对延迟，ΔTj的计算公式为：
<mfenced open = "" close = "">
<mtable>
<mtr>
<mtd>
<mrow>
<msub>
<mi>&Delta;T</mi>
<mi>j</mi>
</msub>
<mo>=</mo>
<msub>
<mi>T</mi>
<mi>s</mi>
</msub>
<mo>&CenterDot;</mo>
<mfrac>
<msub>
<mi>N</mi>
<mi>j</mi>
</msub>
<mn>2</mn>
</mfrac>
<mo>=</mo>
<mfrac>
<mn>1</mn>
<msub>
<mi>f</mi>
<mi>s</mi>
</msub>
</mfrac>
<mo>&CenterDot;</mo>
<mfrac>
<msub>
<mi>N</mi>
<mi>j</mi>
</msub>
<mn>2</mn>
</mfrac>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<mo>&DoubleRightArrow;</mo>
<msub>
<mi>&Delta;T</mi>
<mi>j</mi>
</msub>
<mo>=</mo>
<mfrac>
<mrow>
<mo>(</mo>
<mn>1</mn>
<mo>-</mo>
<mfrac>
<mrow>
<msub>
<mi>&Delta;&phi;</mi>
<mi>j</mi>
</msub>
</mrow>
<mrow>
<mn>2</mn>
<mi>&pi;</mi>
</mrow>
</mfrac>
<mo>)</mo>
<mo>&CenterDot;</mo>
<mi>n</mi>
<mi>k</mi>
</mrow>
<mrow>
<mn>2</mn>
<msub>
<mi>f</mi>
<mi>s</mi>
</msub>
</mrow>
</mfrac>
</mrow>
</mtd>
</mtr>
</mtable>
</mfenced>
其中，Ts表示一个采样时钟周期；
(3.3)、数据处理模块根据各个通道的波形数据之间相对延迟ΔTj，对各个通道数据产生模块输出的波形数据做超前或滞后处理，使得各个通道的波形数据同步，最终确保各个通道的输出波形同步。
2.根据权利要求1所述的基于多DAC并行结构的信号源的同步方法，其特征在于，所述的根据相关信号SYNCj计算相位差Δφj的方法为：
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710278751.3A CN107104750B (zh) | 2017-04-25 | 2017-04-25 | 一种基于多dac并行结构的信号源的同步方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710278751.3A CN107104750B (zh) | 2017-04-25 | 2017-04-25 | 一种基于多dac并行结构的信号源的同步方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107104750A true CN107104750A (zh) | 2017-08-29 |
| CN107104750B CN107104750B (zh) | 2018-10-16 |
Family
ID=59657311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710278751.3A Active CN107104750B (zh) | 2017-04-25 | 2017-04-25 | 一种基于多dac并行结构的信号源的同步方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107104750B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108449086A (zh) * | 2018-02-27 | 2018-08-24 | 灿芯创智微电子技术（北京）有限公司 | 一种多通道高速串行总线发送端并行端口同步方法、电路及芯片 |
| CN113064124A (zh) * | 2021-03-12 | 2021-07-02 | 广州辰创科技发展有限公司 | 一种用于远程雷达探测系统的信号同步组件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011141540A1 (en) * | 2010-05-13 | 2011-11-17 | Bangor University | Synchronous clocking for optical orthogonal frequency division multiplexing transmission systems |
| CN102882673A (zh) * | 2012-09-12 | 2013-01-16 | 清华大学 | 多通道高速dac同步实现方法 |
| CN104158515A (zh) * | 2014-07-29 | 2014-11-19 | 电子科技大学 | 一种自动同步的多通道并行存储dds信号发生器 |
| CN104467852A (zh) * | 2014-11-24 | 2015-03-25 | 中国电子科技集团公司第二十九研究所 | 一种基于时钟移相技术的多路ad同步方法 |
-
2017
- 2017-04-25 CN CN201710278751.3A patent/CN107104750B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011141540A1 (en) * | 2010-05-13 | 2011-11-17 | Bangor University | Synchronous clocking for optical orthogonal frequency division multiplexing transmission systems |
| CN102882673A (zh) * | 2012-09-12 | 2013-01-16 | 清华大学 | 多通道高速dac同步实现方法 |
| CN104158515A (zh) * | 2014-07-29 | 2014-11-19 | 电子科技大学 | 一种自动同步的多通道并行存储dds信号发生器 |
| CN104467852A (zh) * | 2014-11-24 | 2015-03-25 | 中国电子科技集团公司第二十九研究所 | 一种基于时钟移相技术的多路ad同步方法 |
Non-Patent Citations (2)
| Title |
|---|
| JUNJIE HU等: "Design of synchronization circuit based on two high-speed multiplexed DACs in satellite transmitter application", 《IEEE》 * |
| 刘科: "高速任意波形合成关键技术研究", 《电子科技大学博士学位论文》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108449086A (zh) * | 2018-02-27 | 2018-08-24 | 灿芯创智微电子技术（北京）有限公司 | 一种多通道高速串行总线发送端并行端口同步方法、电路及芯片 |
| CN108449086B (zh) * | 2018-02-27 | 2021-11-16 | 灿芯创智微电子技术（北京）有限公司 | 多通道高速串行总线发送端并行端口同步方法及电路 |
| CN113064124A (zh) * | 2021-03-12 | 2021-07-02 | 广州辰创科技发展有限公司 | 一种用于远程雷达探测系统的信号同步组件 |
| CN113064124B (zh) * | 2021-03-12 | 2022-04-01 | 广州辰创科技发展有限公司 | 一种用于远程雷达探测系统的信号同步组件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107104750B (zh) | 2018-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104158515B (zh) | 一种自动同步的多通道并行存储dds信号发生器 | |
| US9735787B2 (en) | Frequency synthesizer with dynamic phase and pulse-width control | |
| CN102739202B (zh) | 一种可级联的多通道dds信号发生器 | |
| CN104821802B (zh) | 时钟生成方法及时钟生成电路 | |
| CN104899165B (zh) | 对电子装置执行存储接口控制的方法及其装置 | |
| CN103809659A (zh) | 用于高速接口的时钟校准的设备和方法 | |
| CN201663588U (zh) | 一种实现多相位时钟分数分频的装置 | |
| CN107104750A (zh) | 一种基于多dac并行结构的信号源的同步方法 | |
| US7151399B2 (en) | System and method for generating multiple clock signals | |
| CN107896106A (zh) | 调节数字锁相回路的相位 | |
| CN102447470A (zh) | 一种基于直接数字频率合成dds的信号源 | |
| CN103675373A (zh) | 一种在fpga内实现的数字信号产生方法 | |
| US10389515B1 (en) | Integrated circuit, multi-channel transmission apparatus and signal transmission method thereof | |
| CN104660252A (zh) | 一种具有相位调节功能的射频信号源 | |
| CN109150178A (zh) | 一种无电感实现小数正交分频的装置和方法 | |
| CN203661039U (zh) | 多路同步数字移相器 | |
| CN106385253B (zh) | 基于参数处理模块和锁相环级联的数字时间转换系统 | |
| CN105306052A (zh) | 带数字校准的可变分频比的lo小数分频器及数字校准方法 | |
| CN104391817A (zh) | 与外围设备同步的电子系统 | |
| CN109298434A (zh) | 一种基于gps北斗秒脉冲快速时钟锁定系统和方法 | |
| CN105811967A (zh) | Hdmi标准中用于产生小数分频时钟的电路 | |
| CN108549329A (zh) | 一种基于fpga实现脉冲均匀输出的方法及装置 | |
| Wang et al. | Design constraints and implement of high-speed and multi-channel pulse acquisition synchronization | |
| TWI531905B (zh) | 主機端週邊裝置介面電路 | |
| JPH01287483A (ja) | アナログ−ディジタル混成ｉｃ用試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |