发明内容
为了克服现有技术的不足,本发明的目的在于提供一种用于远程雷达探测系统的信号同步组件,其能够解决现有技术中的远程雷达探测系统中的信号时钟不同步的问题。
本发明的目的采用如下技术方案实现:
一种用于远程雷达探测系统的信号同步组件,所述信号同步组件包括晶振电路、时钟信号产生电路、发射信号产生电路和本振信号产生电路;其中,晶振电路,用于生成参考信号并将参考信号分别发送给时钟信号产生电路、发射信号产生电路、本振信号产生电路;所述时钟信号产生电路,用于根据参考信号生成时钟信号并将时钟信号发送给远程雷达探测系统,以使得远程雷达探测系统中的时钟同步;发射信号产生电路,用于根据参考信号生成中频信号,以使得远程雷达探测系统根据中频信号生成射频信号通过天线组件辐射出去;本振信号产生电路,用于根据参考信号生成本振信号并发送给远程雷达探测系统的信号收发链路,以使得信号收发链路对发送出去的中频信号或通过天线组件接收到的射频信号进行混频处理。
进一步地,所述信号同步组件还包括第一功分器,晶振电路的输出端与第一功分器的输入端电性连接,用于生成参考信号并将参考信号发送给第一功分器;
第一功分器包括第一输出端、第二输出端、第三输出端;第一功分器的第一输出端与时钟信号产生电路的输入端电性连接;第一功分器的第二输出端与发射信号产生电路的输入端电性连接;第一功分器的第三输出端与本振信号产生电路的输入端电性连接。
进一步地,所述发射信号产生电路,包括依次连接的第一锁相环、DDS、第一滤波器、第一放大器、倍频器、第二滤波器、第二放大器、第一开关和第一调制解调器;参考信号经过第一锁相环生成时钟信号,再经过DDS生成线性调频信号,再依次经过第一滤波器、第一放大器、倍频器、第二滤波器、第二放大器、第一开关和第一调制解调器生成第一中频信号发送给信号收发链路。
进一步地,所述本振信号产生电路,包括依次连接的第一双锁相环、第三功分器、第三滤波器和第三放大器;其中,第一双锁相环由第二锁相环、LF以及第三锁相环连接而成,第二锁相环的输入端与第一功分器连接、输出端通过LF与第三锁相环,第三锁相环还与第二锁相环反馈连接;参考信号依次通过第一双锁相环、第三功分器、第三滤波器、第三放大器生成本振信号并将本振信号发送给信号收发链路。
进一步地,所述本振信号产生电路还包括第二开关、第四滤波器和第二调制解调器;第二开关的输入端与第三功分器连接、第一输出端与负载连接、第二输出端通过第四滤波器和第二调制解调器生成校准信号。
进一步地,所述时钟信号产生电路还通过第二双锁相环与信号处理模块电性连接,用于将参考信号通过第二双锁相环进行频率变换生成采样时钟信号发送给信号处理模块。
进一步地,所述第二双锁相环包括第四锁相环和第五锁相环,第四锁相环与第五锁相环电性连接。
进一步地,远程雷达探测系统的信号处理模块还包括时钟信号同步模块;所述时钟信号同步模块包括VCO和第二分频器;第二双锁相环通过VCO与第二分频器连接,用于将生成的采样时钟信号通过VCO、第二分频器生成三路时钟信号;其中,第一路时钟信号为时钟同步信号,发送至信号处理模块的信号处理单元以及ADC模块;第二路时钟信号为采样时钟信号,发送给信号处理模块的ADC模块;第三路时钟信号为信号处理时钟信号,发送给信号处理模块的信号处理单元。
相比现有技术,本发明的有益效果在于:
本发明通过将远程雷达探测系统发射的中频信号、系统时钟信号以及本振信号采用同源设计,可使得系统中的各个信号的时钟保持同步,进而可提高远程雷达探测系统的探测结果的准确度,避免由于各个信号不同步造成的计算误差使得探测结果不准确等问题。
具体实施方式
下面,结合附图以及具体实施方式,对本发明做进一步描述,需要说明的是,在不相冲突的前提下,以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
如图1-3所示,本发明提供一种用于远程雷达探测系统的信号同步组件,通过将远程雷达探测系统的发射的中频信号、混频处理的本振信号以及系统的时钟信号均采用同源设计,可使得远程雷达探测系统中的各个信号均保持同步,进而避免由于信号不同步造成计算出现误差而导致远程雷达探测结果不准确等问题。
一般来说,远程雷达探测系统包括天线组件、信号收发链路、信号处理模块等。其中,天线组件,用于接收信号收发链路发送的射频信号并向外辐射以及接收射频信号的回波信号并将接收到的回波信号转发给信号收发链路,以使得信号收发链路将回波信号转换为第二中频信号并发送给信号处理模块。信号处理模块用于根据接收信号收发链路发送的第二中频信号进行处理、分析、计算等以实现对探测区域内的物体的探测。
由于雷达天线辐射出去的信号以及接收到的信号均为射频信号,而远程雷达探测系统内处理的信号为中频信号。因此,信号收发链路,主要用于对信号的转换,比如将系统生成的第一中频信号进行上变频生成射频信号并通过天线组件辐射出去,或者将天线组件发送的回波信号进行下变频生成第二中频信号并发送给信号处理模块进行分析处理。其中,在进行上变频或下变频处理时,一般通过混频器进行处理,也即将第一中频信号或回波信号与系统的本振信号进行混频处理。
因此,为了保证系统的相参性,本实施例通过提供一种用于远程雷达探测系统的信号同步组件,既可以生成系统的第一中频信号用于信号辐射,又可以生成本振信号用于信号的变频处理,使得发射信号与本振信号同源设计。
另外,为了提高信号的处理效率,信号处理模块一般包括多个ADC模块以及多个信号处理单元同时对信号进行处理,因此,为了保证各个模块的时序性,需要为多个ADC模块及信号处理单元提供时钟信号,以使得系统中的各个模块或处理器的时钟同步,保证系统的时序性。
优选地,如图1-2所示,本实施例提供的信号同步组件包括晶振电路、时钟信号产生电路、发射信号产生电路和本振信号产生电路。
其中,晶振电路用于生成参考信号。远程雷达探测系统中的生成的各个时钟信号、发射信号以及所应用到的本振信号均由参考信号生成,采用同源设计保证系统的相参性。
时钟信号产生电路、发射信号产生电路、本振信号产生电路分别与晶振电路电性连接。时钟信号产生电路的输出端与信号处理模块电性连接,发射信号产生电路的输出端、本振信号产生电路的输出端分别与信号收发链路电性连接。
更为优选地,信号同步组件包括第一功分器。优选地,第一功分器为1分3功分器。其中,晶振电路的输出端与第一功分器的输入端电性连接。
第一功分器包括第一输出端、第二输出端、第三输出端。其中,第一输出端与时钟信号产生电路的输入端电性连接、第二输出端与发射信号产生电路的输入端电性连接、第三输出端与本振信号产生电路的输入端电性连接。
晶振电路,用于生成参考信号并将参考信号发送给第一功分器,从而使得第一功分器将参考信号功分后生成第一参考信号、第二参考信号、第三参考信号,并对应分发到时钟信号产生电路、发射信号产生电路、本振信号产生电路。
其中,时钟信号产生电路,用于根据第一路参考信号生成时钟采样信号,并发送给信号处理模块,从而为信号处理模块的ADC采样单元、波控、PRI、CPI脉冲、采样波门控制、信号处理单元等各个模块提供时序基准信号,保证系统的时序同步性,进而降低由于时序误差而导致探测结果不准确的几率。
具体地,晶振电路将生成的参考信号通过第一功分器功分后生成的第一路参考信号,也即时钟信号,直接将其发送到信号处理模块,为信号处理模块的计算提供时钟基准信号。
晶振电路将生成的参考信号通过第一功分器功分后形成第二路参考信号,并将其发送给发射信号产生电路。也即,发射信号产生电路,用于根据第二路参考信号生成第一中频信号并将其发送到信号收发链路,从而使得信号收发链路对第一中频信号进行上变频生成射频信号后通过天线组件辐射出去。具体地,发射信号产生电路包括依次连接的第一锁相环、DDS、第一滤波器、第一放大器、倍频器、第二滤波器、第二放大器、第一开关和第一调制解调器。参考信号经过第一锁相环生成时钟信号,再经过DDS生成线性调频信号,再依次经过第一滤波器、第一放大器、倍频器、第二滤波器、第二放大器、第一开关和第一调制解调器生成第一中频信号发送给信号收发链路。
更为优选地,由于系统中的天线组件包括多个天线,因此,本发明中的信号收发链路为多通道收发链路。也即信号收发链路包括多个收发组件,每个收发组件均包括发射通道和接收通道,用于信号的辐射以及接收。因此,第一中频信号还通过对应的功分器生成多路第一中频信号并发送给每个收发组件的发射通道进行上变频生成对应射频信号,进而通过对应天线辐射出去。
本振信号产生电路,依次连接的第一双锁相环、第三功分器、第三滤波器和第三放大器。其中,第一双锁相环由第二锁相环、LF以及第三锁相环连接而成,第二锁相环的输入端与第一功分器连接、输出端通过LF与第三锁相环,第三锁相环还与第二锁相环反馈连接。
优选地,参考信号依次通过第一双锁相环、第三功分器、第三滤波器、第三放大器生成本振信号并将本振信号发送给信号收发链路。
同理,本振信号还通过对应功分器功分后生成多路本振信号,为每个收发组件提供本振信号,以便实现中频信号与射频信号的转换。优选地,本实施例在接收信号以及发射信号所采用的本振信号均由系统中的本振信号所产生。
优选地,本振信号产生电路还包括第二开关、第四滤波器和第二调制解调器。第二开关的输入端与第三功分器连接、第一输出端与负载连接、第二输出端通过第四滤波器和第二调制解调器生成校准信号。也即,本实施例通过将系统中用到的所有时钟信号、发射信号、本振信号、校准信号等各种基准信号均采用同一晶振电路产生,采用时钟同源设计的方式,可保证系统的相参性。
优选地,时钟信号产生电路还通过第二双锁相环与信号处理模块电性连接,采用双锁相环的方式可保证本振的相位噪声指标的优越性。也即,将时钟信号通过第二双锁相环进行频率变换后再发送给ADC模块作为采样时钟信号,通过双锁相还可保证时钟变换后相位噪声质量不下降,有利于保证ADC模块的信噪比和无杂散动态范围。
第二双锁相环包括电性连接的第四锁相环和第五锁相环。
优选地,为了保证数据传输以及数据处理的及时性,本发明中的信号处理模块包括多个ADC模块和多个信号处理单元。每个ADC模块所采样的信号发送到每个信号处理单元进行处理。
为了保证数据采样同步性以及数据传输的同步性,如图3所示,信号处理模块还包括时钟信号同步模块,用于将时钟信号功分后分发到各个ADC模块和信号处理单元。
优选地,时钟信号同步模块包括VCO和第二分频器。第二双锁相环通过VCO与第二分频器连接,用于将生成的采样时钟信号通过VCO、第二分频器生成三路时钟信号。其中,第一路时钟信号为时钟同步信号,发送至信号处理模块的信号处理单元以及ADC模块;第二路时钟信号为采样时钟信号,发送给信号处理模块的ADC模块;第三路时钟信号为信号处理时钟信号,发送给信号处理模块的信号处理单元。
优选地,本实施例中的参考信号为120MHz进行说明,如图3所示:
参考信号通过第一功分器功分后形成三路信号,其中,第一路信号作为时钟信号,该时钟信号首先通过第二双锁相环、VCO生成2.4G时钟信号。
本实施例设定采用8个双通道的ADC模块进行数据采样,同时采用8个信号处理单元对数据进行处理。
则2.4G时钟信号会经过5分频器生成三路时钟信号:
第一路时钟信号480Mhz分别经过9个512分频器生成同步的ADC采样时钟信号和处理器采样时钟信号,并将ADC采样时钟信号分别发送到8个双通道14位ADC模块、将处理采样时钟信号发送给信号处理器。
第二路时钟信号480Mhz分别经过8个1分频器生成480MHz时钟信号,分别发送到双通道14位的ADC模块。
第三路时钟信号480MHz分别经过8个4分频器生成120MHz时钟信号,并发送给对应的信号处理器。
通过上述互联方式可实现8路ADC高速数据传输的同步性,同时,由于ADC采样时钟信号是时钟分配信号分发的,因此,在PCB设计时可直接将时钟线等长,即可实现ADC采样的完全同步。
本发明通过将采样同步和高速数据传输同步,可实现对雷达多通道回波信号数字域上的同步,为数字DBF处理提供基础条件。
上述实施方式仅为本发明的优选实施方式,不能以此来限定本发明保护的范围,本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。