CN107093391A - 液晶显示面板的检测电路结构与液晶显示面板 - Google Patents

Abstract

本发明公开了一种液晶显示面板的检测电路结构与液晶显示面板，检测电路结构包括第一引线层，其具有多条信号引线；以及第二引线层，其具有与所述多条信号引线分别对应的多条测试引线；其中，在所述多条测试引线中，至少两条测试引线的第一端分别通过选通单元与其对应的信号引线相连接，其余测试引线的第一端分别与其对应的信号引线相连接；各测试引线的第二端均与用于输入测试信号的检测端子相连接；当与该选通单元连接的测试引线传输测试信号时被开启，以使所述测试引线与对应的信号引线电性连接。该检测电路结构解决了由于ESD静电释放而导致的HVA配向出现配向异常的问题，避免了阵列测试制程对HVA配向制程的影响，节约了制造成本。

Description

液晶显示面板的检测电路结构与液晶显示面板

技术领域

本发明属于液晶显示器的生产制造领域，尤其涉及一种液晶显示面板的检测电路结构与具有该检测电路结构的液晶显示面板。

背景技术

随着信息社会的发展，人们对显示设备的需求日益增长，因而也推动了液晶面板行业的快速发展。面板的产量不断提升，对面板产品的品质以及良率也有了更高的要求。提升产品品质、降低不良率、节约成本成为面板行业的主题。

液晶显示器基板的检测，一般都涉及到液晶显示面板的检测电路的设计。现有技术中，用于对液晶显示面板进行阵列测试(Array Tester)的检测电路与用于对其进行HVA配向的配向电路，同时设置在显示面板的外围区域，且为一共用的电路结构。如图1所示，布线1-6表示信号引线，布线11-16表示测试引线，各条测试引线分别与各条信号引线对应连接，且还分别与阵列测试检测端子110-160相连接。布线21-26表示配向引线，各条测试引线也分别与各条信号引线对应连接，且还分别与HVA配向端子210-260相连接。

在对显示面板进行阵列测试时，通过各阵列测试检测端子110-160输入不同的测试信号。但由于不同的测试信号电压之间存在一定的压差，随着信号传输过程中电荷的累积或突然施加电压信号时所造成的瞬时高压，将导致在传输不同测试信号的走线的跨线处，易发生静电释放(ESD)，如图1中虚线框所圈出的位置所示。静电释放会击穿跨线处的绝缘层，形成短路，对电路结构造成永久性破坏。因此，当后续再通过HVA配向端子向显示面板传输配向信号，对显示面板进行HVA配向时，将导致HVA配向出现异常，造成显示面板报废，降低生产良率。

发明内容

本发明所要解决的技术问题之一是需要提供一种液晶显示面板的检测电路以消除由于ESD而导致的HVA配向异常的问题。

为了解决上述技术问题，本申请的实施例首先提供了一种液晶显示面板的检测电路结构，包括第一引线层，其具有多条信号引线；以及第二引线层，其具有与所述多条信号引线分别对应的多条测试引线；其中，在所述多条测试引线中，至少两条测试引线的第一端分别通过选通单元与其对应的信号引线相连接，其余测试引线的第一端分别与其对应的信号引线相连接；各测试引线的第二端均与用于输入测试信号的检测端子相连接；所述选通单元被配置为：当与该选通单元连接的测试引线传输测试信号时被开启，以使所述测试引线与对应的信号引线电性连接。

优选地，所述第一引线层与液晶显示面板的第一金属层同层，所述第二引线层与液晶显示面板的第二金属层同层。

优选地，所述多条信号引线包括第一栅极引线、第二栅极引线、第一数据引线、第二数据引线以及第三数据引线，且对应于所述第一栅极引线与所述第二栅极引线的两条测试引线在布线上与所述第一数据引线、第二数据引线以及第三数据引线形成交叉跨线；所述第一栅极引线与所述第二栅极引线分别通过所述选通单元与其对应的测试引线的第一端相连接。

优选地，所述多条信号引线包括第一栅极引线、第二栅极引线、第一数据引线、第二数据引线以及第三数据引线，且对应于所述第一数据引线、第二数据引线以及第三数据引线的三条测试引线在布线上与所述第一栅极引线与第二栅极引线形成交叉跨线；所述第一数据引线、第二数据引线以及第三数据引线分别通过所述选通单元与其对应的测试引线的第一端相连接。

优选地，所述选通单元包括薄膜晶体管，所述薄膜晶体管的栅极设置于所述第一引线层，所述薄膜晶体管的源极和漏极设置于所述第二引线层。

优选地，所述薄膜晶体管的栅极与源极与所述测试引线相连接，所述薄膜晶体管的漏极与所述信号引线相连接。

优选地，所述薄膜晶体管的栅极通过第一过孔与第一跨接引线连通，所述测试引线通过第二过孔与所述第一跨接引线连通，且所述第一跨接引线设置于液晶显示面板的透明电极层。

优选地，所述信号引线通过第三过孔与第二跨接引线连通，所述薄膜晶体管的漏极通过第四过孔与所述第二跨接引线连通，且所述第二跨接引线设置于液晶显示面板的透明电极层。

优选地，对于所述其余测试引线，所述信号引线通过第五过孔与第三跨接引线连通，所述测试引线通过第六过孔与所述第三跨接引线连通，且所述第三跨接引线设置于液晶显示面板的透明电极层。

本申请的实施例还提供了一种设置有液晶显示面板的检测电路结构的液晶显示面板。

与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：

通过在测试电路的测试引线与信号引线相连接的位置处设置选通单元，使得测试电路在发生一次静电击穿后，仍能继续用于HVA配向制程，解决了阵列测试制程中，在交叉跨线处，由于ESD静电释放而导致的HVA配向出现配向异常的问题，避免了阵列测试制程对HVA配向制程的影响，降低了由于产品的良率低而带来的损失，节约了制造成本。

本发明的其他优点、目标，和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书，权利要求书，以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本申请的技术方案或现有技术的进一步理解，并且构成说明书的一部分。其中，表达本申请实施例的附图与本申请的实施例一起用于解释本申请的技术方案，但并不构成对本申请技术方案的限制。

图1为现有技术中阵列测试与HVA配向共用的电路结构的示意图；

图2和图3为根据本发明实施例的液晶显示面板的检测电路结构的示意图；

图4为跟据本发明实施例的选通单元的连接示意图；

图5-图8为根据本发明实施例的过孔连接示意图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成相应技术效果的实现过程能充分理解并据以实施。本申请实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本发明的保护范围之内。

本发明实施例中所提供的液晶显示面板的检测电路结构如图2所示，沿竖直方向布设的引线1-6为信号引线，其整体设置于第一引线层上。其中信号引线1为奇数行的栅极信号引线(第一栅极引线)，该信号引线为面内奇数行栅极线的短接线。信号引线2为偶数行的栅极信号引线(第二栅极引线)，该信号引线为面内偶数行栅极线的短接线。信号引线3为红色子像素的数据信号引线(第一数据引线)，信号引线4为绿色子像素的数据信号引线(第二数据引线)，信号引线5为蓝色子像素的数据信号引线(第三数据引线)，信号引线3、4以及5分别为面内红色子像素、绿色子像素、蓝色子像素的数据线的短接线。信号引线6为滤光片基板(CF基板)的公共电极引线。另外，一般的测试阵列引线布设中还包括信号引线7，其为阵列基板的公共电极引线，但由于滤光片基板的公共电极引线与阵列基板的公共电极引线都是电性连接的，因此，在图2中只示意性给出信号引线6。

沿水平方向布设的引线11-16为测试引线，其整体设置于第二引线层上，且测试引线11-16分别与信号引线1-6对应连接。测试引线11-16分别与阵列测试检测端子110-160相连接，检测端子110-160用于向液晶显示面板输入设定的测试信号。

在一个具体的实施例中，第一引线层与液晶显示面板的第一金属层同层，第二引线层与液晶显示面板的第二金属层同层。更进一步地，第一引线层与第二引线层的位置由具体的布线工艺确定，本实施例中对其不做限定。

根据如图2所示的布线可知，分别对应于信号引线1与2的两条测试引线，在布线上与信号引线3、4以及5形成交叉跨线。在利用上述阵列测试结构给显示面板加电检测的过程中，由于施加于栅极的测试信号与施加于数据线的测试信号之间存在一定压差，所以在上述交叉跨线处会发生静电释放，进而导致形成跨线的两条引线之间短路。

因此，在本发明的实施例中，在至少两条测试引线的第一端分别设置选通单元，使至少两条测试引线通过选通单元与其对应的信号引线相连接，其余测试引线的第一端不设置选通单元，即其余测试引线分别与其对应的信号引线直接连接。

具体的，如图2所示，在信号引线1与测试引线11的连接点A的位置，以及在信号引线2与测试引线12的连接点B的位置分别设置选通单元。当在测试引线11中传输测试信号时，连接信号引线1与测试引线11的选通单元被开启，这样信号引线1才会与测试引线11电性连接，并接收测试信号。同理，当在测试引线12中传输测试信号时，连接信号引线2与测试引线12的选通单元被开启，这样信号引线2才会与测试引线12电性连接，并接收测试信号。

由于在阵列测试过程中，施加至信号引线1-5的测试信号一般是-15V或+15V，其中，信号引线3、4及5通入正负电压是为了给各子像素施加正负半周电压，信号引线1及2通入正负电压是为了开关对应于各子像素的开关元件。因为不同电压的输入，很容易在交叉跨线处发生静电积累并诱发ESD，进而在交叉跨线处击穿导致信号引线与测试引线之间发生短路。而在HVA配向制程中，信号引线3、4及5一般通入的是接地的信号，信号引线1及2一般通入的是4V-6V的电压信号，如果信号引线3、4及5与信号引线1及2之间发生短路，就会导致信号引线1及2无法正常输入电压而出现配向异常。通过增加选通单元，可以让导致ESD的瞬间高压在选通单元处击穿，避免在交叉跨线处击穿导致信号引线与测试引线之间发生短路，进而避免ESD的发生。

需要说明的是，当测试引线的排列方式发生改变的时候，可能需要对选通单元的设置进行调整。如图3所示，为了便于说明引线位置的调整，在该附图中采用了与图2中的布线结构相同的标号。如图3所示，沿竖直方向的信号引线1-6以及沿水平方向的测试信号11-16的布设中，其布设顺序有所调整。具体为，信号引线1及2与信号引线3、4及5整体交换位置，测试引线11及12与测试引线13、14及15整体交换位置。这样，分别对应于信号引线3、4及5的三条测试引线，在布线上与信号引线1及2形成交叉跨线。

为了避免在交叉跨线处形成静电释放，在该实施例中，可以分别在信号引线3与测试引线13的连接点C的位置、在信号引线4与测试引线14的连接点D的位置，以及信号引线5与测试引线15的连接点E的位置分别设置选通单元。各选通单元同样在其连接的测试引线中传输测试信号时被开启。

还需要说明的是，前述各实施例中的采用的都是部分布置选通单元的形式，容易理解的是，也可以在全部测试引线的第一端分别设置选通单元，使各条测试引线均通过选通单元与其对应的信号引线相连接。这并不会影响本发明对ESD的防护，且不会显著增加工艺制程与生产成本。

进一步地，在本发明的一个具体的实施例中，采用薄膜晶体管作为选通单元，其与信号引线与测试引线之间的连接关系如图4所示。

在图4中，以走线31表示水平布设的测试引线中的某一条测试引线(例如测试引线11或12)，以走线32表示竖直布设的信号引线中的某一条信号引线(例如信号引线1或2)，33表示对应的检测端子。N型薄膜晶体管的栅极G和源极S与走线31(即测试引线11或12)相连接，N型薄膜晶体管的漏极D与走线32(即信号引线1或2)相连接。当检测端子33向走线31(即测试引线11或12)输入一个高电平电压信号时，N型薄膜晶体管被开启，该高电平电压信号被进一步传输至走线32(即信号引线1或2)上，经由走线32(即信号引线1或2)将测试信号传输至面内。当从检测端子33向走线31(即测试引线11或12)输入一个低电平电压信号时，N型薄膜晶体管被关闭，该低电平电压信号无法向面内单元传输。

设置有薄膜晶体管的测试电路，能够抵抗一次静电释放的发生，即本实施例中的检测电路结构，即使发生一次静电释放，仍可以继续完成后续的HVA配向的功能。具体说明如下。

静电释放的电压一般为几千伏以上的瞬间高压，因此，在设置有薄膜晶体管的测试电路结构中，在发生静电释放，使得交叉跨线处的绝缘层被击穿之前，薄膜晶体管处会先被击穿，形成短路。也就是说，如图4所示，在走线31(即测试引线11或12)与走线32(即信号引线1或2)连接有薄膜晶体管的位置处形成了短路，这在一定程度上避免了累积的静电荷在交叉跨线处(如图1中的虚线框所指示的位置)的释放。而薄膜晶体管处的短路相当于测试引线与信号引线直接连接在一起，实际上的检测电路的连接关系未发生改变，仍可以继续完成HVA配向的功能。

本发明实施例中的N型薄膜晶体管的栅极一般设置在第一引线层上，其漏极和源极一般设置在第二引线层上。而第一引线层一般与液晶显示面板的第一金属层同层，第二引线层一般与液晶显示面板的第二金属层同层，因此，作为选通单元的薄膜晶体管可以与面内像素单元的各薄膜晶体管在同一制程中制作，不会显著增加生产工序，有利于降低生产成本。

为了实现薄膜晶体管与信号引线以及测试引线之间的连接，一般采用过孔结构。具体的，薄膜晶体管的栅极通过第一过孔与第一跨接引线连通，测试引线通过第二过孔与第一跨接引线连通，信号引线通过第三过孔与第二跨接引线连通，薄膜晶体管的漏极通过第四过孔与第二跨接引线连通。下面结合图5-图8进行说明。

如图5和图6所示，信号引线1-6，测试引线11与12(仅示出连接有薄膜晶体管的两条测试引线)以及检测端子110与120，均与前述实施例中的结构相同。虚线框F所圈定的范围包括薄膜晶体管51以及与薄膜晶体管的栅极同层设置的一浮动金属块结构(floatingpattern)52。。

浮动金属块结构52从薄膜晶体管51的栅极接出，其主要是用于增加薄膜晶体管51的栅极与其他结构相连接时用于接线的面积。图中53表示的用于连接薄膜晶体管51的栅极(实际上是与浮动金属块结构)与测试引线11的第一跨接引线。第一跨接引线53可以从第二金属层上方的任意一层膜层的上面进行灌注。具体的，从该任意一层膜层开设一列过孔54(第一过孔)至浮动金属块结构52，使浮动金属块结构52从过孔54的底部露出，从该任意一层膜层开设一列过孔55(第二过孔)至测试引线11处，使测试引线11从过孔55的底部露出。再同时向过孔54与55中灌注金属材料，灌注在两个过孔中的金属材料与形成在该任意一层膜层上面的第一跨接引线53形成连通，进而使膜晶体管51的栅极与测试引线11电性连接。

在一个具体的实施例中，第一跨接引线53可以采用ITO材料来制作，这样可以在ITO制程中同步完成第一跨接引线53的制作，有利于简化工艺，节约成本。

同理，如图5所示，在信号引线1的特定位置处设置有多个过孔，一列过孔57(第三过孔)用于连通信号引线1与第二跨接引线56，一列过孔58(第四过孔)用于连通薄膜晶体管51的漏极与第二跨接引线56。第二跨接引线56一般采用与第一跨接引线53同样的材料，即采用ITO制作。

图6为图5结构去除ITO的示意图。在图5和图6所示的结构中位于同一列的过孔的功能相同，采用多个过孔结构主要是为了降低连接处的阻抗。

在采用部分布设连通单元的检测电路结构中，除连通单元(即薄膜晶体管)与相对应的信号引线(例如信号引线1或2)以及测试引线(例如测试引线11或12)之间的连接外，其余信号引线与测试引线之间的连接也可以采用过孔结构。

如图7和图8所示，以未设置选通单元(即薄膜晶体管)信号引线3与测试引线13，以及信号引线4与测试引线14之间的连接为例说明。

在信号引线3的特定位置处设置有多个过孔，其中一列过孔72(第五过孔)用于连通信号引线3与第三跨接引线71，一列过孔73(第六过孔)用于连通测试引线13与第三跨接引线71。第三跨接引线71一般采用与第一跨接引线53同样的材料，即采用ITO制作。图8为图7结构去除ITO的示意图。

由于采用过孔结构对各信号引线、测试引线以及薄膜晶体管之间进行连接，在减小连接阻抗的同时，有利于简化工艺，节约成本。

另外，本申请的实施例还提供了一种液晶显示面板，设置有包括前述各实施例中所给出的检测电路结构，其具体内容可参见前述各实施例，此处不再赘述。

本发明提供一种新的液晶显示面板的检测电路的设计，可以有效地解决阵列测试制程中，在交叉跨线处，由于ESD静电释放而导致的HVA配向出现配向异常的问题，避免了阵列测试制程对HVA配向制程的影响，降低了由于产品的良率低而带来的损失，节约了制造成本。

虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种液晶显示面板的检测电路结构，包括：

第一引线层，其具有多条信号引线；以及

第二引线层，其具有与所述多条信号引线分别对应的多条测试引线；

其中，在所述多条测试引线中，至少两条测试引线的第一端分别通过选通单元与其对应的信号引线相连接，其余测试引线的第一端分别与其对应的信号引线相连接；各测试引线的第二端均与用于输入测试信号的检测端子相连接；

所述选通单元被配置为：当与该选通单元连接的测试引线传输测试信号时被开启，以使所述测试引线与对应的信号引线电性连接。

2.根据权利要求1所述的检测电路结构，其特征在于，所述第一引线层与液晶显示面板的第一金属层同层，所述第二引线层与液晶显示面板的第二金属层同层。

3.根据权利要求2所述的检测电路结构，其特征在于，所述多条信号引线包括第一栅极引线、第二栅极引线、第一数据引线、第二数据引线以及第三数据引线，且对应于所述第一栅极引线与所述第二栅极引线的两条测试引线在布线上与所述第一数据引线、第二数据引线以及第三数据引线形成交叉跨线；

所述第一栅极引线与所述第二栅极引线分别通过所述选通单元与其对应的测试引线的第一端相连接。

4.根据权利要求2所述的检测电路结构，其特征在于，所述多条信号引线包括第一栅极引线、第二栅极引线、第一数据引线、第二数据引线以及第三数据引线，且对应于所述第一数据引线、第二数据引线以及第三数据引线的三条测试引线在布线上与所述第一栅极引线与第二栅极引线形成交叉跨线；

所述第一数据引线、第二数据引线以及第三数据引线分别通过所述选通单元与其对应的测试引线的第一端相连接。

5.根据权利要求1至4中任一项所述的检测电路结构，其特征在于，所述选通单元包括薄膜晶体管，所述薄膜晶体管的栅极设置于所述第一引线层，所述薄膜晶体管的源极和漏极设置于所述第二引线层。

6.根据权利要求5所述的检测电路结构，其特征在于，所述薄膜晶体管的栅极与源极与所述测试引线相连接，所述薄膜晶体管的漏极与所述信号引线相连接。

7.根据权利要求6所述的检测电路结构，其特征在于，所述薄膜晶体管的栅极通过第一过孔与第一跨接引线连通，所述测试引线通过第二过孔与所述第一跨接引线连通，且所述第一跨接引线设置于液晶显示面板的透明电极层。

8.根据权利要求7所述的检测电路结构，其特征在于，所述信号引线通过第三过孔与第二跨接引线连通，所述薄膜晶体管的漏极通过第四过孔与所述第二跨接引线连通，且所述第二跨接引线设置于液晶显示面板的透明电极层。

9.根据权利要求1至4中任一项所述的检测电路结构，其特征在于，对于所述其余测试引线，所述信号引线通过第五过孔与第三跨接引线连通，所述测试引线通过第六过孔与所述第三跨接引线连通，且所述第三跨接引线设置于液晶显示面板的透明电极层。

10.一种设置有如权利要求1至9中任一项所述的液晶显示面板的检测电路结构的液晶显示面板。