CN107078464A - 用于对层序列进行结构化的方法和半导体激光器设备 - Google Patents

用于对层序列进行结构化的方法和半导体激光器设备 Download PDF

Info

Publication number
CN107078464A
CN107078464A CN201580057080.7A CN201580057080A CN107078464A CN 107078464 A CN107078464 A CN 107078464A CN 201580057080 A CN201580057080 A CN 201580057080A CN 107078464 A CN107078464 A CN 107078464A
Authority
CN
China
Prior art keywords
layer
groove
mask
sequence
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580057080.7A
Other languages
English (en)
Other versions
CN107078464B (zh
Inventor
克里斯蒂安·鲁姆博尔茨
斯文·格哈德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN107078464A publication Critical patent/CN107078464A/zh
Application granted granted Critical
Publication of CN107078464B publication Critical patent/CN107078464B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2202—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure by making a groove in the upper laser structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

提出一种用于对层序列进行结构化的方法以及一种半导体激光器设备。在该方法中，通过两个等离子刻蚀方法在层序列(10)中产生至少一个沟槽(4)。半导体激光器设备包括：层序列(10)，所述层序列借助半导体材料形成；和层序列(10)中的两个沟槽(4)，所述沟槽侧向地对脊型波导(30)限界，其中每个沟槽(4)在其背离脊型波导(30)的一侧上由层序列(10)的区域(A)限界。

Description

用于对层序列进行结构化的方法和半导体激光器设备
技术领域
提出一种用于对层序列进行结构化的方法以及一种半导体激光器设备。
背景技术
出版物DE 19640420A1描述一种用于制造半导体激光器设备的方法以及一种半导体激光器设备。
发明内容
要实现的目的在于：提出一种能够尤其低成本地执行的方法。要实现的另一目的在于：提出一种改进的半导体激光器设备。
根据用于对层序列进行结构化的方法的至少一个实施方式，该方法包括如下方法步骤：提供层序列，其中层序列包括至少一个第一层和至少一个第二层，所述第一层和第二层在其材料组分方面彼此不同。在此，第一层和第二层沿层序列的堆叠方向相叠地设置。例如，第一层在第二层的上侧上完全地覆盖第二层。第一层和第二层例如能够分别为如下层：所述层借助半导体材料形成，其中这两个层的半导体材料至少在其材料组分方面彼此不同。例如，这两个层在此外延地制造。通常，这两个层例如选自如下材料类别：半导体材料、塑料材料、例如漆、金属、介电材料、例如半导体氧化物、半导体氮化物、金属氧化物、金属氮化物。在此，第一和第二层能够选自相同的材料类别，或者第一和第二层选自不同的材料类别。
根据方法的至少一个实施方式，该方法包括如下方法步骤：将掩模施加到第一层的背离第二层的覆盖面上。这就是说，第一层为层序列的外部层，所述外部层对层序列在其上侧上向外限界。将具有至少一个开口的掩模施加到第一层的背离第二层的覆盖面上，在所述开口中露出第一层的覆盖面。掩模例如能够为刻蚀掩模。用于掩模的材料能够选自下述材料类别中的至少一种：半导体材料、塑料材料、例如漆、金属、如铬、钛或铝、介电材料、如氧化硅、尤其SiO2、氮化硅、尤其SiN、氧化物、如Al2O3、ZnO、ITO。
在此，掩模尤其用作为用于稍后的干刻蚀方法的刻蚀掩模。在此可行的是：该材料在随后的刻蚀步骤中与由掩模覆盖的第一层的材料相比被更弱地剥离。换言之，掩模于是对于随后的刻蚀方法具有比第一层更小的刻蚀速率。
根据至少一个实施方式，该方法包括如下方法步骤：其中在层序列的未由掩模覆盖的区域中部分地剥离第一层，其中部分地露出第二层。该方法步骤尤其通过等离子刻蚀方法、例如化学干刻蚀(CDE)方法或者反应离子刻蚀(RIE)方法进行。
在所述第一等离子刻蚀方法中，至少部分地剥离第一层并且局部地在第一层中产生开口，所述开口完全地贯穿第一层，使得在开口的底面上局部地露出第二层。然而，第一层不被完全地剥离，而是所述第一层至少部分地存在。例如，除了第一层的开口的部位或第一层的开口之外，通过在等离子刻蚀方法期间部分地进行剥离来减小第一层的厚度。
这就是说，在第一等离子刻蚀方法中，第一层被部分地剥离，并且借助相同的等离子刻蚀方法(并且例如不是在另一刻蚀步骤中)能够露出第二层。在此可行的是：在第一等离子刻蚀方法期间，也在小的范围中且局部地剥离或移除第二层的材料。
根据方法的至少一个实施方式，该方法包括如下方法步骤：其中通过与第一等离子刻蚀方法不同的第二等离子刻蚀方法，至少部分地剥离露出的第二层。在此，可行的是：例如在第一层的开口的区域中，部分地或完全地剥离第二层。第二等离子刻蚀方法又例如为化学干刻蚀(CDE)方法或者反应离子刻蚀(RIE)方法。
根据方法的至少一个实施方式，通过第一等离子刻蚀方法，随着沿横向方向距掩模的间距变小，将第一层更强地剥离。在此，横向方向是如下方向：所述方向在制造公差的范围内平行于第一层的覆盖面伸展，即所述方向垂直于层序列的堆叠方向伸展。换言之，在第一等离子刻蚀方法中，第一层的区域沿横向方向距掩模越近，就被越强地刻蚀进而被越强地剥离。剥离直接在掩模的侧面上最强地进行。以该方式可行的是：在掩模的侧面处在层序列中产生至少一个沟槽，所述沟槽完全地穿过第一层延伸至第二层。在其他区域中，第一层序列那么仅能够经受其厚度减小，而其在那里没有被完全地剥离。这就是说，在其他区域中，第一层覆盖第二层并且第二层未露出。
根据方法的至少一个实施方式，在第二等离子刻蚀方法中将第一层与第二层相比以更小的刻蚀速率剥离。特别地，第二等离子刻蚀方法中的用于刻蚀第一层的刻蚀速率相对于第二等离子刻蚀方法中的第二层的刻蚀速率是小的。以该方式可行的是：第二层仅在层序列的开口的区域中被刻蚀，在那里第一层通过第一等离子刻蚀方法被完全地贯穿。以该方式，掩模附近的沟槽进一步加深地穿过第二层。掩模附近的沟槽因此用作为用于进一步刻蚀层序列的第二层的开端。
整体上，以该方式能够在层序列中产生沟槽，所述沟槽完全地延伸穿过第一层并且至少部分地延伸穿过第二层或延伸到第二层中。沟槽紧邻掩模。层序列因此能够在掩模的边缘处具有限定的开口，所述开口穿过第一层延伸到第二层中或者甚至穿过第二层。
根据用于对层序列进行结构化的方法的至少一个实施方式，方法包括如下步骤：
-提供层序列，所述层序列包括第一层和第二层，所述第一层和第二层在其材料组分方面彼此不同，
-将掩模施加到第一层的背离第二层的覆盖面上，
-在层序列的未由掩模覆盖的区域中部分地剥离第一层，并且通过第一等离子刻蚀方法部分地露出第二层，
-通过第二等离子刻蚀方法至少部分地剥离露出的第二层，其中
-通过第一等离子刻蚀方法，随着沿横向方向距掩模的间距变小，将第一层更强地剥离，
-在第二等离子刻蚀方法中，将第一层与第二层相比以更小的刻蚀速率剥离，
-在层序列中产生至少一个沟槽，所述沟槽完全地延伸穿过第一层并且至少部分地穿过第二层。
在此尤其可行的是：将在此描述的方法以在此描述的顺序执行，其中在所提出的方法步骤之间能够存在另外的方法步骤。
在此处描述的方法中，令人惊讶地已经证实：借此能够产生极其窄的刻蚀沟槽，所述刻蚀沟槽小于光刻的典型的分辨率极限。
为了制造刻蚀沟槽，能够利用刻蚀掩模，所述刻蚀掩模通过光刻制造。在此，例如借助遮挡掩模或扫描光束将光刻胶曝光并且随后化学显影，由此将遮挡掩模的结构传递到光刻胶中，或者将曝光光束的扫描图案在光刻胶中成像。剩余的光刻胶随后用作为用于刻蚀工艺的掩模，并且保护位于其下的材料的部分免受刻蚀剥离。
该方法的限制为光学分辨率，即遮挡掩模能够在漆中成像的精度，或者即曝光光束能够在光刻胶中写入期望图案的精度。在极限情况下，该方法通过所应用的波长的阿贝衍射准则来限制。在UV范围中的典型应用的波长、尤其在300nm和400nm之间的波长的情况下，该分辨率极限在理论上位于该大小范围中。实际上，分辨率附加地由曝光设备的技术极限来限制，这几乎不允许以低于1μm的精度成像。
现在，新的组合的等离子刻蚀工艺以在此所描述的方法为基础，其中能够制造如下沟槽：所述沟槽不与刻蚀掩模的光刻的分辨率极限相关联。借助在此描述的方法可行的是：在掩模的例如通过掩模的陡峭侧壁形成的侧面处，以干化学的方式刻蚀窄且深的沟槽，所述沟槽的深度和宽度能够在宽的范围中调节并且不与掩模中的开口的宽度相关。掩模在此例如能够借助出自上述材料类别中的至少一种材料类别的材料形成。
在此描述的方法的基础是：在第一刻蚀方法期间对刻蚀沟槽形成(英文：Trenching，开槽)的有针对性的利用和控制和随后的第二等离子刻蚀方法，所述第二等离子刻蚀方法以比第一层更高的刻蚀速率剥离第二层，即具有选择性。在此要注意的是：在等离子刻蚀方法中可能在陡峭侧壁的周围出现的刻蚀沟槽形成是通常不期望的效应，所述效应在常规的方法中总是被避免。然而令人期望地已经证实：通过适当地选择刻蚀参数和掩模的几何形状，有针对性地产生沟槽，并且在其深度和横向扩展方面能够进行控制。
这就是说，在此处描述的方法中，有针对性地利用原本不期望的刻蚀沟槽形成。因此，例如在第一等离子刻蚀方法中，将方法选择为，使得在第一层和第二层之间不出现选择性或者几乎不出现选择性。以该方式，在掩模附近，即例如在掩模的竖直的、垂直于横向方向的侧面处，能够将第一层直至到第二层中局部地剥离。沟槽的宽度和深度在此例如能够经由第一等离子刻蚀方法期间的气体组分、工艺压力、温度和/或RF功率来调节。也经由第一层的厚度和组分和/或掩模的厚度和组分，能够替选地或附加地调节所产生的沟槽的尺寸。
随后，在第二等离子刻蚀方法中，将第一层中的之前产生的沟槽刻蚀到期望的深度，所述第二等离子刻蚀方法在第二层中与在第一层中相比具有显著更大的刻蚀速率。在此，刻蚀深度能够经由第二等离子刻蚀方法对另外的第三层的选择性、经由时间或经由端点识别来控制，所述端点识别检测从第二层到第三层中的过渡。由于第一层和第二层之间的刻蚀选择性，在第二等离子刻蚀方法期间，第一层仅少量地被剥离或完全不被剥离。因此可行的是，第一层在不存在掩模的区域中与在下述区域中相比具有略微更小的厚度：在所述区域中，第一等离子刻蚀方法和第二等离子刻蚀方法期间存在掩模。其和所产生的沟槽的边缘的特征形状成为对所制成产品的在此描述的方法的明确证据。
此外，在此处描述的方法中有利可行的是：将第一层在该方法结束之后剥离。这就是说，第一层不必为该方法所必需的层，而是所述第一层能够仅用于产生沟槽并且在方法结束之后再次移除。根据方法的至少一个实施方式，第一层和第二层在第一等离子刻蚀方法中基本上以相同的刻蚀速率剥离。换言之，执行第一等离子刻蚀方法，使得在第一层和第二层之间，刻蚀方法具有尽可能小的选择性，尤其不具有选择性。
在此已经证实：以该方式能够尤其有效率地在第一层中紧邻掩模产生开口，所述开口用作为用于明确限定的沟槽的起点，所述沟槽在第二等离子刻蚀方法期间制成。在此，借助该方法尤其也能够在层序列中产生多个沟槽。因此，掩模例如能够沿着层序列上的线延伸。如果所描述的等离子刻蚀方法均匀地在整个层序列上执行，那么例如在掩模的全部侧面上形成沟槽，所述沟槽横向于或垂直于横向方向伸展，即例如横向于或垂直于第一层的覆盖面伸展。
根据方法的至少一个实施方式，至少一个沟槽侧向直接邻接于掩模。这就是说，在沟槽和掩模之间不存在第一层的材料，而是第一层在邻接于掩模的区域中被完全地剥离。于是，经由对掩模的横向于或垂直于横向方向伸展的侧面的造型，能够预设沟槽的邻接的侧面的形状。例如，沟槽于是能够相应地跟随掩模的弯曲或直线的伸展。
此外可行的是：掩模包括多个开口，并且紧邻掩模在每个开口中构成沟槽。沟槽在此在垂直于掩模的侧面的方向上具有比掩模中的开口沿相同方向的延伸更小的延伸。
根据方法的至少一个实施方式，至少一个沟槽垂直于或横向于掩模的朝向沟槽的侧面的横向扩展小于掩模中的开口的横向扩展。换言之，所产生的沟槽的宽度与掩模开口的宽度无关，使得例如通过光刻的分辨率极限得出的限制不影响沟槽的宽度。
根据方法的至少一个实施方式，至少一个沟槽的横向扩展小于800nm、尤其小于100nm。借助在此描述的方法，能够实现直至最少25nm的横向凹部。因此，可实现的横向扩展的大小远小于已知的光刻方法的分辨率极限。
根据方法的至少一个实施方式，层序列包括第三层，所述第三层设置在第二层的背离第一层的一侧上，其中第二层和第三层的材料组分彼此不同。在此还可行的是：第一层和第三层的材料组分彼此不同，或者这两个层具有相同的材料组分。在此，用于第一层、第二层和第三层的材料能够选自上述材料类别。
第三层例如能够确定沟槽的深度。因此可行的是：沟槽深度、即刻蚀深度经由第二等离子刻蚀方法的选择性来确定。例如，第二等离子刻蚀方法关于第三层能够具有与关于第一层相同的或类似的选择性。刻蚀工艺因此在第三层处停止。此外可行的是：刻蚀深度经由端点识别来控制，所述端点识别检测第二和第三层之间的过渡。
在此尤其也可行的是：在此描述的层又是包括两个或更多个子层的层序列。所述子层于是能够组合成层，其中在此描述的等离子刻蚀方法关于子层的选择性选择为，使得具有等离子刻蚀方法的相同的或类似的选择性的子层组合成一个层。
根据方法的至少一个实施方式，至少一个沟槽直接在第三层上延伸或延伸到第三层中或延伸穿过第三层。当沟槽深度通过刻蚀时间、即用于执行第二等离子刻蚀方法的时间来确定时，沟槽尤其能够延伸穿过第三层。在刻蚀时间尤其大的情况下，沟槽于是也能够延伸穿过第三层。在第三层的背离第二层的一侧上能够存在其他层，沟槽能够至少部分地延伸穿过所述其他层或延伸到所述其他层中。
根据方法的至少一个实施方式，层序列借助半导体材料形成。这就是说，层序列的至少一个层、例如第二层为半导体层。此外可行的是：那么层序列的全部层借助半导体材料形成。在方法的该实施方式中，掩模能够覆盖脊型波导，并且在掩模的相对置的侧上分别产生沟槽中的一个，使得沟槽侧向地对脊型波导限界。沟槽于是例如能够沿着掩模延伸，使得脊型波导在两侧上由沟槽限界，所述掩模覆盖脊型波导。
在此已经证实：在此描述的方法尤其适合于制造具有脊型波导的半导体激光器。例如，其在此能够为如下具有脊型波导的半导体激光器：所述半导体激光器具有所谓的三腿结构。在这种三腿结构中，除了脊型波导之外产生其他的阶梯结构，尤其由层序列的材料构成的阶梯结构，所述阶梯结构当然与脊型波导所接触的接触部(例如与p接触部)电绝缘进而在运行中不被电流流过。
这种结构的优点还在于：在安装半导体激光器时，半导体激光器例如能够借助其p侧向下在脊型波导的区域中平面地安放在热沉上，并且脊型波导由两个并排的结构机械地支撑。为了将在运行中产生的损耗功率有效率地导出到热沉中，有利的是：以p侧向下进行安装，即以使得半导体激光器的p侧能够与热沉直接接触的方式进行安装。在此，脊型波导旁的两个结构吸收在安装时的机械负荷的一部分，并且以该方式保护脊型波导免受过强的机械负荷。此外，对于在运行期间产生的损耗热量的导出和在安装时的更简单的水平定向得出优点。
至今为止，在制造具有三腿结构的半导体激光器时的缺点在于用于制造另外的结构的附加耗费，这至今为止需要附加的光刻步骤。需要所述附加的光刻步骤，以使在脊型波导两侧的两个结构与接触部绝缘，或者以打开脊型波导的面状存在的钝化部和实现接触，其中脊型波导与所述接触部连接。借助在此描述的方法，不再需要这种附加的光刻步骤，这引起：能够尤其低成本地制造半导体激光器设备。
根据方法的至少一个实施方式，在执行第一等离子刻蚀方法之后并且在执行第二等离子刻蚀方法之前，执行另外的方法步骤。在此，首先能够将另一掩模施加到第一层的背离第二层的覆盖面上。在此，能够将所述另一掩模在剥离所述掩模之后施加。此外可行的是：所述掩模保留在第一层的覆盖面上，并且除了所述掩模之外施加另一掩模。在此，所述另一掩模的位置例如选择为，使得所述另一掩模的位置最多局部地与所述掩模的位置重合。在此可行的是：所述掩模和所述另一掩模的位置完全不重叠或者这两个掩模的位置局部相交。
然后，在另一方法步骤中，再次执行第一等离子刻蚀方法。这就是说，针对所述另一掩模再次执行如下等离子刻蚀方法：所述等离子刻蚀方法针对第一层和针对第二层例如大致具有相同的选择性。
换言之，将第一等离子刻蚀方法多次应用于层序列，进而将第一层多次通过开口中断，并且随后才进行第二等离子刻蚀方法，借助所述第二等离子刻蚀方法随后将开口以期望的深度刻蚀成槽。借此，能够将多个小于光刻分辨率极限的沟槽结构化到同一层序列中。在此，所产生的尤其窄的沟槽能够紧邻或者相交。
根据方法的至少一个实施方式，将所述掩模在施加所述另一掩模之前移除。这尤其在要产生的沟槽应相交时是有利的。借助所述掩模例如能够产生沟槽的网格，沿着所述沟槽，稍后例如通过第二等离子刻蚀方法能够将层序列分割成各个芯片。这就是说，该方法也能够用于所谓的“等离子体切割(Plasmadicing)”，其中通过所描述的等离子刻蚀方法将层序列由窄的沟槽分割成各个芯片。在此，用于分割的沟槽与至今为止的情况相比减小到显著更窄，并且能够由层序列产生的构件的数量借此有利地提高。因此，在此描述的方法也能够尤其经济地执行。
借助在此描述的方法，根据选择掩模的变化形式，能够在掩模的圆形的或矩形的结构上刻蚀窄环、矩形框或任意其他闭合的、窄的且任意深的结构。在此，此处描述的方法的特征在于：能够产生如下结构，所述结构的结构大小小于光刻的分辨率极限。此外，得到如下可能性：例如在制造半导体激光器设备的三腿结构时，节约光刻步骤。出于用于制造显著更窄的沟槽的可能性，与至今为止的情况相比，得到对层序列的显著更好的面积利用，并且由此得到用于在制造例如半导体激光器设备或者其他半导体芯片时降低成本的可行性。
还提出一种半导体激光器设备。半导体激光器设备能够借助在此描述的方法制造。这就是说，全部针对方法所公开的特征也针对半导体激光器设备公开并且反之亦然。
根据至少一个实施方式，半导体激光器序列包括层序列，所述层序列借助半导体材料形成。层序列例如包括至少一个第一层和第二层，所述第一层和第二层彼此叠加地设置。
根据半导体激光器设备的至少一个实施方式，半导体激光器设备在层序列中包括至少两个沟槽，所述沟槽侧向地对脊型波导限界。这就是说，沟槽例如沿着纵向方向在半导体层序列的覆盖面上延伸并且在两侧对脊型波导限界。
根据半导体激光器设备的至少一个实施方式，每个沟槽在其背离脊型波导的一侧上由层序列的下述区域限界，所述区域从沟槽的最深点起测量具有最大高度，所述最大高度小于脊型波导的高度。层序列的最大高度例如能够是脊型波导的最大高度的至少50％。例如，层序列的最大高度在脊型波导的90％和最高99％之间。这就是说，半导体激光器设备包括所谓的三腿结构，其中脊型波导通过层序列中的结构、即在每个沟槽的背离脊型波导的一侧上的区域限界。由于在此所描述的制造方法，其中第一层在其未由掩模覆盖的区域中在第一等离子刻蚀方法期间和必要时也在第二等离子刻蚀方法期间被轻微打薄，所以沟槽的背离脊型波导的一侧的区域比脊型波导的区域中的层序列略微更薄地构成，在脊型波导的区域中，层序列由掩模覆盖。高度方面的该差异尤其在借助脊型波导安装在热沉上时能够用于校准，其中热沉在脊型波导的区域中具有稍微下沉的区域，使得脊型波导和沟槽的背离脊型波导的一侧上的区域分别以与热沉接触的方式平放在所述热沉上。
这种半导体激光器设备由于在此描述的方法能够以减少数量的光刻步骤制造进而尤其低成本地制造。
根据半导体激光器设备的至少一个实施方式，所述半导体激光器设备包括层序列，所述层序列借助半导体材料形成；以及层序列中的两个沟槽，所述沟槽侧向地对脊型波导限界。在此，每个沟槽在其背离脊型波导的一侧上由层序列的区域限界，所述区域在沟槽的最深点处测量具有最大高度，所述最大高度对应于脊型波导的最大高度的至少90％和最高99％之间。
附图说明
下面，根据实施例和所属的附图详细阐述在此描述的方法以及在此描述的半导体激光器设备。
结合图1、2、3A、3B和3C详细阐述在此描述的方法的第一实施例。
借助图4A和4B详细阐述在此描述的方法的第二实施例。
借助图5A和5B详细阐述在此描述的方法的另一实施例。
结合图6详细阐述在此描述的方法的另一实施例。
具体实施方式
相同的、同类的或起相同作用的元件在附图中设有相同的附图标记。附图和在附图中示出的元件彼此间的大小比例不能够视为是合乎比例的。更确切地说，为了更好的可视性和/或为了更好的理解，能够夸大地示出个别元件。
图1、2、3A、3B、3C示出用于阐述在此描述的方法的第一实施例的示意剖面图。
在结合图1示出的方法步骤中，首先提供层序列10。层序列10包括至少一个第一层1和至少一个第二层2。第一层1设置在第二层2的上侧上并且将其完全地遮盖。第一层1的背离第二层的覆盖面1a局部地由掩模20覆盖，使得掩模20将覆盖面1a的一部分覆盖，并且在覆盖面的另一部分上空出。
在此，掩模20例如能够借助漆、金属、如铬、钛或铝、电介质、如二氧化硅或氮化硅、氧化物、如氧化铝、氧化锡或氧化铟锡或半导体材料形成。
第一层1例如为外延沉积的半导体材料、漆、金属、电介质或氧化物。用于第二层的材料能够选自相同的材料类别。
结合图2阐述另一方法步骤，其中执行第一等离子刻蚀方法。第一等离子刻蚀方法对于第一层和第二层在制造公差的范围内具有相同的刻蚀速率。基于形成刻蚀沟槽的效果，在掩模20的侧面20b处构成开口，所述开口在方法进行时引发沟槽4，所述沟槽完全地贯穿第一层并且伸展至第二层2。距掩模的侧面20b的间距d越小，沟槽4在此就越深。这就是说，随着距掩模20的侧面20b的间距变大，第一层被更弱地刻蚀。在非常远离掩模20处第一层被均匀地剥离并且不具有沟槽4。第一层1的由掩模20覆盖的部分不具有剥离，使得这部分相对于其余的第一层1稍微加高。
在图3A、3B和3C中示出的下一方法步骤中，进行第二等离子刻蚀方法，其中与第一层的刻蚀速率相比，第二层的刻蚀速率更大。以该方式，将沟槽4加深进入到第二层中，并且构成均匀构成的沟槽，所述沟槽局部地例如能够具有矩形的横截面。沟槽沿垂直于掩模20的侧面20b的方向的最大横向扩展L在此小于掩模20中的开口，分别例如在从第一层1到第二层2的过渡部的区域中测量，所述最大横向扩展例如具有最高800nm、尤其最高100nm、例如50nm或30nm的大小。
沟槽的深度如结合图3A示出的那样能够通过应用第二刻蚀方法的时间确定：应用第二刻蚀方法的时间越长，所构成的沟槽就越深。
结合图3B，描述用于调节沟槽的深度的替选的可行性。在那里，层序列10包括第三层3，所述第三层设置在第二层的背离第一层的下侧上。第三层3在该实施例中为如下层，所述层具有与第一层1相同的材料组分，进而具有如下刻蚀速率：所述刻蚀速率小于在第二等离子刻蚀方法期间剥离第二层的刻蚀速率。以该方式，在第二层2完全被贯穿之后，在第三层3处停止刻蚀。
结合图3C描述用于规定沟槽4的深度的另一实例。在该实施例中，同样存在第三层3，所述第三层具有与层2不同的材料组分，但是所述第三层能够具有与第一层相同的材料组分或者不同的材料组分。在此，在从第二层2过渡到第三层3时通过端点识别来停止刻蚀方法。
结合图4A和4B，借助示意的剖面图详细阐述在此描述的方法的另一实施例。在方法的该实施例中，产生具有脊型波导结构30的半导体激光器设备。对此，在第一层1的覆盖面1a上设置有掩模20，所述掩模例如沿着直线延伸，并且所述掩模用于限定脊型波导30。在掩模20的两侧，借助结合图1至3C描述的方法产生沟槽4。这就是说，由于紧邻掩模20、即在其陡峭下降的侧面20b处可控地形成刻蚀沟槽，限定沟槽4，所述沟槽在制成的构件中用于激光辐射的波引导。
随后，在沟槽4的层序列10的背离脊型波导30的一侧上存在区域A，所述区域相对于半导体层序列10在脊型波导30的区域中的区域被稍微更强地剥离。因此，从沟槽4的底面的最深点起测量，脊型波导30具有高度HS，所述高度比区域A的高度HA更高。例如，高度HA在高度HS的至少0.9和至多0.99之间。
以该方式，提出具有三腿结构的半导体激光器设备。在此，能够弃用附加的光刻技术，并且沟槽垂直于掩模20的侧面20b的横向扩展L不与光刻工艺的分辨率关联，而且沟槽宽度能够通过工艺参数在例如至少40nm直至掩模层的开口的大小的范围中自由地调节。
在此描述的方法例如并且尤其适合于：制造具有脊型波导和三腿结构的激光器结构。掩模20用于：尽管刻蚀掩模仅覆盖脊型波导，在脊型波导30旁边刻蚀深的沟槽4并且以该方式产生三腿结构。这就是说，为了在沟槽4的背离脊型波导30的一侧上制造区域A，不需要另外的掩模。在对三腿结构进行随后的钝化和撤除掩模20时，因此能够仅将脊型波导30连接到p接触部上，而其余的结构与p接触部绝缘。
结合图5A和5B，根据示意的俯视图详细阐述在此描述的方法的另一实施例。在该方法中，首先将掩模20施加到层序列10的覆盖面1a上，所述掩模当前在图5A的实例中彼此平行设置地从左侧延伸至右侧。进行用于构成沟槽4的第一等离子刻蚀方法的第一次应用，在所述沟槽中露出第二层2。
随后，移除掩模20，并且将另一掩模50沿垂直于第一掩模20的主延伸方向的方向施加到层序列10的覆盖面1a上。进行第一等离子刻蚀方法的第二次应用，在所述第二次应用中产生沟槽4，所述沟槽垂直于在第一次应用方法时产生的沟槽伸展并且在所述沟槽中同样露出第二层2。
在随后的方法步骤、图5B中，应用第二等离子刻蚀方法，其中露出第三层3，所述第三层设置在第二层2的背离第一层1的下侧上。得到具有低于光刻分辨率的宽度的交叉的沟槽。沿着所述沟槽，例如能够分割成半导体芯片，其中由于沟槽的小的宽度，通过分割工艺剥离尽可能少的、例如外延制造的半导体材料。
结合图6详细阐述在此描述的方法的另一实施例。在方法的该实施例中仅极其短地执行第二刻蚀、即第二等离子刻蚀方法。如果到第二层2中的刻蚀深度仅应为几纳米，例如以便中断电流路径或产生光学有效的结构，那么能够执行该方法。光学有效的结构例如能够是所谓的气隙，即空气封入物，所述气隙当前通过沟槽4形成。对此，在此描述的方法直接在脊型波导30上执行，以便在脊型波导30旁边产生窄的沟槽4，所述沟槽在随后的钝化步骤中不被盖住，而是过度生长。由于空气和周围材料之间的高的折射率突变，得到如下可行性：通过这样制造的半导体激光器设备在近场和远场中优化激光器发射。替选地可行的是：这样产生的结构由钝化部40包覆，并且经由钝化部的折射率进行对近场和远场优化的控制。
本申请要求德国专利申请102014115253.0的优先权，其公开内容通过参考并入本文。
本发明并不局限于通过根据实施例进行的描述。更确切地说，本发明包括每个新特征以及特征的任意的组合，这尤其是包含在权利要求中的特征的任意的组合，即使所述特征或所述组合自身没有明确地在权利要求或实施例中说明时也如此。
附图标记列表
1 第一层
1a 覆盖面
2 第二层
3 第三层
4 沟槽
10 层序列
20 掩模
20b 侧面
30 脊型波导
40 钝化部
50 另一掩模
D 间距
L 横向扩展
HA 高度
HS 高度
A 区域

Claims (13)

1.一种用于对层序列(10)进行结构化的方法，所述方法具有如下步骤：
-提供层序列(10)，所述层序列包括第一层(1)和第二层(2)，所述第一层和所述第二层在材料组分方面彼此不同，
-将掩模(20)施加到所述第一层(1)的背离所述第二层(2)的覆盖面(1a)上，
-在所述层序列(10)的未由所述掩模(20)覆盖的区域中部分地剥离所述第一层(1)，并且通过第一等离子刻蚀方法部分地露出所述第二层(2)，
-通过第二等离子刻蚀方法部分地剥离露出的所述第二层(2)，其中
-通过所述第一等离子刻蚀方法，随着沿横向方向距所述掩模(20)的间距(D)变小，将所述第一层(1)更强地剥离，
-在所述第二等离子刻蚀方法中，将所述第一层(1)与所述第二层(2)相比以更小的刻蚀速率剥离，
-在所述层序列(10)中产生至少一个沟槽(4)，所述沟槽完全地延伸穿过所述第一层(1)并且至少部分地延伸穿过所述第二层(2)。
2.根据上一项权利要求所述的方法，其中在所述第一等离子刻蚀方法中，将所述第一层(1)和所述第二层(2)基本上以相同的刻蚀速率剥离。
3.根据上述权利要求中任一项所述的方法，其中至少一个所述沟槽(4)侧向地直接邻接于所述掩模(20)。
4.根据上述权利要求中任一项所述的方法，其中至少一个所述沟槽(4)垂直于或横向于所述掩模(20)的朝向所述沟槽的侧面(20b)的横向扩展(L)小于所述掩模(20)中的开口的横向扩展。
5.根据上述权利要求中任一项所述的方法，其中至少一个所述沟槽(4)的所述横向扩展(L)小于800nm、尤其小于100nm。
6.根据上述权利要求中任一项所述的方法，其中所述层序列(10)包括第三层(3)，所述第三层设置在所述第二层(2)的背离所述第一层(1)的一侧上，其中所述第二层(2)和所述第三层(3)在其材料组分方面彼此不同。
7.根据上述权利要求中任一项所述的方法，其中至少一个所述沟槽(4)直接在所述第三层(3)上延伸或延伸到所述第三层中或延伸穿过所述第三层。
8.根据上述权利要求中任一项所述的方法，其中
-借助半导体材料形成所述层序列(10)，
-所述掩模(20)覆盖脊型波导(30)，并且
-在所述掩模(20)的相对置的侧上分别产生所述沟槽(4)中的一个沟槽，使得所述沟槽(4)侧向地对所述脊型波导(30)限界。
9.根据上述权利要求中任一项所述的方法，其中在执行所述第一等离子刻蚀方法之后并且在执行所述第二等离子刻蚀方法之前，
-将另一掩模(50)施加到所述第一层(1)的背离所述第二层(2)的覆盖面(1a)上，其中所述另一掩模(50)的位置最多局部地与所述掩模(20)的位置重合，
-再次执行所述第一等离子刻蚀方法。
10.根据上一项权利要求所述的方法，其中在施加所述另一掩模(50)之前移除所述掩模(20)。
11.根据上两项权利要求中的一项所述的方法，其中所述掩模(20)和所述另一掩模(50)的位置局部地相交。
12.根据权利要求8至11中任一项所述的方法，其中每个所述沟槽(4)在其背离所述脊型波导(30)的一侧上由所述层序列(10)的区域(A)限界，所述区域从所述沟槽的最深点起测量具有最大高度(HA)，所述最大高度对应于所述脊型波导(30)的最大高度(HS)的至少90％和最高99％之间。
13.一种半导体激光器设备，所述半导体激光器设备具有：
-层序列(10)，所述层序列借助半导体材料形成，
-所述层序列(10)中的两个沟槽(4)，所述沟槽侧向地对脊型波导(30)限界，其中
-每个所述沟槽(4)在其背离所述脊型波导(30)的一侧上由所述层序列(10)的区域(A)限界，所述区域从所述沟槽的最深点起测量具有最大高度(HA)，所述最大高度对应于所述脊型波导(30)的最大高度(HS)的至少90％和最高99％之间。
CN201580057080.7A 2014-10-20 2015-09-21 用于对层序列进行结构化的方法和半导体激光器设备 Expired - Fee Related CN107078464B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014115253.0 2014-10-20
DE102014115253.0A DE102014115253A1 (de) 2014-10-20 2014-10-20 Verfahren zur Strukturierung einer Schichtenfolge und Halbleiterlaser-Vorrichtung
PCT/EP2015/071610 WO2016062477A2 (de) 2014-10-20 2015-09-21 Verfahren zur strukturierung einer schichtenfolge und halbleiterlaser-vorrichtung

Publications (2)

Publication Number Publication Date
CN107078464A true CN107078464A (zh) 2017-08-18
CN107078464B CN107078464B (zh) 2019-08-13

Family

ID=54185949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580057080.7A Expired - Fee Related CN107078464B (zh) 2014-10-20 2015-09-21 用于对层序列进行结构化的方法和半导体激光器设备

Country Status (4)

Country Link
US (1) US10312664B2 (zh)
CN (1) CN107078464B (zh)
DE (2) DE102014115253A1 (zh)
WO (1) WO2016062477A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029905A (zh) * 2019-11-29 2020-04-17 河南仕佳光子科技股份有限公司 一种整片制作边发射光器件的排版结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10325964A (ja) * 1996-09-25 1998-12-08 Sharp Corp 液晶表示装置及びその製造方法並びに液晶表示装置の欠陥検査方法
JP2000252062A (ja) * 1999-03-04 2000-09-14 Pioneer Electronic Corp 発光ディスプレイパネルの製造方法
US20130240023A1 (en) * 2012-03-19 2013-09-19 Renewable Energy Corporation Asa Method for metallization or metallization and interconnection of back contact solar cells
CN103875059A (zh) * 2011-09-01 2014-06-18 杭州海存信息技术有限公司 三维印录存储器
CN103918142A (zh) * 2011-10-31 2014-07-09 欧司朗光电半导体有限公司 用于制造光电子半导体构件的方法和光电子半导体激光器
CN104508840A (zh) * 2012-07-31 2015-04-08 欧司朗光电半导体有限公司 用于制造光电子半导体芯片的方法和光电子半导体芯片
CN104871378A (zh) * 2012-12-18 2015-08-26 奥斯兰姆奥普托半导体有限责任公司 用于制造半导体激光器元件的方法和半导体激光器元件
CN105830291A (zh) * 2013-12-17 2016-08-03 欧司朗光电半导体有限公司 半导体激光二极管，用于制造半导体激光二极管的方法和半导体激光二极管装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6054453A (ja) * 1983-09-05 1985-03-28 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
JP2804502B2 (ja) * 1989-03-30 1998-09-30 沖電気工業株式会社 半導体レーザ素子及びその製造方法
JPH0837338A (ja) * 1994-07-21 1996-02-06 Nec Corp ２重チャネル型プレーナ埋込み構造半導体レーザ及び その製造方法
US5667630A (en) * 1995-04-28 1997-09-16 Vanguard International Semiconductor Corporation Low charge-up reactive ion metal etch process
US5624529A (en) * 1995-05-10 1997-04-29 Sandia Corporation Dry etching method for compound semiconductors
DE19640420A1 (de) 1996-09-30 1998-04-02 Siemens Ag Verfahren zur Herstellung eines Stegwellenleiters in III-V-Verbindungshalbleiter-Schichtstrukturen und Halbleiterlaservorrichtung
US5807789A (en) * 1997-03-20 1998-09-15 Taiwan Semiconductor Manufacturing, Co., Ltd. Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation (STI)
US5935876A (en) 1997-06-10 1999-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Via structure using a composite dielectric layer
JP2000208871A (ja) * 1999-01-19 2000-07-28 Oki Electric Ind Co Ltd 導波路型光素子，導波路型光素子の製造方法，光モジュ―ル，及び光モジュ―ルの製造方法
IES20000820A2 (en) * 2000-10-11 2002-05-29 Nat Univ Ireland A single frequency laser
JP4128365B2 (ja) * 2002-02-07 2008-07-30 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US7473377B2 (en) * 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
US6797610B1 (en) * 2002-12-11 2004-09-28 International Business Machines Corporation Sublithographic patterning using microtrenching
JP4028476B2 (ja) * 2003-11-28 2007-12-26 Ｔｄｋ株式会社 薄膜磁気ヘッドの製造方法
US7148120B2 (en) 2004-09-23 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming improved rounded corners in STI features
US7695897B2 (en) * 2006-05-08 2010-04-13 International Business Machines Corporation Structures and methods for low-k or ultra low-k interlayer dielectric pattern transfer
JP2008042131A (ja) * 2006-08-10 2008-02-21 Opnext Japan Inc 半導体光素子およびその製造方法
JP2009212386A (ja) * 2008-03-05 2009-09-17 Mitsubishi Electric Corp 半導体光素子の製造方法
JP5735216B2 (ja) * 2009-02-27 2015-06-17 日亜化学工業株式会社 窒化物半導体レーザ素子
JP2011077339A (ja) * 2009-09-30 2011-04-14 Sony Corp 半導体レーザ
JP2012184144A (ja) * 2011-03-07 2012-09-27 Tokuyama Corp 窒化ガリウム結晶積層基板及びその製造方法
JP5729138B2 (ja) * 2011-05-30 2015-06-03 住友電気工業株式会社 光半導体デバイスの製造方法
JP2013012680A (ja) * 2011-06-30 2013-01-17 Renesas Electronics Corp 半導体発光素子および半導体発光素子の製造方法
US8986553B2 (en) * 2012-07-19 2015-03-24 Sumitomo Electric Industries, Ltd. Method for manufacturing optical semiconductor device
DE102012107921A1 (de) * 2012-08-28 2014-03-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013105035A1 (de) * 2013-05-16 2014-11-20 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
US9299611B2 (en) * 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
DE102015102374A1 (de) * 2015-02-19 2016-08-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterkörpers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10325964A (ja) * 1996-09-25 1998-12-08 Sharp Corp 液晶表示装置及びその製造方法並びに液晶表示装置の欠陥検査方法
JP2000252062A (ja) * 1999-03-04 2000-09-14 Pioneer Electronic Corp 発光ディスプレイパネルの製造方法
CN103875059A (zh) * 2011-09-01 2014-06-18 杭州海存信息技术有限公司 三维印录存储器
CN103918142A (zh) * 2011-10-31 2014-07-09 欧司朗光电半导体有限公司 用于制造光电子半导体构件的方法和光电子半导体激光器
US20130240023A1 (en) * 2012-03-19 2013-09-19 Renewable Energy Corporation Asa Method for metallization or metallization and interconnection of back contact solar cells
CN104508840A (zh) * 2012-07-31 2015-04-08 欧司朗光电半导体有限公司 用于制造光电子半导体芯片的方法和光电子半导体芯片
CN104871378A (zh) * 2012-12-18 2015-08-26 奥斯兰姆奥普托半导体有限责任公司 用于制造半导体激光器元件的方法和半导体激光器元件
CN105830291A (zh) * 2013-12-17 2016-08-03 欧司朗光电半导体有限公司 半导体激光二极管，用于制造半导体激光二极管的方法和半导体激光二极管装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029905A (zh) * 2019-11-29 2020-04-17 河南仕佳光子科技股份有限公司 一种整片制作边发射光器件的排版结构

Also Published As

Publication number Publication date
DE112015004757A5 (de) 2017-09-07
DE102014115253A1 (de) 2016-04-21
US20170302058A1 (en) 2017-10-19
US10312664B2 (en) 2019-06-04
WO2016062477A3 (de) 2016-06-16
CN107078464B (zh) 2019-08-13
WO2016062477A2 (de) 2016-04-28

Similar Documents

Publication Publication Date Title
US20210066132A1 (en) Multi-depth etching in semiconductor arrangement
US8466066B2 (en) Method for forming micro-pattern in semiconductor device
KR20110055912A (ko) 반도체 소자의 콘택홀 형성방법
US20180138129A1 (en) Multi-height semiconductor structures
US10319597B2 (en) Semiconductor device with particular fin-shaped structures and fabrication method thereof
KR101881594B1 (ko) 측벽 이미지 트랜스퍼로부터 패턴을 제조하기 위한 향상된 방법
CN102315158A (zh) 形成半导体器件的接触孔的方法
US20170287772A1 (en) Silicon on Nothing Devices and Methods of Formation Thereof
TWI687974B (zh) 製造半導體裝置的方法
CN108666207B (zh) 制作半导体元件的方法
US10177037B2 (en) Methods of forming a CT pillar between gate structures in a semiconductor
CN102446703A (zh) 双重图形化方法
US7745275B2 (en) Integrated circuit and a method of making an integrated circuit to provide a gate contact over a diffusion region
EP2933829B1 (en) Method for reducing defects in shallow trench isolation
CN105470137A (zh) 一种鳍片刻蚀方法
CN107078464B (zh) 用于对层序列进行结构化的方法和半导体激光器设备
US20150140796A1 (en) Formation of contact/via hole with self-alignment
US11721553B2 (en) Formation method of semiconductor device using mask layer and sidewall spacer material layer to form trenches
US11355351B2 (en) Semiconductor device and fabrication method thereof
US20140120719A1 (en) Method of manufacturing a semiconductor device
US7569477B2 (en) Method for fabricating fine pattern in semiconductor device
CN111986989B (zh) 半导体结构及其形成方法
US9383513B2 (en) Waveguide structure
CN104064474A (zh) 双重图形化鳍式晶体管的鳍结构制造方法
US9368365B1 (en) Method for forming a semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190813