CN107068734A - 一种无结型场效应晶体管 - Google Patents
一种无结型场效应晶体管 Download PDFInfo
- Publication number
- CN107068734A CN107068734A CN201710059574.XA CN201710059574A CN107068734A CN 107068734 A CN107068734 A CN 107068734A CN 201710059574 A CN201710059574 A CN 201710059574A CN 107068734 A CN107068734 A CN 107068734A
- Authority
- CN
- China
- Prior art keywords
- electrode
- source
- drain
- region
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- 239000000969 carrier Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 238000009825 accumulation Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000196324 Embryophyta Species 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005311 autocorrelation function Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- -1 hafnium Chemical compound 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 210000004209 hair Anatomy 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
一种无结型场效应晶体管，包括中心对称地设置在沟道区两侧的源区和漏区，沟道区、源区和漏区的掺杂类型和掺杂浓度均相同；沟道区上设置栅极介质层以及其上的栅电极；源区和漏区上分别设置源极介质层、源电极和源端侧电极、以及漏极介质层、漏电极和漏端侧电极；隔离介质层，将源电极和栅电极隔开；源电极和漏电极的功函数为根据掺杂类型确定的功函数，以在源区和漏区表面形成导电载流子层。本发明通过调节源电极和漏电极的金属功函数，可以在源区和漏区表面积累相应类型的载流子进行电流输运。该结构不仅可以抑制工艺波动线边缘粗糙对器件性能的影响，并且可以保持无结器件的电流驱动能力，优化无结器件的亚阈值特性，进而提高器件的稳定性。
Description
技术领域
本申请涉及半导体集成电路器件技术领域，具体涉及一种无结型场效应晶体管。
背景技术
集成电路工业在摩尔定律的指引下，器件尺寸越来越小。但随着器件尺寸的不断缩小，器件性能受阈值电压漂移、泄漏电流增加等效应的影响愈之明显，因此多种新型器件结构随之被提出用来提高栅控能力以抑制短沟道等不良效应。但随着器件的进一步缩小，尤其是在未来几年器件尺寸缩小到亚10纳米以后，掺杂的精度控制变得极其重要和富有挑战；一方面对沟道原子掺杂数的控制精度需达个位以避免性能大幅度波动，另一方面掺杂原子的电子在数个纳米尺度内会呈现局域化现象，上述情形限制了源漏和沟道之间突变结的形成；因而，无结器件被用来克服掺杂突变和热平衡问题，而且无结器件具有良好的亚阈值特性和短沟道效应，在几个纳米尺寸下依然可以工作。
但是，发明人通过研究发现无结器件由于自身的导通特性，电学特性受沟道宽度的影响非常明显，而沟道宽度又总是受工艺波动的影响而变化。具体在光刻工艺中，光刻胶的烘烤以及光吸收有时不可避免地导致光刻胶截面形状形成非理想矩形，甚至形成梯形截面，并且这种形状会通过刻蚀转移到硅体上；同时，工艺制备中非理想的、各向异性的过腐蚀也会导致非理想矩形沟道；所以，在制备纳米无结器件的光刻和刻蚀工艺过程中，线边缘粗糙是无法避免的工艺波动，进一步，线边缘粗糙会严重影响无结器件的稳定性。因此如何防止工艺波动对无结器件性能的影响、提高无结器件的稳定性是本领域技术人员亟需解决的技术问题。
发明内容
本申请提供一种无结型场效应晶体管，以解决现有技术中无结型场效应晶体管稳定性差的问题。
根据第一方面，一种实施例中提供一种无结型场效应晶体管，包括沟道区、源区、漏区、栅电极、源电极和漏电极，其中：
所述源区和所述漏区中心对称地设置在所述沟道区两侧，且所述沟道区、所述源区和上述漏区的掺杂类型和掺杂浓度均相同；
所述沟道区的表面上设置有栅极介质层，所述栅极介质层上设置有栅电极；
源极介质层沿沟道方向设置在源区的表面上，所述源极介质层上设置有源电极；漏极介质层沿沟道方向设置在漏区的表面上，所述漏极介质层上设置有漏电极；所述源电极与栅电极之间、以及所述漏电极与栅电极之间分别设置有隔离介质层，用于隔开源电极和栅电极，以及漏电极和栅电极；
垂直于沟道方向的源区的端面上还设置有源端侧电极，垂直于沟道方向的漏区的端面上还设置有漏端侧电极；所述源端侧电极与源电极相连接，构成源端的电极结构，所述漏端侧电极与漏电极相连接，构成漏端的电极结构；
当所述掺杂类型为N型时，所述源电极为小于源区半导体材料功函数的低金属功函数电极，所述漏电极为小于漏区半导体材料功函数的低金属功函数电极；或者，当所述掺杂类型为P型时，所述源电极为大于源区半导体材料功函数的高金属功函数电极，所述漏电极为大于漏区半导体材料功函数的高金属功函数电极，以在源区内与源电极对应的表面和漏区内与漏电极对应的表面形成导电载流子层。
可选地，当所述掺杂类型为N型时，所述源电极和所述漏电极的金属功函数为3.9eV；当所述掺杂类型为P型时,所述源电极和所述漏电极的金属功函数为5.6eV。
可选地，所述沟道区、源区和漏区的掺杂浓度介于1×1015cm-3到1×1018cm-3之间。
可选地，所述源极介质层和所述漏极介质层均包括高介电常数氧化物层，且所述高介电常数氧化物层的厚度介于0.4nm到1nm之间。
可选地，所述栅极介质层包括氧化硅层或高介电常数氧化物层，且所述栅极介质层的厚度介于1nm到2nm之间；所述隔离介质层包括二氧化硅层，且所述二氧化硅层的厚度介于3nm到4nm之间。
可选地，所述栅电极为金属电极，且所述栅电极的金属功函数介于4.5eV到5.5eV之间。
可选地，所述栅极介质层包括氧化硅层或高介电常数氧化物层，且所述栅极介质层的厚度介于1nm到2nm之间。
可选地，所述沟道区的厚度小于德拜长度。
可选地，所述栅极介质层设置在所述沟道区垂直于沟道方向的、相对的两个表面上，且每个栅极介质层上分别设置有栅电极；
所述源极介质层设置在与任一栅极介质层同侧的源区表面上，源电极设置在所述源极介质层上，所述源电极与所述源端侧电极相互连接构成L型电极结构；
所述漏极介质层设置在所述源极介质层同侧的漏区表面上，漏电极设置在所述漏极介质层上，所述漏电极与所述漏端侧电极相互连接构成L型电极结构。
可选地，所述沟道区、源区和漏区均分别包括顶面和2个侧面，且所述沟道区、扩展区、源区和漏区均设置在衬底上；
所述栅极介质层覆盖在沟道区的顶面和所有侧面上，所述栅电极覆盖在所述栅极介质层上；
所述源极介质层覆盖在源区的顶面和所有侧面上，所述源电极覆盖在所述源极介质层上；
所述漏极介质层覆盖在漏区的顶面和所有侧面上，所述漏电极覆盖在所述漏极介质层上。
可选地，所述沟道区、源区和漏区均为圆柱状结构；
所述栅极介质层环绕设置在所述沟道区的外周，所述栅电极环绕设置在所述栅极介质层的外周；
所述源极介质层环绕设置在所述源区的外周，所述源电极环绕设置在所述源极介质层的外周；
所述漏极介质层环绕设置在所述漏区的外周，所述漏电极环绕设置在所述漏极介质层的外周。
依据上述实施例的无结型场效应晶体管，包括沟道区、源区、漏区、栅电极、源电极和漏电极，其中，所述源区和所述漏区中心对称地设置在所述沟道区两侧，且所述沟道区、所述源区和所述漏区的掺杂类型和掺杂浓度均相同；所述沟道区的表面上设置有栅极介质层，所述栅极介质层上设置有栅电极；源极介质层沿沟道方向设置在源区的表面上，所述源极介质层上设置有源电极；漏极介质层沿沟道方向设置在漏区的表面上，所述漏极介质层上设置有漏电极；所述源电极与栅电极之间、以及所述漏电极与栅电极之间分别设置有隔离介质层，用于隔开源电极和栅电极，以及漏电极和栅电极；垂直于沟道方向的源区的端面上还设置有源端侧电极，垂直于沟道方向的漏区的端面上还设置有漏端侧电极；所述源端侧电极与源电极相连接，构成源端的电极结构，所述漏端侧电极与漏电极相连接，构成漏端的电极结构；当所述掺杂类型为N型时，所述源电极为小于源区半导体材料功函数的低金属功函数电极，所述漏电极为小于漏区半导体材料功函数的低金属功函数电极；或者，当所述掺杂类型为P型时，所述源电极为大于源区半导体材料功函数的高金属功函数电极，所述漏电极为大于漏区半导体材料功函数的高金属功函数电极，以在源区内与源电极对应的表面和漏区内与漏电极对应的表面形成导电载流子层。本发明通过调节源电极和漏电极的金属功函数，可以在源区和漏区表面积累相应类型的载流子形成导电的载流子层，这样，即使线边缘粗糙导致沟道宽度发生变化，载流子层中的载流子依然能够在电场的作用下较容易地进入到沟道区进行输运，从而抑制工艺波动线边缘粗糙对器件性能的影响，提高器件的稳定性；而且该结构还可以保持无结器件的电流驱动能力，优化无结器件的亚阈值特性。
附图说明
图1为本发明实施例提供的一种无结型场效应晶体管结构示意图；
图2为图1所示无结型场效应晶体管受线边缘粗糙影响的转移特性曲线；
图3为图1所示无结型场效应晶体管开态电流、关态电流、亚阈值斜率以及阈值电压受线边缘粗糙的影响；
图4为沟道长为10纳米的无结型场效应晶体管受线边缘粗糙影响的转移输出特性；
图5为本发明实施例提供的一种三栅无结型场效应晶体管结构示意图；
图6为本发明实施例提供的一种环栅无结型场效应晶体管结构示意图；
图1、图5和图6的符号表示为：1-沟道区，2-扩展区，3-源区，4-漏区，5-栅极介质层，6-栅电极，7-隔离介质层，8-源电极，9-漏电极，10-源极介质层，11-漏极介质层，12-源端侧电极，13-漏端侧电极，14-衬底。
具体实施方式
下面通过具体实施方式结合附图对本申请作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。
另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。
在本发明实施例中，通过调整源电极和漏电极的功函数，在相应的源区和漏区表面形成导电的载流子通道，在保证无结器件电学性能的前提下，减小无结器件开态电流、关态电流、亚阈值斜率以及阈值电压受工艺波动线边缘粗糙的影响，提高器件性能的稳定性。
实施例一：
请参考图1，为本发明实施例提供的一种无结型场效应晶体管的结构示意图，如图1所示，该无结型场效应晶体管包括沟道区1、源区3、漏区4、栅电极6、源电极8和漏电极9。
其中，源区3和漏区4中心对称地设置在沟道区1两侧，这样沟道区1内的载流子可以从源区3到漏区4或者从漏区4到源区3进行输运，而源区3和漏区4的设置方向可以理解为沟道方向，以表示载流子的输运方向；一示例性实施例中，源区3与沟道区1之间还可以设置有扩展区2，漏区4与沟道区1之间也可以设置有扩展区2，通过相应的扩展区2，实现源区3与沟道区1的连接，以及漏区4与沟道区1的连接。
如图1所示，沟道区1位于中心，且沟道区1两端连接着扩展区2，源区3和漏区4分别与相应的扩展区2相连；在具体实施时，沟道区1、扩展区2、源区3和漏区4可以为一体的半导体体材料，例如在硅等半导体衬底上通过扩散或离子注入等手段实施掺杂，使得沟道区1、扩展区2、源区3和漏区4具有相同的掺杂类型和掺杂浓度。一示例性实施例中，沟道区1、扩展区2、源区3和漏区4可以使用硅材料，通过掺杂磷和/或砷得到掺杂类型为N型，或者通过掺杂硼得到掺杂类型为P型；当然，如果上述半导体体材料为其他半导体材料时例如GaN等，还可以使用其他相应的方式得到N型或P型半导体，在本发明实施例中不再赘述。优选地，在本发明实施例中，上述区域的掺杂浓度介于1×1015cm-3到1×1018cm-3之间，这样保证沟道区1、扩展区2、源区3和漏区4同类型、同浓度的低掺杂。而且，沟道区1的厚度小于德拜长度，例如沟道厚度可以取值为10nm等；其中，需要说明的是沟道区1的厚度可以理解为图1中垂直于沟道方向上沟道区1上下底面的间距。
沟道区1上表面覆盖有栅极介质层5，栅极介质层5上设置有栅电极6，该栅极介质层5用于沟道区1和栅电极6之间的隔离。在本发明实施中，该无结型场效应晶体管可以为单栅结构或双栅结构。一示例性实施例中，在沟道区1任意一个侧面上可以设置栅极介质层5，以及覆盖在栅极介质层5上的栅电极6，形成单栅结构。在另一示例性实施例中，在沟道区1任意两个相对的侧面上可以分别设置栅极介质层5，以及覆盖在栅极介质层5上的栅电极6，形成双栅结构。
为了形成欧姆接触，栅电极6可以使用金属电极，且该栅电极6的金属功函数介于4.5eV到5.5eV之间。另外，本发明实施例中的栅极介质层5可以使用厚度为1nm到2nm之间的氧化硅层，或者等效厚度为1nm到2nm之间的高介电常数氧化物层。
在源区3的表面上设置有源极介质层10，该源极介质层10上设置源电极8；在漏区4的表面上设置有漏极介质层11，该漏极介质层11上设置漏电极9。为了实现源电极8与栅电极6之间的隔离，在源区3与沟道区1之间的扩展区2的表面上还设置有隔离介质层7；同样，为了实现漏电极9与栅电极6之间的隔离，在漏区4与沟道区1之间的扩展区2的表面上也设置有隔离介质层7。
当沟道区1、扩展区2、源区3和漏区4的掺杂类型为N型时，源电极8和漏电极9均为低金属功函数金属电极，例如金属铪，金属功函数为3.9eV；当沟道区1、扩展区2、源区3和漏区4的掺杂类型为P型时，源电极8和漏电极9均为高金属功函数金属电极，例如金属铂，金属功函数为5.6电子伏。这样利用源电极8与源区3的功函数差，能够在源区3上与源电极8对应的表面内形成导电的载流子层；同样，利用漏电极9与漏区4的功函数差，能够在漏区4上与漏电极9对应的表面内形成导电的载流子层。而且，在具体实施时，8该无结型场效应晶体管还包括源端侧电极12，源电极8设置在源极介质层10上，源端侧电极12设置在源区3与沟道方向垂直的端面上，源电极8和源端侧电极12相互连接构成L型电极结构，一示例性实施中，该源端侧电极12覆盖了整个源区3的端面以及源极介质层10的端面；同样，该无结型场效应晶体管还可以包括漏端侧电极13，漏电极9设置在漏极介质层11上，漏端侧电极13设置在漏区4与沟道方向垂直的端面上，漏电极9和漏端侧电极13相互连接构成L型电极结构，一示例性实施例中，该漏端侧电极13覆盖了整个漏区的端面以及漏极介质层11的端面。
而且，为了进行有效的隔离，在本发明实施例中，源极介质层10和漏极介质层11均可以选用高介电常数氧化物，例如氧化铪，厚度介于0.4nm到1nm之间；隔离介质层7可以选用氧化物二氧化硅，厚度介于3nm到4nm之间。
基于上述实施例的描述，在本发明实施例中，无结型场效应晶体管可以有多种栅电极6、漏电极9以及源电极8结构的组合。
在第一种实施情况下，该无结型场效应晶体管可以为单栅结构，源极介质层10设置在与栅极介质层5同侧的源区3表面上，设置在源极介质层10上的源电极8和设置在与沟道方向垂直的源区3外表面上的源端侧电极12共同构成的L型电极结构；漏极介质层11设置在与栅极介质层5同侧的漏区4表面上，设置在漏极介质层11上的漏电极9和设置在与沟道方向垂直的漏区4外表面上的漏端侧电极13共同构成的L型电极结构。
在第二种实施情况下，该无结型场效应晶体管可以为双栅结构，源极介质层10可以设置在该双栅结构中任意一个栅极介质层5同侧的源区3表面上，且通过上述第一种实施情况下的描述方式设置L型电极结构；漏极介质层11设置在与源极介质层10同侧的漏区4表面上，且通过上述第一种实施情况下的描述方式设置L型电极结构。
本发明提供的无结型场效应晶体管的工作原理为：以N型掺杂为例，将源电极8和漏电极9的金属功函数设置为低于硅的功函数的值，例如铪，金属功函数为3.9电子伏，通过源极介质层10和漏极介质层11形成MOS电容，在源区3和漏区4的表面进行足够多的电子的积累，当栅电极6不施加电压时，沟道区1无法积累电子，无法形成导电通道，器件处于关态；当对栅电极6施加正电压，使得沟道区1的表面积累电子，于是在整个器件的表面形成N型导电通道，器件处于开态。对于P型掺杂，也可以通过调整源电极8和漏电极9的功函数，在相应的源区3和漏区4表面形成导电的P型导电通道，详细工作方式可参见上述N型的描述，在此不再赘述。
下面以双栅L型源漏电极为例并结合附图对本发明作进一步详细的描述，但本发明并不限于实施实例。
本发明的无结型场效应晶体管各项性能是基于Sentaurus TCAD软件模拟研究得到的，其中考虑了迁移率受高场饱和效应和掺杂浓度的影响，考虑载流子的产生和复合，同时也考虑了量子效应。
请参考图2，为图1所示无结型场效应晶体管受线边缘粗糙影响的转移特性曲线。
如图2所示，该无结型场效应晶体管沟道区1长度为20纳米，厚度为10纳米；栅极介质层5是二氧化硅，等效氧化层厚度为1纳米，为了获得合适的阈值电压，栅电极6的金属功函数设置为4.72电子伏；扩展区2长度为5纳米，厚度为10纳米，本实例中掺杂类型为N型，掺杂浓度为5×1017cm-3；隔离介质层7也是二氧化硅，等效氧化层厚度为4纳米；源区3和漏区4长度为10纳米，厚度为10纳米；为了获得合适的开态电流大小，源极介质层10和漏极介质层11是高介电常数氧化物，等效厚度为0.4纳米；源电极8和漏电极9的金属功函数设置成3.9电子伏；供应电源电压选择为1伏特。
本实施例中线边缘粗糙的实现是基于高斯自相关功率谱以及高斯自相关函数，其中均方根幅度分别设置为0.2、0.4、0.6、0.8以及1纳米，相关长度设置为15纳米。
图2展示了50组不同线边缘粗糙下的转移特性曲线，其中均方根幅度设置为1纳米。可以发现，本发明实施例的无结型场效应晶体管相比于相同条件下的传统无结器件，其电学特性受到线边缘粗糙影响的波动要小很多。而且可以发现，该无结型场效应晶体管的电流驱动能力与传统无结器件相当，关态电流也要比传统无结器件小很多。对于本发明的无结型场效应晶体管，其开态电流平均值为1.7毫安，标准差为0.18毫安，受线边缘粗糙影响的波动率为10％；而对于传统无结器件，其开态电流平均值为1.73毫安，标准差为0.4毫安，受线边缘粗糙影响的波动率为23％。；对于本发明的无结型场效应晶体管，其亚阈值斜率平均值为66.95mV/deV，标准差为1.22mV/deV，受线边缘粗糙影响的波动率为1.82％；而对于传统无结器件，其亚阈值斜率平均值为77.56mV/deV，标准差为17.86mV/deV，受线边缘粗糙影响的波动率为23％，说明本发明的无结型场效应晶体管能够很好的抑制短沟道效应。对于本发明的无结型场效应晶体管，其阈值电压平均值为0.43伏，标准差为0.01伏，受线边缘粗糙影响的波动率为2.6％；而对于传统无结器件，其阈值电压平均值为0.32伏，标准差为0.12伏，受线边缘粗糙影响的波动率为37.8％。
请参考图3，为图1所示的无结型场效应晶体管开态电流、关态电流、亚阈值斜率以及阈值电压受线边缘粗糙的影响。
从图3中的(a)和(b)可以发现，本发明的无结型场效应晶体管以及传统无结器件的开态电流波动率以及关态电流波动率都随均方根幅度的增大而增大。其中本发明的无结型场效应晶体管的增长幅度与速率都远小于传统无结器件，而且波动率也一直低于传统无结器件。这说明本发明的无结型场效应晶体管的开态电流和关态电流对线边缘粗糙的影响具有很好的免疫能力。
从图3中的(c)和(d)可以发现，本发明的无结型场效应晶体管的亚阈值斜率波动率以及阈值电压波动率基本不随均方根幅度的变化而变化，接近于一条水平线，所以其亚阈值斜率波动率和阈值电压波动率基本不受线边缘粗糙的影响；而传统无结器件的亚阈值斜率波动率以及阈值电压波动率随均方根幅度的增大而迅速增大，对线边缘粗糙的影响非常敏感。而且本发明的无结型场效应晶体管的亚阈值斜率波动率和阈值电压波动率一直小于传统无结器件，这说明本发明的无结型场效应晶体管的亚阈值斜率和阈值电压对线边缘粗糙的影响具有很好的免疫能力。
综上所述，图2和图3通过对本发明的无结型场效应晶体管与传统无结型场效应晶体管性能进行多方位的比较，可以发现，本发明的无结型场效应晶体管具有良好的电流驱动能力、亚阈值特性以及短沟道效应抑制作用，同时能够很好的抑制线边缘粗糙对器件性能的影响。
请参考图4，为沟道长为10纳米的无结型场效应晶体管受线边缘粗糙影响的转移特性曲线。可以很明显的发现，本发明的无结型场效应晶体管的开态电流、关态电流以及亚阈值斜率的波动幅度都要小于传统无结器件的波动幅度。这说明本本发明的无结型场效应晶体管在沟道尺度为10纳米时，对线边缘粗糙仍然有抑制作用，证明了它的应用范围能够达到10纳米尺寸。
通过上述实施例的描述可见，本发明实施例提供的一种无结型场效应晶体管，包括沟道区1、源区3、漏区4、栅电极6、源电极8和漏电极9；其中，所述源区3和所述漏区4中心对称地设置在所述沟道区1两侧，且所述沟道区1、源区3和漏区4的掺杂类型和掺杂浓度均相同；所述沟道区1的表面上设置有栅极介质层5，所述栅极介质层5上设置有栅电极6；所述源区3的表面上设置有源极介质层10，所述源极介质层10上设置有源电极8；所述漏区4的表面上设置有漏极介质层11，所述漏极介质层11上设置有漏电极9；所述源电极8与栅电极6之间、以及所述漏电极9与栅电极6之间分别设置有隔离介质层7，用于隔开源电极8和栅电极6，以及漏电极9和栅电极6；当所述掺杂类型为N型时，所述源电极8为小于源区3半导体材料功函数的低金属功函数电极，所述漏电极9为小于漏区4半导体材料功函数的低金属功函数电极；或者，当所述掺杂类型为P型时，所述源电极8为大于源区3半导体材料功函数的高金属功函数电极，所述漏电极9为大于漏区4半导体材料功函数的高金属功函数电极，以在源区3内与源电极8对应的表面和漏区4内与漏电极9对应的表面形成导电载流子层。本发明通过调节源电极8和漏电极9的金属功函数，可以在源区3和漏区4表面积累相应类型的载流子进行电流输运。该结构不仅可以抑制工艺波动线边缘粗糙对器件性能的影响，并且可以保持无结器件的电流驱动能力，优化无结器件的亚阈值特性，进而提高器件的稳定性。
实施例二：
请参考图5，为本发明实施例提供的一种三栅无结型场效应晶体管结构示意图。如图5所示，该无结型场效应晶体管包括沟道区1、扩展区2、源区3和漏区4；其中，沟道区1、扩展区2、源区3和漏区4均分别包括顶面和2个侧面，且沟道区1、扩展区2、源区3和漏区4均设置在衬底12上，该衬底12可以硅衬底等在本发明实施例中不做限定；栅极介质层5覆盖在沟道区1的顶面和所有侧面上，栅电极6覆盖在栅极介质层5上，形成三栅的结构，从而增强栅电极6对沟道区1的控制能力；隔离介质层7覆盖在扩展区2的顶面和所有侧面上，用于实现源电极8与栅电极6，以及漏电极9与栅电极6之间的隔离；源极介质层10覆盖在源区3的顶面和所有侧面上，源电极8进一步覆盖在源极介质层10上，从而形成立体的源电极结构；漏极介质层11覆盖在漏区4的顶面和所有侧面上，漏电极9覆盖在漏极介质层11上，从而形成立体的漏电极结构。源端侧电极12覆盖了整个源区与沟道方向垂直的端面以及源极介质层10的端面，漏端侧电极13覆盖了整个漏区与沟道方向垂直的端面以及漏极截止层11的端面；这样，源端侧电极12与源电极8相连接，构成了包围的电极结构，漏端侧电极13与漏电极9相连接，构成了包围的电极结构。而且，沟道区1、扩展区2、源区3和漏区4的掺杂类型和掺杂浓度均相同，掺杂浓度为低掺杂且介于1×1015cm-3到1×1018cm-3之间；当掺杂类型为N型时，源电极8和漏电极9选用低金属功函数金属电极，且金属功函数为3.9eV，当掺杂类型为P型时，源电极8和漏电极9选用高金属功函数电极，且金属功函数为5.6eV。本发明实施例与实施例一的相同之处，可参见实施例一的描述，在此不再赘述。
通过上述实施例的描述可以见，本发明实施例提供的无结型场效应晶体管，通过设置立体的源电极结构和漏电极结构，以及三栅结构，增大了源电极8与源区3、以及漏电极9与漏区4的接触面积，从而能够在源区3和漏区4的表面形成更多的导电载流子通道，而三栅结构也进一步增强了栅电极6对沟道区1的控制能力，从而有效抑制边缘粗糙对无结型场效应晶体管性能的影响，提高器件的稳定性。
实施例三：
请参考图6，为本发明实施例提供的一种环栅无结型场效应晶体管结构示意图，如图6所示，该无结型场效应晶体管包括沟道区1、扩展区2、源区3和漏区4；其中，沟道区1、扩展区2、源区3和漏区4均为圆柱状结构；栅极介质层5环绕设置在沟道区1的外周，栅电极6进一步环绕设置在栅极介质层5的外周，形成环栅结构；隔离介质层7环绕设置在扩展区2的外周，从而实现源电极8与栅电极6之间，以及漏电极9与栅电极6之间的隔离；源极介质层10环绕设置在源区3的外周，源电极8进一步环绕设置在源极介质层10的外周，源端侧电极12与源电极8相连接形成环绕的源极结构；漏极介质层11环绕设置在漏区4的外周，漏电极9进一步环绕设置在漏极介质层11的外周，漏端侧电极13与漏电极9相连接形成环绕的漏极结构。本发明实施例与实施例一的相同之处，可参见实施例一，在此不再赘述。
通过上述实施例的描述可见，本发明实施例提供的无结型场效应晶体管，通过设置环栅结构，以及环绕的源极和漏极结构，进一步增强了源区3和漏区4的导电载流子层，以及栅电极6对沟道区1的控制能力，从而有效抑制了边缘粗糙等工艺波动对无结型场效应晶体管性能的影响，提供了器件的稳定性。
综合实施例一至实施例三，本发明提出的无结型场效应晶体管可以抑制工艺波动线边缘粗糙对器件性能的影响，并且保持无结器件的电流驱动能力，优化无结器件的亚阈值特性。同时该结构可以用于双栅、三栅和环栅等新型结构器件中，具有普遍的可移植性，从而为器件的进一步缩小和在集成电路中的应用提供一种思路和方案。
以上应用了具体个例对本申请进行阐述，只是用于帮助理解本申请，并不用以限制本申请。对于本申请所属技术领域的技术人员，依据本申请的思想，还可以做出若干简单推演、变形或替换。
Claims (10)
1.一种无结型场效应晶体管,其特征在于，包括沟道区、源区、漏区、栅电极、源电极和漏电极，其中：
所述源区和所述漏区中心对称地设置在所述沟道区两侧，且所述沟道区、所述源区和所述漏区的掺杂类型和掺杂浓度均相同；
所述沟道区的表面上设置有栅极介质层，所述栅极介质层上设置有栅电极；
源极介质层沿沟道方向设置在源区的表面上，所述源极介质层上设置有源电极；漏极介质层沿沟道方向设置在漏区的表面上，所述漏极介质层上设置有漏电极；所述源电极与栅电极之间、以及所述漏电极与栅电极之间分别设置有隔离介质层，用于隔开源电极和栅电极，以及漏电极和栅电极；
垂直于沟道方向的源区的端面上还设置有源端侧电极，垂直于沟道方向的漏区的端面上还设置有漏端侧电极；所述源端侧电极与源电极相连接，构成源端的电极结构，所述漏端侧电极与漏电极相连接，构成漏端的电极结构；
当所述掺杂类型为N型时，所述源电极为小于源区半导体材料功函数的低金属功函数电极，所述漏电极为小于漏区半导体材料功函数的低金属功函数电极；或者，当所述掺杂类型为P型时，所述源电极为大于源区半导体材料功函数的高金属功函数电极，所述漏电极为大于漏区半导体材料功函数的高金属功函数电极，以在源区内与源电极对应的表面和漏区内与漏电极对应的表面形成导电载流子层。
2.如权利要求1所述的无结型场效应晶体管，其特征在于，当所述掺杂类型为N型时，所述源电极和所述漏电极的金属功函数为3.9eV；当所述掺杂类型为P型时,所述源电极和所述漏电极的金属功函数为5.6eV。
3.如权利要求1所述的无结型场效应晶体管，其特征在于，所述沟道区、源区和漏区的掺杂浓度介于1×1015cm-3到1×1018cm-3之间。
4.如权利要求1所述的无结型场效应晶体管，其特征在于，所述源极介质层和所述漏极介质层均包括高介电常数氧化物层，且所述高介电常数氧化物层的厚度介于0.4nm到1nm之间。
5.如权利要求1所述的无结型场效应晶体管，其特征在于，所述栅极介质层包括氧化硅层或高介电常数氧化物层，且所述栅极介质层的厚度介于1nm到2nm之间；所述隔离介质层包括二氧化硅层，且所述二氧化硅层的厚度介于3nm到4nm之间。
6.如权利要求1所述的无结型场效应晶体管，其特征在于，所述栅电极为金属电极，且所述栅电极的金属功函数介于4.5eV到5.5eV之间。
7.如权利要求1所述的无结型场效应晶体管，其特征在于，所述沟道区的厚度小于德拜长度。
8.如权利要求1至3任一项所述的无结型场效应晶体管，其特征在于，
所述栅极介质层设置在所述沟道区相对的两个表面上，且每个栅极介质层上分别设置有栅电极；
所述源极介质层设置在与任一栅极介质层同侧的源区表面上，源电极设置在所述源极介质层上，所述源电极与所述源端侧电极相互连接构成L型电极结构；
所述漏极介质层设置在所述源极介质层同侧的漏区表面上，漏电极设置在所述漏极介质层上，所述漏电极与所述漏端侧电极相互连接构成L型电极结构。
9.如权利要求1至3任一项所述的无结型场效应晶体管，其特征在于，
所述沟道区、源区和漏区均分别包括顶面和2个侧面，所述沟道区、源区和漏区均设置在衬底上；
所述栅极介质层覆盖在沟道区的顶面和所有侧面上，所述栅电极覆盖在所述栅极介质层上；
所述源极介质层覆盖在源区的顶面和所有侧面上，所述源电极覆盖在所述源极介质层上；
所述漏极介质层覆盖在漏区的顶面和所有侧面上，所述漏电极覆盖在所述漏极介质层上。
10.如权利要求1至3任一项所述的无结型场效应晶体管，其特征在于，
所述沟道区、源区和漏区均为圆柱状结构；
所述栅极介质层环绕设置在所述沟道区的外周，所述栅电极环绕设置在所述栅极介质层的外周；
所述源极介质层环绕设置在所述源区的外周，所述源电极环绕设置在所述源极介质层的外周；
所述漏极介质层环绕设置在所述漏区的外周，所述漏电极环绕设置在所述漏极介质层的外周。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710059574.XA CN107068734B (zh) | 2017-01-24 | 2017-01-24 | 一种无结型场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710059574.XA CN107068734B (zh) | 2017-01-24 | 2017-01-24 | 一种无结型场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107068734A true CN107068734A (zh) | 2017-08-18 |
| CN107068734B CN107068734B (zh) | 2020-04-14 |
Family
ID=59598415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710059574.XA Active CN107068734B (zh) | 2017-01-24 | 2017-01-24 | 一种无结型场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107068734B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109935631A (zh) * | 2019-03-24 | 2019-06-25 | 西安电子科技大学 | 无掺杂的l形隧穿场效应晶体管及其制备方法 |
| US20200035830A1 (en) * | 2018-07-30 | 2020-01-30 | Korea University Research And Business Foundation | Junctionless field-effect transistor having metal-interlayer-semiconductor structure and manufacturing method thereof |
| CN111883579A (zh) * | 2020-08-10 | 2020-11-03 | 北京大学深圳研究生院 | 一种无结型场效应晶体管及其制造方法 |
| CN113169221A (zh) * | 2020-07-17 | 2021-07-23 | 北京大学深圳研究生院 | 无结纳米线场效应晶体管及其制造方法 |
| CN113363312A (zh) * | 2021-06-02 | 2021-09-07 | 集美大学 | 一种栅压调制动态源区pocket隧穿场效应管及其制备方法 |
| CN114008794A (zh) * | 2020-09-11 | 2022-02-01 | 北京大学深圳研究生院 | 负电容无结纳米线场效应晶体管及其制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1430793A (zh) * | 2001-02-01 | 2003-07-16 | 三菱电机株式会社 | 半导体器件及其制造方法 |
| CN101136408A (zh) * | 2007-09-14 | 2008-03-05 | 北京大学 | 一种基于半导体纳米材料的cmos电路及其制备 |
| CN102623398A (zh) * | 2012-03-21 | 2012-08-01 | 中国科学院宁波材料技术与工程研究所 | 一种无结薄膜晶体管的制作方法 |
| CN103531592A (zh) * | 2013-10-29 | 2014-01-22 | 沈阳工业大学 | 高迁移率低源漏电阻的三栅控制型无结晶体管 |
| CN103700581A (zh) * | 2013-12-26 | 2014-04-02 | 中国科学院微电子研究所 | 一种制作金属与n型半导体锗源漏接触的方法 |
| CN105185823A (zh) * | 2015-08-11 | 2015-12-23 | 中国科学院半导体研究所 | 一种围栅无结纳米线晶体管的制备方法 |
| CN105810741A (zh) * | 2016-05-19 | 2016-07-27 | 杭州电子科技大学 | 一种新型p+侧墙无结场效应晶体管 |
| US20160308043A1 (en) * | 2015-04-16 | 2016-10-20 | Semiconductor Manufacturing International (Shanghai) Corporation | Transistor and fabrication method thereof |
-
2017
- 2017-01-24 CN CN201710059574.XA patent/CN107068734B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1430793A (zh) * | 2001-02-01 | 2003-07-16 | 三菱电机株式会社 | 半导体器件及其制造方法 |
| CN101136408A (zh) * | 2007-09-14 | 2008-03-05 | 北京大学 | 一种基于半导体纳米材料的cmos电路及其制备 |
| CN102623398A (zh) * | 2012-03-21 | 2012-08-01 | 中国科学院宁波材料技术与工程研究所 | 一种无结薄膜晶体管的制作方法 |
| CN103531592A (zh) * | 2013-10-29 | 2014-01-22 | 沈阳工业大学 | 高迁移率低源漏电阻的三栅控制型无结晶体管 |
| CN103700581A (zh) * | 2013-12-26 | 2014-04-02 | 中国科学院微电子研究所 | 一种制作金属与n型半导体锗源漏接触的方法 |
| US20160308043A1 (en) * | 2015-04-16 | 2016-10-20 | Semiconductor Manufacturing International (Shanghai) Corporation | Transistor and fabrication method thereof |
| CN105185823A (zh) * | 2015-08-11 | 2015-12-23 | 中国科学院半导体研究所 | 一种围栅无结纳米线晶体管的制备方法 |
| CN105810741A (zh) * | 2016-05-19 | 2016-07-27 | 杭州电子科技大学 | 一种新型p+侧墙无结场效应晶体管 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200035830A1 (en) * | 2018-07-30 | 2020-01-30 | Korea University Research And Business Foundation | Junctionless field-effect transistor having metal-interlayer-semiconductor structure and manufacturing method thereof |
| US11430889B2 (en) * | 2018-07-30 | 2022-08-30 | Korea University Research And Business Foundation | Junctionless field-effect transistor having metal-interlayer-semiconductor structure and manufacturing method thereof |
| CN109935631A (zh) * | 2019-03-24 | 2019-06-25 | 西安电子科技大学 | 无掺杂的l形隧穿场效应晶体管及其制备方法 |
| CN109935631B (zh) * | 2019-03-24 | 2020-10-09 | 西安电子科技大学 | 无掺杂的l形隧穿场效应晶体管及其制备方法 |
| CN113169221A (zh) * | 2020-07-17 | 2021-07-23 | 北京大学深圳研究生院 | 无结纳米线场效应晶体管及其制造方法 |
| CN111883579A (zh) * | 2020-08-10 | 2020-11-03 | 北京大学深圳研究生院 | 一种无结型场效应晶体管及其制造方法 |
| CN114008794A (zh) * | 2020-09-11 | 2022-02-01 | 北京大学深圳研究生院 | 负电容无结纳米线场效应晶体管及其制造方法 |
| WO2022052045A1 (zh) * | 2020-09-11 | 2022-03-17 | 北京大学深圳研究生院 | 负电容无结纳米线场效应晶体管及其制造方法 |
| CN113363312A (zh) * | 2021-06-02 | 2021-09-07 | 集美大学 | 一种栅压调制动态源区pocket隧穿场效应管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107068734B (zh) | 2020-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107068734A (zh) | 一种无结型场效应晶体管 | |
| US9614028B2 (en) | Structures and methods with reduced sensitivity to surface charge | |
| CN108122774A (zh) | 用于全环栅半导体结构的阈值电压调整 | |
| CN101258592B (zh) | 平面背栅极cmos中的高性能电容器 | |
| US9190535B2 (en) | Bootstrap MOS for high voltage applications | |
| CN109979938A (zh) | 场效应晶体管、片上系统以及制造其的方法 | |
| CN103928463B (zh) | 高压 ed nmos 元件嵌入高压横向 njfet | |
| CN102779851B (zh) | 一种无结场效应晶体管 | |
| US20130161740A1 (en) | Lateral High-Voltage Transistor with Buried Resurf Layer and Associated Method for Manufacturing the Same | |
| TWI524509B (zh) | 積體電路及製作積體電路的方法 | |
| KR20150073914A (ko) | FinFET 프로세스와 호환가능한 다이오드 구조체 | |
| KR101461792B1 (ko) | Ｆｉｎｆｅｔ 호환가능 공정을 위한 디커플링 캐패시터 | |
| CN110416307A (zh) | 半导体器件 | |
| US20150001630A1 (en) | Structure and methods of fabricating y-shaped dmos finfet | |
| CN112071909A (zh) | 三维金属-氧化物场效应晶体管及制备方法 | |
| CN104425606B (zh) | 隧穿场效应晶体管及其形成方法 | |
| TW201926690A (zh) | 積體電路裝置 | |
| CN103151386A (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
| CN103928342B (zh) | 一种硅纳米线隧穿场效应晶体管及其制作方法 | |
| TWI606574B (zh) | Semiconductor device | |
| Singh et al. | Drain Current and Transconductance Analysis of GaN GAA Nanowire FET with High K Dielectric | |
| CN106816369A (zh) | 间隔件结构及其制造方法 | |
| CN113257906B (zh) | 基于隧穿晶体管的esd保护器件结构及其制备方法 | |
| CN110120418A (zh) | 垂直纳米线晶体管及其形成方法 | |
| KR20150026066A (ko) | 터널링 전계 효과 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |