CN107040860B - 半导体结构及包含所述半导体结构的传声器的制备方法 - Google Patents

半导体结构及包含所述半导体结构的传声器的制备方法 Download PDF

Info

Publication number
CN107040860B
CN107040860B CN201610078036.0A CN201610078036A CN107040860B CN 107040860 B CN107040860 B CN 107040860B CN 201610078036 A CN201610078036 A CN 201610078036A CN 107040860 B CN107040860 B CN 107040860B
Authority
CN
China
Prior art keywords
layer
silicon dioxide
dioxide layer
semiconductor substrate
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610078036.0A
Other languages
English (en)
Other versions
CN107040860A (zh
Inventor
吴健健
朱瑜杰
郑世远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610078036.0A priority Critical patent/CN107040860B/zh
Publication of CN107040860A publication Critical patent/CN107040860A/zh
Application granted granted Critical
Publication of CN107040860B publication Critical patent/CN107040860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明提供一种半导体结构及包含所述半导体结构的传声器的制备方法,包括:提供半导体衬底,在半导体衬底上沉积第一二氧化硅层;在第一二氧化硅层表面形成Ge填充层,并在Ge填充层及第一二氧化硅层内形成下电极;在Ge填充层表面沉积第二二氧化硅层及第三二氧化硅层;在第三二氧化硅层表面形成上电极;在上电极表面形成具有声孔及阻挡结构的氮化硅层;背面刻蚀贯穿半导体衬底的通孔;去除第一二氧化硅层、Ge填充层、第二二氧化硅层及第三二氧化硅层。位于下电极上方的Ge填充层作为二氧化硅层的刻蚀阻挡层,避免了二氧化硅层的刻蚀对下电极造成损坏;Ge作为填充层,更容易去除,不会在下电极表面有残留,提高了传声器的电容稳定性及灵敏度。

Description

半导体结构及包含所述半导体结构的传声器的制备方法
技术领域
本发明属于半导体制造技术领域,特别涉及一种半导体结构及包含所述半导体结构的传声器的制备方法。
背景技术
请参阅图1a至图1h,现有的半导体结构的传声器的制备工艺包括如下步骤:
S1:提供半导体衬底10,在所述半导体衬底10上沉积第一二氧化硅层11,刻蚀所述第一二氧化硅层11以在对应于后续要形成保护柱的位置形成第一开口111,如图1a所示;
S2:在所述第一二氧化硅层11表面及所述第一开口111内沉积第二二氧化硅层12,所述第二二氧化硅层12表面形成有与所述第一开口111相对应的第一凹槽121,如图1b所示;
S3:在所述第二二氧化硅层12表面形成下电极13,所述下电极13的底部形成有保护柱131,如图1c所示;
S4:在所述下电极13表面沉积第三二氧化硅层14,刻蚀所述第三二氧化硅层14,以在对应于后续要形成阻挡结构的位置形成第二开口141,如图1d所示;
S5:在所述第三二氧化硅层14表面及所述第二开口141内沉积第四二氧化硅层15,所述第四二氧化硅层15表面形成有与所述第二开口141相对应的第二凹槽151,如图1e所示;
S6:在所述第四二氧化硅层15表面依次形成第五二氧化硅层16及上电极17,如图1f所示;
S7:在所述上电极17表面及所述第二凹槽151内形成具有声孔182及阻挡结构181的氮化硅层18,如图1g所示;
S8:背面刻蚀所述半导体衬底10,形成贯穿所述半导体衬底10的通孔19;去除所述第一二氧化硅层11、所述第二二氧化硅层12、所述第三二氧化硅层14、所述第四二氧化硅层15及所述第五二氧化硅层16,如图1h所示。
然而,上述制备方法存在如下问题:
1、在对所述第三二氧化硅层14刻蚀时,多晶硅的下电极板为刻蚀阻挡层,刻蚀过程中容易对下电极造成损坏。
2、在所述第四二氧化硅层15沉积的过程中,由于沉积厚度较厚,且沉积时其厚度的形状具有明显的八角形效应,对后续氮化硅层18的填充及阻挡结构的均一性造成很大的挑战。
3、在最后的制程中,二氧化硅层的去除难度较高,很难将二氧化硅层完全去除,残留的氧化硅会对半导体结构的传声器的电容稳定性及接收信号的灵敏度造成影响。
发明内容
本发明针对现有技术存在的上述不足,提出了一种半导体结构及包含所述半导体结构的传声器的制备方法,用于解决现有技术中存在的刻蚀二氧化硅层时容易对上电极造成损坏的问题,氮化硅层的填充及阻挡结构的均一性难以控制的问题及填充的二氧化硅层难以完全去除,进而影响半导体结构的传声器的电容稳定性及接收信号的灵敏度的问题。
为实现上述目的及其他相关目的,本发明提供一种半导体结构,所述半导体结构由下至上依次包括半导体衬底、第一二氧化硅层、第一Ge层、下电极、第二Ge层、第二二氧化硅层、第三二氧化硅层、上电极及氮化硅层。
作为本发明的半导体结构的一种优选方案,所述下电极底部形成有延伸至所述第一Ge层内的保护柱。
作为本发明的半导体结构的一种优选方案,所述氮化硅层底部形成有延伸至所述第二二氧化硅层及所述第三二氧化硅层内的阻挡结构。
作为本发明的半导体结构的一种优选方案,所述氮化硅层内形成有贯穿所述氮化硅层的声孔。
作为本发明的半导体结构的一种优选方案,所述半导体衬底内形成有贯穿所述半导体衬底的通孔。
本发明还提供一种包含半导体结构的传声器的制备方法,所述半导体结构的传声器的制备方法至少包括以下步骤:
提供半导体衬底,在所述半导体衬底上沉积第一二氧化硅层,刻蚀所述第一二氧化硅层以在对应于后续要形成保护柱的位置形成第一开口;
在所述第一二氧化硅层表面形成Ge填充层,并在所述Ge填充层及二氧化硅层内形成下电极,所述下电极的下表面形成有所述保护柱;
在所述Ge填充层表面依次沉积第二二氧化硅层及第三二氧化硅层,刻蚀所述第二二氧化硅层及所述第三二氧化硅层,以在对应于后续要形成阻挡结构的位置形成第二开口;
在所述第三二氧化硅层表面形成上电极;
在所述上电极表面及所述第二开口内形成具有声孔及阻挡结构的氮化硅层;
背面刻蚀所述半导体衬底,形成贯穿所述半导体衬底的通孔;
去除所述第一二氧化硅层、所述Ge填充层、所述第二二氧化硅层及所述第三二氧化硅层。
作为本发明的包含半导体结构的传声器的制备方法的一种优选方案,在所述第一二氧化硅层表面形成Ge填充层,并在所述Ge填充层内形成下电极,所述下电极的下表面形成有所述保护柱包括以下步骤:
在所述第一二氧化硅层表面及所述第一开口内沉积第一Ge层,所述第一Ge层表面形成有与所述第一开口相对应的凹槽;
在所述第一Ge层表面及所述凹槽内沉积第一多晶硅层作为下电极,并在所述凹槽内形成保护柱;
在所述下电极表面沉积第二Ge层。
作为本发明的包含半导体结构的传声器的制备方法的一种优选方案,在所述第三二氧化硅层表面形成上电极包括以下步骤:
在所述第三二氧化硅层表面沉积第二多晶硅层;
图形化所述第二多晶硅层以形成所述上电极。
作为本发明的包含半导体结构的传声器的制备方法的一种优选方案,在所述上电极表面及所述第二开口内形成具有声孔及阻挡结构的氮化硅层包括以下步骤:
在所述上电极、所述第三二氧化硅层表面及所述第二开口内沉积氮化硅层,位于所述第二开口内的所述氮化硅层形成所述阻挡结构;
刻蚀去除位于所述第三二氧化硅层表面的所述氮化硅层形成声孔。
作为本发明的包含半导体结构的传声器的制备方法的一种优选方案,采用H2O2去除所述Ge填充层。
本发明的一种半导体结构及包含所述半导体结构的传声器的制备方法的有益效果为:
1.位于下电极上方的Ge填充层作为二氧化硅层的刻蚀阻挡层,有效地避免了二氧化硅层的刻蚀对下电极造成损坏;
2.直接刻蚀用于形成阻挡结构的开口,保证了开口的均一性,降低了声孔及阻挡结构的失效率;
3.Ge作为填充层,相较于二氧化硅更容易去除,几乎不会在下电极表面有任何残留,从而使得下电极的电势更容易归零,提高了半导体结构的传声器的电容稳定性及接收信号的灵敏度。
附图说明
图1a至1h显示为现有技术中的半导体结构的传声器的制备方法在各步骤中的结构示意图。
图2显示为本发明的半导体结构的结构示意图。
图3显示为本发明的包含半导体结构的传声器的制备方法的流程图。
图4a至图4i显示为本发明的包含半导体结构的传声器的制备方法在各步骤中的结构示意图。
元件标号说明
10 半导体衬底
11 第一二氧化硅层
111 第一开口
12 第二二氧化硅层
121 第一凹槽
13 下电极
131 保护柱
14 第三二氧化硅层
141 第二开口
15 第四二氧化硅层
151 第二凹槽
16 第五二氧化硅层
17 上电极
18 氮化硅层
181 阻挡结构
182 声孔
19 通孔
20 半导体衬底
21 第一二氧化硅层
211 第一开口
22 第一Ge层
221 凹槽
23 下电极
231 保护柱
24 第二Ge层
25 第二二氧化硅层
26 第三二氧化硅层
261 第二开口
27 上电极
28 氮化硅层
281 阻挡结构
282 声孔
29 通孔
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图4i。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
请参阅图2,本发明提供一种半导体结构,所述半导体结构由下至上依次包括半导体衬底20、第一二氧化硅层21、第一Ge层22、下电极23、第二Ge层24、第二二氧化硅层25、第三二氧化硅层26、上电极27及氮化硅层28。
作为示例,所述下电极23的底部形成有延伸至所述第一Ge层24内的保护柱231。
作为示例,所述氮化硅层28的底部形成有延伸至所述第二二氧化硅层25及所述第三二氧化硅层26内的阻挡结构281。
作为示例,所述氮化硅层28内形成有贯穿所述氮化硅层28的声孔282。
作为示例,所述半导体衬底20内形成有贯穿所述半导体衬底20的通孔29。
在所述半导体结构中,使用Ge作为填充层,相较于二氧化硅更容易去除,几乎不会在下电极表面有任何残留,从而使得下电极的电势更容易归零,提高了半导体结构的传声器的电容稳定性及接收信号的灵敏度。
请参阅图3,本发明还提供一种包含上述半导体结构的传声器的制备方法,所述半导体结构的传声器的制备方法至少包括以下步骤:
S1:提供半导体衬底,在所述半导体衬底上沉积第一二氧化硅层,刻蚀所述第一二氧化硅层以在对应于后续要形成保护柱的位置形成第一开口;
S2:在所述第一二氧化硅层表面形成Ge填充层,并在所述Ge填充层及第一二氧化硅层内形成下电极,所述下电极的下表面形成有所述保护柱;
S3:在所述Ge填充层表面依次沉积第二二氧化硅层及第三二氧化硅层,刻蚀所述第二二氧化硅层及所述第三二氧化硅层,以在对应于后续要形成阻挡结构的位置形成第二开口;
S4:在所述第三二氧化硅层表面形成上电极;
S5:在所述上电极表面及所述第二开口内形成具有声孔及阻挡结构的氮化硅层;
S6:背面刻蚀所述半导体衬底,形成贯穿所述半导体衬底的通孔;
S7:去除所述第一二氧化硅层、所述Ge填充层、所述第二二氧化硅层及所述第三二氧化硅层。
在步骤1)中,请参阅图3中的S1步骤及图4a,提供半导体衬底20,在所述半导体衬底20上沉积第一二氧化硅层21,刻蚀所述第一二氧化硅层21以在对应于后续要形成保护柱的位置形成第一开口211。
作为示例,所述半导体衬底1可以为但不仅限于蓝宝石衬底、GaN衬底、硅衬底或碳化硅衬底。
作为示例,可以采用物理气相沉积法或化学气象沉积法在所述半导体衬底20上沉积所述第一二氧化硅层21,所述第一二氧化硅层21的厚度可以根据实际需要进行设定,在一示例中,所述第一二氧化硅层21的厚度为3000埃。
作为示例,可以采用干法刻蚀工艺、湿法刻蚀工艺或干法与湿法相结合的工艺在所述半导体衬底20内形成所述第一开口211;优选地,本实施例中,采用干法刻蚀工艺在所述半导体衬底20内形成所述第一开口211。
在步骤2)中,请参阅图3中的S2步骤及图4b至图4d,在所述第一二氧化硅层21表面形成Ge填充层,并在所述Ge填充层及所述第一二氧化硅层21内形成下电极23,所述下电极23的下表面形成有所述保护柱231。
作为示例,在所述第一二氧化硅层21表面形成Ge填充层,并在所述Ge填充层及所述第一二氧化硅层21内形成所述下电极23,所述下电极23的下表面形成有所述保护柱231包括以下步骤:
S21:在所述第一二氧化硅层21表面及所述第一开口211内沉积第一Ge层22,所述第一Ge层22表面形成有与所述第一开口211相对应的凹槽221;
S22:在所述第一Ge层22表面及所述凹槽221内沉积第一多晶硅层作为所述下电极23,并在所述凹槽221内形成所述保护柱231;
S23:在所述下电极23表面沉积第二Ge层24。
作为示例,可以采用物理气相沉积法或化学气相沉积法在所述第一二氧化硅层21表面及所述第一开口211内沉积所述第一Ge层22,所述第一Ge层22的厚度可以根据实际需要进行设定;在一示例中,所述第一Ge层22的厚度为1.4μm。
作为示例,可以采用物理气相沉积法或化学气相沉积法在在所述第一Ge层22表面及所述凹槽221内沉积所述下电极23,所述下电极23的厚度可以根据实际需要进行设定。所述下电极23的底部形成有所述保护柱231,所述保护柱231可以在后续去除填充层后,使保证所述下电极23不会与所述半导体衬底20完全接触。
作为示例,可以采用物理气相沉积法或化学气相沉积法在所述下电极23沉积所述第二Ge层24,所述第二Ge层24的厚度可以根据实际需要进行设定;在一示例中,所述第二Ge层24的厚度为2.3μm。
在所述下电极23表面形成所述第二Ge层24,所述第二Ge层24作为后续二氧化硅层的刻蚀阻挡层,可以有效地避免了二氧化硅层的刻蚀对所述下电极23造成损坏。使用所述第一Ge层22及所述第二Ge层24代替现有技术中的二氧化硅层作为填充层,Ge作为填充层,相较于二氧化硅更容易去除,几乎不会在下电极表面有任何残留,从而使得下电极的电势更容易归零,提高了半导体结构的传声器的电容稳定性及接收信号的灵敏度。
在步骤3)中,请参阅图3中的S3步骤及图4e,在所述Ge填充层表面依次沉积第二二氧化硅层25及第三二氧化硅层26,刻蚀所述第二二氧化硅层25及所述第三二氧化硅层26,以在对应于后续要形成阻挡结构的位置形成第二开口261。
作为示例,可以采用物理气相沉积法或化学气相沉积法依次在所述第二Ge层24的表面沉积所述第二二氧化硅层25及所述第三二氧化硅层26,所述第二二氧化硅层25及所述第三二氧化硅层26的厚度可以根据实际需要进行设定;在一示例中,所述第二二氧化硅层25的厚度为1μm,所述第三二氧化硅层26的厚度为0.3μm。
作为示例,还可以先在所述第二Ge层24表面沉积所述第二二氧化硅层25,刻蚀所述第二二氧化硅层25以在对应于后续要形成阻挡结构的位置形成第二开口261后,再在所述第二二氧化硅25的表面沉积所述第三二氧化硅层25。
直接刻蚀所述第二二氧化硅层25及所述第三二氧化硅层26形成用于形成所述阻挡结构的所述第二开口261,保证了所述第二开口261在长度和深度上的均一性,降低了后续形成声孔及阻挡结构的失效率。
在步骤4)中,请参阅图3中的S4步骤及图4f,在所述第三二氧化硅层26表面形成上电极27。
作为示例,在所述第三二氧化硅层26表面形成所述上电极27的具体方法包括以下步骤:
S41:在所述第三二氧化硅层26表面沉积第二多晶硅层;
S42:图形化所述第二多晶硅层以形成所述上电极27。
作为示例,可以采用物理气相沉积法或化学气相沉积法在所述第三二氧化硅层26表面沉积所述第二多晶硅层,所述第二多晶硅层的厚度可以根据实际需要进行设定。
在步骤5)中,请参阅图3中的S5步骤及图4g,在所述上电极27表面及所述第二开口261内形成具有声孔282及阻挡结构281的氮化硅层28。
作为示例,在所述上电极27表面及所述第二开口261内形成具有声孔282及阻挡结构281的氮化硅层28包括以下步骤:
S51:在所述上电极27、所述第三二氧化硅层26表面及所述第二开口261内沉积所述氮化硅层28,位于所述第二开口261内的所述氮化硅层28形成所述阻挡结构281;
S52:刻蚀去除位于所述第三二氧化硅层26表面的所述氮化硅层28形成所述声孔282。
作为示例,可以采用物理气相沉积法或化学气相沉积法在所述上电极27、所述第三二氧化硅层26表面及所述第二开口261内沉积所述氮化硅层28,所述氮化硅层28的厚度可以根据实际需要进行设定。
作为示例,可以采用干法刻蚀工艺、湿法刻蚀工艺或干法与湿法相结合的工艺刻蚀去除位于所述第三二氧化硅层26表面的所述氮化硅层28;优选地,本实施例中,采用干法刻蚀工艺去除位于所述第三二氧化硅层26表面的所述氮化硅层28。
在步骤6)中,请参阅图3中的S6步骤及图4h,背面刻蚀所述半导体衬底20,形成贯穿所述半导体衬底20的通孔29。
作为示例,可以采用干法刻蚀工艺、湿法刻蚀工艺或干法与湿法相结合的工艺背面刻蚀所述半导体衬底20;优选地,本实施例中,采用干法刻蚀工艺刻蚀所述半导体衬底20。
在步骤7)中,请参阅图3中的S7步骤及图4i,去除所述第一二氧化硅层21、所述Ge填充层、所述第二二氧化硅层25及所述第三二氧化硅层26。
作为示例,可以采用干法刻蚀工艺、湿法刻蚀工艺或干法与湿法相结合的工艺去除所述第一二氧化硅层21、第二二氧化硅层25及所述第三二氧化硅层26。
作为示例,采用H2O2去除所述Ge填充层。
综上所述,本发明提供一种半导体结构及包含所述半导体结构的传声器的制备方法,所述半导体结构的传声器的制备方法包括以下步骤:提供半导体衬底,在所述半导体衬底上沉积第一二氧化硅层,刻蚀所述第一二氧化硅层以在对应于后续要形成保护柱的位置形成第一开口;在所述第一二氧化硅层表面形成Ge填充层,并在所述Ge填充层内形成下电极,所述下电极的下表面形成有所述保护柱;在所述Ge填充层表面依次沉积第二二氧化硅层及第三二氧化硅层,刻蚀所述第二二氧化硅层及所述第三二氧化硅层,以在对应于后续要形成阻挡结构的位置形成第二开口;在所述第三二氧化硅层表面形成上电极;在所述上电极表面及所述第二开口内形成具有声孔及阻挡结构的氮化硅层;背面刻蚀所述半导体衬底,形成贯穿所述半导体衬底的通孔;去除所述第一二氧化硅层、所述Ge填充层、第二二氧化硅层及所述第三二氧化硅层。位于下电极上方的Ge填充层作为二氧化硅层的刻蚀阻挡层,有效地避免了二氧化硅层的刻蚀对下电极造成损坏;直接刻蚀用于形成阻挡结构的开口,保证了开口的均一性,降低了声孔及阻挡结构的失效率;Ge作为填充层,相较于二氧化硅更容易去除,几乎不会在下电极表面有任何残留,从而使得下电极的电势更容易归零,提高了半导体结构的传声器的电容稳定性及接收信号的灵敏度。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (4)

1.一种包含半导体结构的传声器的制备方法,其特征在于,包括以下步骤:
提供半导体衬底,在所述半导体衬底上沉积第一二氧化硅层,刻蚀所述第一二氧化硅层以在对应于后续要形成保护柱的位置形成第一开口;
在所述第一二氧化硅层表面形成Ge填充层,并在所述Ge填充层及第一二氧化硅层内形成下电极,所述下电极的下表面形成有所述保护柱,所述保护柱用于确保所述下电极不与所述半导体衬底完全接触,该步骤包括:在所述第一二氧化硅层表面及所述第一开口内沉积第一Ge层,所述第一Ge层表面形成有与所述第一开口相对应的凹槽,在所述第一Ge层表面及所述凹槽内沉积第一多晶硅层作为下电极,并在所述凹槽内形成保护柱,以及在所述下电极表面沉积第二Ge层;
在所述Ge填充层表面依次沉积第二二氧化硅层及第三二氧化硅层,刻蚀所述第二二氧化硅层及所述第三二氧化硅层,以在对应于后续要形成阻挡结构的位置形成第二开口;
在所述第三二氧化硅层表面形成上电极;
在所述上电极、所述第三二氧化硅层表面及所述第二开口内沉积氮化硅层,位于所述第二开口内的所述氮化硅层形成所述阻挡结构;
刻蚀去除位于所述第三二氧化硅层表面的所述氮化硅层形成声孔;
背面刻蚀所述半导体衬底,形成贯穿所述半导体衬底的通孔;
去除所述第一二氧化硅层、所述Ge填充层、所述第二二氧化硅层及所述第三二氧化硅层。
2.根据权利要求1所述的包含半导体结构的传声器的制备方法,其特征在于,在所述第三二氧化硅层表面形成上电极包括以下步骤:
在所述第三二氧化硅层表面沉积第二多晶硅层;
图形化所述第二多晶硅层以形成所述上电极。
3.根据权利要求1所述的包含半导体结构的传声器的制备方法,其特征在于:采用H2O2去除所述Ge填充层。
4.一种半导体结构,所述半导体结构通过权利要求1至3任一项所述的制备方法制备而成,其特征在于,所述半导体结构由下至上依次包括半导体衬底、第一二氧化硅层、第一Ge层、下电极、第二Ge层、第二二氧化硅层、第三二氧化硅层、上电极及氮化硅层;
所述下电极底部形成有延伸至所述第一Ge层内的保护柱,所述保护柱用于确保所述下电极不与所述半导体衬底完全接触;
所述第一二氧化硅层内形成有对应所述保护柱的第一开口,所述第一开口被所述第一Ge层填充;
所述氮化硅层底部形成有延伸至所述第二二氧化硅层及所述第三二氧化硅层内的阻挡结构,所述氮化硅层内形成有贯穿所述氮化硅层的声孔;
所述半导体衬底内形成有贯穿所述半导体衬底的通孔。
CN201610078036.0A 2016-02-03 2016-02-03 半导体结构及包含所述半导体结构的传声器的制备方法 Active CN107040860B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610078036.0A CN107040860B (zh) 2016-02-03 2016-02-03 半导体结构及包含所述半导体结构的传声器的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610078036.0A CN107040860B (zh) 2016-02-03 2016-02-03 半导体结构及包含所述半导体结构的传声器的制备方法

Publications (2)

Publication Number Publication Date
CN107040860A CN107040860A (zh) 2017-08-11
CN107040860B true CN107040860B (zh) 2019-10-11

Family

ID=59533018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610078036.0A Active CN107040860B (zh) 2016-02-03 2016-02-03 半导体结构及包含所述半导体结构的传声器的制备方法

Country Status (1)

Country Link
CN (1) CN107040860B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202444620U (zh) * 2012-02-23 2012-09-19 苏州敏芯微电子技术有限公司 电容式微型硅麦克风
CN103281663A (zh) * 2013-06-27 2013-09-04 苏州敏芯微电子技术有限公司 集成电路与电容式微硅麦克风单片集成的制作方法
CN103402164A (zh) * 2013-08-02 2013-11-20 上海集成电路研发中心有限公司 一种mems麦克风结构及其制造方法
JP2014180702A (ja) * 2013-03-18 2014-09-29 New Japan Radio Co Ltd Mems素子およびその製造方法
CN104796832A (zh) * 2015-02-16 2015-07-22 迈尔森电子(天津)有限公司 Mems麦克风及其形成方法
CN104980858A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 Mems麦克风及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202444620U (zh) * 2012-02-23 2012-09-19 苏州敏芯微电子技术有限公司 电容式微型硅麦克风
JP2014180702A (ja) * 2013-03-18 2014-09-29 New Japan Radio Co Ltd Mems素子およびその製造方法
CN103281663A (zh) * 2013-06-27 2013-09-04 苏州敏芯微电子技术有限公司 集成电路与电容式微硅麦克风单片集成的制作方法
CN103402164A (zh) * 2013-08-02 2013-11-20 上海集成电路研发中心有限公司 一种mems麦克风结构及其制造方法
CN104980858A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 Mems麦克风及其形成方法
CN104796832A (zh) * 2015-02-16 2015-07-22 迈尔森电子(天津)有限公司 Mems麦克风及其形成方法

Also Published As

Publication number Publication date
CN107040860A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
US20190259684A1 (en) Robust Through-Silicon-Via Structure
CN106711084B (zh) 用于气隙形成的多阻挡件沉积
JP2017085099A5 (ja) 半導体装置の作製方法
US9142761B2 (en) Method for fabricating a magnetic tunnel junction device
CN107040860B (zh) 半导体结构及包含所述半导体结构的传声器的制备方法
CN104576598B (zh) 具有与有源区分隔开的电容器的半导体布置
US11167982B2 (en) Semiconductor arrangement and formation thereof
CN103855021B (zh) 一种FinFET器件的制造方法
CN104465506B (zh) 铜互连中空气隙的形成方法
CN106185787B (zh) 一种mems器件及其制备方法、电子装置
CN106910708A (zh) 具有局部互连结构的器件及其制造方法
CN102254821B (zh) 基于soi材料的mos电容器及其制作方法
CN108231544A (zh) 改善多晶硅台阶侧面金属残留的方法
CN108172579B (zh) 半导体存储器件结构及其制作方法
CN105206667B (zh) 接触插塞、mos、鳍式场效应晶体管,及其形成方法
GB2597430A (en) Vertically stacked fin semiconductor devices
CN104157579B (zh) 一种多沟道全包围栅极的半导体器件结构的制备方法
CN106653608A (zh) 一种基于体硅的SOI FinFET的制作方法
US20110269295A1 (en) Method of Forming a Semiconductor Wafer that Provides Galvanic Isolation
CN105575766B (zh) 一种半导体器件及其制造方法、电子装置
CN104112698B (zh) 一种硬掩膜叠层结构及其制作方法
US9590105B2 (en) Semiconductor device with metal alloy over fin, conductive layer over channel region of fin, and semiconductive layer over conductive layer and formation thereof
CN105206598B (zh) 半导体器件及其形成方法
CN107680934A (zh) 薄膜层形成结构及其形成方法、半导体器件
CN102790010B (zh) 改善可靠性的铜互连层制备方法及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant