CN107039455B - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN107039455B
CN107039455B CN201710061607.4A CN201710061607A CN107039455B CN 107039455 B CN107039455 B CN 107039455B CN 201710061607 A CN201710061607 A CN 201710061607A CN 107039455 B CN107039455 B CN 107039455B
Authority
CN
China
Prior art keywords
fin structure
fin
gate electrode
structures
finfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710061607.4A
Other languages
English (en)
Other versions
CN107039455A (zh
Inventor
谢志宏
廖忠志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107039455A publication Critical patent/CN107039455A/zh
Application granted granted Critical
Publication of CN107039455B publication Critical patent/CN107039455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例提供一种制造半导体元件的方法，形成第一鳍状场效晶体管包括第一鳍结构，第一栅极电极结构位于第一鳍结构上，及第一源极/漏极区域。形成第二鳍状场效晶体管包括第二鳍结构，第二栅极电极结构位于第二鳍结构上，及第二源极/漏极区域。第一磊晶层形成于第一鳍结构之上的第一源极/漏极区域之中，第二磊晶层形成于第二鳍结构之上的第二源极/漏极区域之中。第一鳍结构的宽度小于第二鳍结构的宽度。

Description

半导体元件及其制造方法
技术领域
本发明实施例涉及一种半导体集成电路，且特别有关于一种包括鳍状场效晶体管的静态随机存取存储器及其制造方法。
背景技术
当半导体工业进展至纳米科技制程节点以追求更高的元件密度、更高的效能、以及更低的成本，由于制造及设计问题两边的挑战，而引导至三维设计的发展，例如鳍状场效晶体管(fin field effect transistor,FinFET)及具高介电常数(high-k)材料的金属栅极结构的使用。金属栅极结构经常使用替代栅极(gate replacement)技术，而源极及漏极则以磊晶成长方式形成。此外，源极/漏极接点(条状接点)形成于源极及漏极之上。
发明内容
本发明实施例提供一种半导体元件，包括：第一鳍状场效晶体管及第二鳍状场效晶体管。第一鳍状场效晶体管包括第一鳍结构，第一栅极电极结构位于部分的第一鳍结构之上，及第一源极/漏极区域。第一鳍结构往第一方向延伸，第一栅极电极结构往与该第一方向交叉的一第二方向延伸。第二鳍状场效晶体管包括第二鳍结构，第二栅极电极结构位于部分的第二鳍结构之上，及第二源极/漏极区域。第二鳍结构往第一方向延伸，第二栅极电极结构往第二方向延伸。第一磊晶层形成于第一鳍结构之上的第一源极/漏极区域中。第二磊晶层形成于第二鳍结构之上的第二源极/漏极区域中。第一鳍结构于该第二方向的宽度小于第二鳍结构于该第二方向的宽度。
本发明实施例亦提供一种半导体元件，包括：第一静态随机存取存储器单元。第一静态随机存取存储器单元包括第一至第六鳍状场效晶体管。第一鳍状场效晶体管，由第一鳍结构及第二鳍结构，及第一栅极电极所形成，第一栅极电极位于部分的第一鳍结构及部分的第二鳍结构上。第二鳍状场效晶体管，由第一鳍结构及第二鳍结构，及第二栅极电极所形成，第二栅极电极位于部分的第一鳍结构及部分的第二鳍结构上。第三鳍状场效晶体管，由第三鳍结构及第二栅极电极所形成，第二栅极电极位于部分的第三鳍结构上。第四鳍状场效晶体管，由第四鳍结构及第五鳍结构，及第三栅极电极所形成，第三栅极电极位于部分的第四鳍结构及部分的第五鳍结构上。第五鳍状场效晶体管，由第四鳍结构及第五鳍结构，及第四栅极电极所形成，第四栅极电极位于部分的第四鳍结构及部分的第五鳍结构上。第六鳍状场效晶体管，由第六鳍结构及第四栅极电极所形成，第四栅极电极位于部分的第六鳍结构之上形成。第一、第二、第三、第六、第五、及第四鳍结构结构往第一方向延伸，并以此顺序在第二方向上排列，第二方向与第一方向交叉。第一至第四栅极电极往该第二方向延伸。第一、第二、第五、及第四鳍结构的宽度小于该第三及第六鳍结构的宽度。
本发明实施例另提供一种制造半导体元件的方法，包括：在一基板上形成往第一方向延伸的第一鳍结构、第二鳍结构、及第三鳍结构。形成栅极结构于第一至第三鳍结构之上，该栅极结构往与第一方向交叉的一第二方向延伸。第一鳍结构及第二鳍结构彼此相邻。第一及第二鳍结构在第二方向的宽度小于第三鳍结构在第二方向的宽度。
附图说明
以下将配合附图详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。
图1A及图1B是根据本发明的一实施例绘示出静态随机存取存储器单元的示例性布局(布局)结构。
图2至图13是根据本发明的一实施例绘示出包括鳍状场效晶体管的第一静态随机存取存储器单元制造过程中各阶段的示例性剖面图。
图14是根据一本发明实施例绘示出第二静态随机存取存储器单元的示例性剖面图。
附图标记说明：
F1、F2、F3、F4、F5、F6、F7、F8、F9、F10～鳍结构
GA1、GA2、GA3、GA4、GA5、GA6、GA7、GA8～栅极结构
MD1、MD2、MD3、MD4、MD5、MD6、MD7、MD8、MD9、MD10、MD11、MD12、MD13、MD14、MD15、MD16～条状接点
PG1、PG2、PG3、PG4～传送闸鳍状场效晶体管
PU1、PU2、PU3、PU4～拉升鳍状场效晶体管
PD1、PD2、PD3、PD4～拉升鳍状场效晶体管
10～基板
11～罩幕层
12～氧化物垫层
13～氮化硅罩幕层
14～硬罩幕图案
20、21、22、23、24、25～鳍结构
30～隔离绝缘层
42、44～栅极结构
43～侧壁间隔物
50～第一保护层
55～第二保护层
61、62、64、65～第一磊晶源极/漏极结构
63、66～合并的磊晶源极/漏极结构
72、74～第二磊晶源极/漏极结构
80～层间介电层
82、84～接点开口
92、94、96、98～条状接点
X1-X1、X2-X2、X3-X3～线
X、Y、Z～方向
W1、W2～宽度
H1、H2～高度
具体实施方式
以下公开许多不同的实施方法或是例子来实行本发明实施例的不同特征，以下描述具体的元件及其排列的实施例以阐述本发明实施例。当然这些实施例仅用以例示，且不该以此限定本发明实施例的范围。例如，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，亦即，第一特征与第二特征并非直接接触。此外，在不同实施例中可能使用重复的标号或标示，这些重复仅为了简单清楚地叙述本发明实施例，不代表所讨论的不同实施例及/或结构之间有特定的关系。
此外，其中可能用到与空间相关用词，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些空间相关用词为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。
图1A及1B是根据本发明的一实施例绘示出静态随机存取存储器单元的示例性布局结构。
图1A为包括六个鳍结构的第一静态随机存取存储器单元的示例性布局结构。图1A绘示出一静态随机存取存储器单元。多个第一静态随机存取存储器单元可形成静态随机存取存储器阵列，其中多个第一静态随机存取存储器单元为沿着行方向及列方向的矩阵。
第一静态随机存取存储器单元包括两个具有数据储存节点及补充数据储存节点的交叉耦合反相器。第一反相器的输出与第二反相器的输入耦合，第二反相器的输出与第一反相器的输入耦合。静态随机存取存储器单元还包括第一传送闸(pass-gate)鳍状场效晶体管PG1与第一反相器的输出及第二反相器的输入耦合，以及第二传送闸鳍状场效晶体管PG2与第二反相器的输出及第一反相器的输入耦合。
第一反相器包括第一第一导电型(第一拉升(pull-up))鳍状场效晶体管PU1及第一第二导电型(第一拉降(pull-down))鳍状场效晶体管PD1。第二反相器包括第二第一导电型(第二拉升)鳍状场效晶体管PU2及第二第二导电型(第二拉降)鳍状场效晶体管PD2。第一传送闸元件PG1及第二传送闸元件PG2为第二导电型元件。在此实施例中，第一导电型为P型及第二导电型为N型。当然，可能于另一实施例中，第一导电型为N型及第二导电型为P型。在此情形中静态随机存取存储器的其他单元根据此技术的常识做适当调整。
如图1A所绘示，第一传送闸鳍状场效晶体管PG1由第一鳍结构F1、第二鳍结构F2、及第一栅极结构GA1组成。未被第一栅极结构GA1覆盖的第一及第二鳍结构F1、F2的部分作为鳍状场效晶体管PG1的源极与漏极。值得注意的是，在本发明实施例中，源极及漏极可通用，以及「源极/漏极」或「S/D」这个用语意味源极及漏极之一。
第一拉降鳍状场效晶体管PD1由第一鳍结构F1、第二鳍结构F2、及第二栅极结构GA2组成。未被第二栅极结构GA2覆盖的第一及第二鳍结构F1、F2的部分作为鳍状场效晶体管PD1的源极与漏极。
第一拉升鳍状场效晶体管PU1由第三鳍结构F3及第二栅极结构GA2组成。未被第二栅极结构GA2覆盖的第三鳍结构F3作为鳍状场效晶体管PU1的源极及漏极。
第二传送闸鳍状场效晶体管PG2由第四鳍结构F4、第五鳍结构F5、及第三栅极结构GA3组成。未被第三栅极结构GA3覆盖的第四及第五鳍结构F4、F5的部分作为鳍状场效晶体管PG2的源极及漏极。
第二拉降鳍状场效晶体管PD2由第四鳍结构F4、第五鳍结构F5、及第四栅极结构GA4组成。未被第四栅极结构GA4覆盖的第四及第五鳍结构F4、F5的部分作为鳍状场效晶体管PD2的源极及漏极。
第二拉升鳍状场效晶体管PU2由第六鳍结构F6及第四栅极结构GA4组成。未被第四栅极结构GA4覆盖的第六鳍结构F6的部分作为鳍状场效晶体管PU2的源极及漏极。
请继续参见图1A，鳍状场效晶体管PG1、PD1、及PU1的漏极以第二条状接点MD2电性连接，作为数据储存节点。鳍状场效晶体管PG2、PD2、及PU2的漏极以第六条状接点MD6电性连接，作为补充数据储存节点。第二条状接点MD2形成于鳍状场效晶体管PG1及PD1的第一及第二鳍结构F1、F2共同漏极区域以及鳍状场效晶体管PU1的第三鳍结构F3漏极区域的上方。第六条状接点MD6形成于鳍状场效晶体管PG2及PD2的第四及第五鳍结构F4、F5共同漏极区域以及鳍状场效晶体管PU2的第六鳍结构F6漏极区域的上方。
第一条状接点MD1形成于鳍状场效晶体管PG1的第一及第二鳍结构F1、F2源极区域的上方。第三条状接点MD3形成于鳍状场效晶体管PD1的第一及第二鳍结构F1、F2源极区域的上方。第四条状接点MD4形成于鳍状场效晶体管PU1的第三鳍结构F3源极区域的上方。第五条状接点MD5形成于鳍状场效晶体管PG2的第四及第五鳍结构F4、F5源极区域的上方。第七条状接点MD7形成于鳍状场效晶体管PD2的第四及第五鳍结构F4、F5源极区域的上方。第八条状接点MD8形成于鳍状场效晶体管PU2的第六鳍结构F6源极区域的上方。
栅极结构包括栅极介电层及栅极电极。鳍结构的源极及漏极区域包括磊晶层形成于鳍结构之上。
第一及第二传送闸鳍状场效晶体管PG1、PG2的栅极电极与与第一字元线耦合。第一条状接点MD1与第一位元线耦合，第五条状接点MD5与第一补充位元线耦合。第三条状接点MD3及第七条状接点MD7与第一电位耦合，第四条状接点MD4及第八条状接点MD8与不同于第一电位的第二电位耦合。在一实施例中，第一电位为Vss，第二电位为Vdd。当第一导电型为N型，第二导电型为P型时，第一电位预设为Vdd及第二电位预设为Vss。
鳍结构沿Y方向延伸，并彼此平行于X方向，栅极结构沿X方向延伸。如图1A所绘示，第一，第二，第四及第五鳍结构F1、F2、F4、F5于X方向的第一宽度大约相同。第三及第六鳍结构F3、F6于X方向的第二宽度大约相同。第一宽度小于第二宽度。
图1B为包括四个鳍结构的第二静态随机存取存储器单元的示例性布局结构。图1B绘示出一静态随机存取存储器单元。多个第二静态随机存取存储器单元可形成静态随机存取存储器阵列，其中多个第二静态随机存取存储器单元为沿着行方向及列方向的矩阵。第二静态随机存取存储器单元与第一静态随机存取存储器单元形成于相同的半导体元件(晶片)中。
第二静态随机存取存储器单元与第一静态随机存取存储器具有大体上相似的结构，除了传送闸鳍状场效晶体管及拉降鳍状场效晶体管的鳍数目之外。
第二静态随机存取存储器单元包括第三传送闸鳍状场效晶体管PG3、第四传送闸鳍状场效晶体管PG4、第三第一导电型(第三拉升)鳍状场效晶体管PU3、第三第二导电型(第三拉降)鳍状场效晶体管PD3、第四第一导电型(第四拉升)鳍状场效晶体管PU4、及第四第二导电型(第四拉降)鳍状场效晶体管PD4。
如图1B所绘示，第三传送闸鳍状场效晶体管PG3由第七鳍结构F7及第五栅极结构GA5组成。第三拉降鳍状场效晶体管PD3由第七鳍结构F7及第六栅极结构GA6组成。第三拉升鳍状场效晶体管PU3由第八鳍结构F8及第六栅极结构GA6组成。
第四传送闸鳍状场效晶体管PG4由第九鳍结构F9及第七栅极结构GA7组成。第四拉降鳍状场效晶体管PD4由第九鳍结构F9及第八栅极结构GA8组成。第四拉升鳍状场效晶体管PU4由第十鳍结构F10及第八栅极结构GA8组成。
继续参见图1B，鳍状场效晶体管PG3、PD3、及PU3的漏极以第十条状接点MD10电性连接，作为数据储存节点。鳍状场效晶体管PG4、PD4、及PU4的漏极以第十四条状接点MD14电性连接，作为补充数据储存节点。第十条状接点MD10形成于鳍状场效晶体管PG3及PD3的第七鳍结构F7共同漏极区域及鳍状场效晶体管PU3的第八鳍结构F8漏极区域的上方。第十四条状接点MD14形成于鳍状场效晶体管PG4及PD4的第九鳍结构F9共同漏极区域及鳍状场效晶体管PU4的第十鳍结构F10漏极区域的上方。
第九条状接点MD9形成于鳍状场效晶体管PG3的第七鳍结构F7源极区域的上方。第十一条状接点MD11形成于鳍状场效晶体管PD3的第七鳍结构F7源极区域的上方。第十二条状接点MD12形成于鳍状场效晶体管PU3的第八鳍结构F8源极区域的上方。第十三条状接点MD13形成于鳍状场效晶体管PG4的第九鳍结构F9源极区域的上方。第十五条状接点MD15形成于鳍状场效晶体管PD4的第九鳍结构F9源极区域的上方。第十六条状接点MD16形成于鳍状场效晶体管PU4的第十鳍结构F10源极区域的上方。
第三及第四传送闸鳍状场效晶体管PG3、PG4的栅极电极与第二字元线耦合，第九条状接点MD9与第二位元线耦合，及第十三条状接点MD13与第二补充位元线耦合。第十一条状接点MD11及第十五条状接点MD15与第一电位耦合，第十二条状接点MD12及第十六条状接点MD16与第二电位耦合。
如图1B所绘示，第七至第十鳍结构F7-F10于X方向的第三宽度大约相同，并与第一静态随机存取存储器单元的第二宽度大约相同。
根据一本发明实施例，第2至图13绘示出包括鳍状场效晶体管的第一静态随机存取存储器单元制造过程中各阶段的示例性剖面图。可知的是，额外的过程可于第2至图13中制程之前、之中、及之后提供，部分下述的过程可被取代或删除，以提供本方法额外的实施例。过程/制程的次序可互换。
为制造鳍状场效晶体管元件的鳍结构，罩幕层11形成于基板10之上。罩幕层11以例如热氧化制程及/或化学气相沉积(chemical vapor deposition,CVD)形成。基板10为例如p型硅或锗基板，其杂质浓度范围约为1×1015cm-3至1×1016cm-3之间。在另一实施例中，基板为n型硅或锗基板，其杂质浓度范围约为1×1015cm-3至1×1016cm-3之间。
或者，基板10可包括其他元素半导体，例如锗；化合物半导体包括四四族化合物化合物半导体例如SiC及SiGe，三五族化合物半导体例如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP；或上述的组合。在一实施例中，基板10为绝缘层覆硅(silicon-on insulator,SOI)的硅层。非晶质的基板，例如非晶质硅或非晶质SiC，或绝缘材料如氧化硅也可用于基板10。基板10可包括被适当以杂质掺杂(例如，p型或n型导电型)的不同区域。
在一些实施例中，罩幕层11包括例如氧化物(如氧化硅)垫层12及氮化硅罩幕层13。
氧化物垫层12可由热氧化或化学气相沉积(chemical vapor deposition,CVD)制程形成。氮化硅罩幕层13可由例如物理气相沉积制程(physical vapor deposition，PVD)、溅镀法、化学气相沉积(chemical vapor deposition,CVD)、等离子体辅助化学气相沉积(plasma enhanced chemical vapor deposition,PECVD)、常压化学气相沉积(atmospheric pressure chemical vapor deposition,APCVD)、低压化学气相沉积(low-pressure chemical vapor deposition,LPCVD)、高密度等离子体化学气相沉积(highdensity plasma chemical vapor deposition,HDPCVD)制程、原子层沉积制程(atomiclayer deposition,ALD)、及/或其他制程形成。
在一些实施例中，氧化物垫层12的厚度约为2nm至15nm的范围，氮化硅罩幕层13的厚度约为2nm至50nm的范围。罩幕图案更进一步地形成于罩幕层之上。罩幕图案为例如微影过程中形成的光致抗蚀剂图案。
如图3所绘示，以罩幕图案作为蚀刻罩幕，形成氧化物垫层及氮化硅罩幕层中的硬罩幕图案14。图3对应于图1A中的X1-X1线。
接着，如图4所绘示，硬罩幕图案14作为蚀刻罩幕，以干蚀刻法及/或湿蚀刻法沟槽蚀刻，基板10被图案化成鳍结构20-25。图4对应于图1A中的X1-X1线，及鳍结构20-25个别对应于鳍结构F1、F2、F3、F6、F5、及F4。
鳍结构可用与基板10相同的材料制成，亦可连续延伸于基板10。在此实施例中，鳍结构以硅制成。鳍结构的硅层可为本质，或以适当的n型或p型杂质掺杂。
在一些实施例中，鳍结构的宽度约在5nm至40nm的范围。鳍结构20、21、24、及25在X方向的第一宽度W1小于鳍结构22及23在X方向的第二宽度W2。第一宽度及第二宽度在通道层中央量测，其中鳍结构的上部被栅极结构覆盖。
在一实施例中，鳍结构的高度(沿Z方向)约在100nm至300nm的范围。在另一个实施例中，约在50nm至100nm的范围。
在鳍结构20-25形成后，隔离绝缘层30形成于鳍结构之间的空间及/或鳍结构与基板10上其他元件之间的空间。隔离绝缘层30亦可被称为「浅沟槽隔离(shallow trenchisolation,STI)层」。隔离绝缘层30所使用的绝缘材料可包括单层或多层氧化硅、氮化硅、氮氧化硅(SiON)、碳氮氧化硅(SiOCN)、氟硅玻璃(fluorinated silica glass,FSG)、或低介电常数介电材料。隔离绝缘层以低压化学气相沉积(low-pressure chemical vapordeposition,LPCVD)、等离子体化学气相沉积(plasma chemical vapor deposition,plasma-CVD)、或可流动化学气相沉积(flowable chemical vapor deposition,flowable-CVD)形成。在可流动化学气相沉积，可沉积可流动介电材料以取代氧化硅。可流动介电材料，如名称所意味，可于沉积时「流动」以填充高深宽比的缝隙或空间。通常，多种化学品添加于含硅的前驱物，以使沉积的膜层流动。在一些实施例中，添加氮氢键。可流动的介电前驱物例如，特别是可流动的氧化硅前驱物，包括硅酸盐(silicate)、硅氧烷(siloxane)、甲基倍半硅氧烷(methyl silsesquioxane,MSQ)、氢倍半硅氧烷(hydrogen silsesquioxane,HSQ)、甲基倍半硅氧烷/氢倍半硅氧烷(MSQ/HSQ)、全氢硅氮烷(perhydrosilazane,TCPS)、全氢聚硅氮烷(perhydro-polysilazane,PSZ)、原硅酸四乙酯(tetraethylorthosilicate,TEOS)、或硅烷基胺(silyl-amine)，如三甲硅烷基胺(trisilylamine,TSA)。这些可流动的氧化硅材料形成于多过程制程。在可流动的膜层沉积之后，被固化然后被退火以移除所不希望的元素以形成氧化硅。当所不希望地元素被移除之后，可流动的的膜层致密化以及收缩。在一些实施例中，进行多次退火制程。可流动的膜层被固化及被退火不只一次。可流动的膜层可掺杂以硼或磷。
如图5所绘示，隔离绝缘层30一开始为厚层，因此鳍结构内嵌于此厚层，厚层被下凹(recess)以露出鳍结构20的上部。罩幕图案14在下凹隔离绝缘层30时被移除。
在一些实施例中，鳍结构的高度H1离隔离绝缘层30的上表面约在20nm至100nm的范围。在另一个实施例中，约为30nm至50nm的范围。在下凹隔离绝缘层30之前或之后，执行热制程如退火制程以改善隔离绝缘层30的品质。在某些实施例中，以快速热退火(rapidthermal annealing,RTA)在温度范围约为900℃至1050℃，约1.5秒至10秒，于惰性气体环境中如N2、Ar、或He环境执行热制程。
如图6A所绘示，在隔离绝缘层30形成后，栅极结构42及44个别形成于鳍结构20-22及24-25之上。图6A相对应于图1A的线X2-X2，图6B相对应于图1A的线X1-X1。
如图6A所绘示，栅极结构42及44往X方向延伸，此时鳍结构20-22、24、及25往Y方向延伸。栅极结构42对应于图1A中栅极结构GA2，栅极结构44对应于图1A中栅极结构GA3。在一些实施例中，鳍结构23亦位于栅极结构42下方。
为制造栅极结构42及44，介电层及多晶硅(poly silicon)层形成于隔离绝缘层30和露出的鳍结构上方，接着执行图案化过程以获得由多晶硅层及介电层制成的包括栅极图案的栅极结构。在一些实施例中，多晶硅层以硬罩幕图案化，硬罩幕依然留在栅极图案上。硬罩幕包括单层或多层绝缘材料。
在一些实施例中，介电层42可包括单层或多层氧化硅、氮化硅、氮氧化硅(siliconoxy-nitride)、或高介电常数介电质。在一些实施例中，介电层42的厚度范围约为2nm至20nm，在另一些实施例中，范围约为2nm至10nm。在一些实施例中，多晶硅层以化学气相沉积(chemical vapor deposition,CVD)形成。
在一些实施例中，使用栅极替代技术。在此情况下，栅极结构为虚拟(dummy)栅极结构，随后会被移除。
此外，如第6A及6B图所绘示，侧壁间隔物43形成于栅极结构两侧壁及露出的鳍结构上。侧壁间隔物43包括单层或多层绝缘材料，例如SiO2、SiN、SiON、SiOCN、或SiCN，以化学气相沉积(chemical vapor deposition,CVD)、物理气相沉积制程(physical vapordeposition，PVD)、原子层沉积制程(atomic layer deposition，ALD)、电子束蒸镀(e-beamevaporation)、或其他合适制程形成。低介电常数介电材料可用以作为侧壁间隔物。侧壁间隔物43以形成绝缘材料的覆层(blanket layer)及执行非等相性的蚀刻而形成。在一实施例中，侧壁间隔物层以氮化硅基材料制成，例如SiN、SiON、SiOCN、或SiCN。
接着，如图7所绘示，鳍结构22及23被第一保护层50覆盖。第一保护层50以包括氮化硅基材料的介电材料，如SiN、SiON、SiOCN、或SiCN所制成。在一实施例中，使用SiN为第一保护层50。第一保护层50以化学气相沉积(chemical vapor deposition,CVD)、物理气相沉积制程(physical vapor deposition，PVD)、原子层沉积制程(atomic layer deposition，ALD)、电子束蒸镀(e-beam evaporation)、或其他合适制程沉积绝缘膜层，及用微影制程及蚀刻制程图案化此绝缘膜层形成。
在形成第一保护层50之后，下凹鳍结构20、21、24、及25的上部，也就是未被第一保护层50覆盖的部分。如图8所绘示，鳍结构20、21、24、及25的上部被下凹(蚀刻)至等高或低于与隔离绝缘层30的上表面。在另一实施例中，鳍结构20、21、24、及25的下凹的上部高于隔离绝缘层30的上表面。
接着，如图9所绘示，第一磊晶源极/漏极结构61、62、64、及65个别形成于下凹的鳍结构20、21、24、及25之上。在一些实施例中，如图9所绘示，第一磊晶源极/漏极结构61及62合并为合并的磊晶源极/漏极结构63，第一磊晶源极/漏极结构64及65合并为合并的磊晶源极/漏极结构66。在一本发明实施例中，合并的磊晶源极/漏极结构63及66含孔隙(void)。
第一磊晶源极/漏极结构以与鳍结构(通道区域)晶格常数不同的单层或多层半导体材料制成。当鳍结构由硅制成，第一磊晶源极/漏极结构61、62、64、及65包括SiP、SiC、或SiCP供n型鳍状场效晶体管用。磊晶源极/漏极结构磊晶形成于下凹鳍结构的上部的上方，因此具有结晶结构。因为形成鳍结构基板的晶体方向(例如，(100)平面)，第一磊晶源极/漏极结构61、62、64、及65横向成长并具有类金刚石形状。
第一磊晶源极/漏极结构可成长于温度约为600至800℃，压力约为80至150Torr，使用含硅气体如SiH4、Si2H6、或SiCl2H2，含碳气体如CH4或C2H6，及/或掺杂气体如PH3。
如图10所绘示，在形成合并的磊晶源极/漏极结构63及66之后，第一保护层50被移除，合并的磊晶源极/漏极结构63及66被第二保护层55覆盖。第二保护层55与第一保护层50以相似的材料制成。
在形成第二保护层之后，下凹鳍结构22及23的上部。如图10所绘示，鳍结构22及23的上部被下凹(蚀刻)至等高或高于与隔离绝缘层30的上表面。在其他实施例中，鳍结构22及23的上部分低于隔离绝缘层30的上表面。在一本发明实施例中，如图10所绘示，鳍结构20、21、24、及25的高度H1小于鳍结构22及23的高度H2。
接着，如图11所绘示，第二磊晶源极/漏极结构72及74个别形成于下凹的鳍结构22及23之上。在一些实施例中，如图11所绘示，第二磊晶源极/漏极结构72及74并未合并。在其他实施例中，第二磊晶源极/漏极结构72及74并未合并为含孔隙的合并的磊晶源极/漏极结构。
第二磊晶源极/漏极结构以与鳍结构(通道区域)晶格常数不同的单层或多层半导体材料制成。当鳍结构由硅制成，第二磊晶源极/漏极结构72及74包括SiGe或Ge供p型鳍状场效晶体管用。第二磊晶源极/漏极结构磊晶形成于下凹鳍结构的上部的上方，因此具有结晶结构。因为形成鳍结构基板的晶体方向(例如，(100)平面)，第二磊晶源极/漏极结构72及74横向成长并具有类金刚石形状。
第二磊晶源极/漏极结构可成长于温度约为600至800℃，压力约为80至150Torr，使用含硅气体如SiH4、Si2H6或SiCl2H2，及/或含锗气体如GeH4、Ge2H6或GeCl2H2。
于上述实施例中，第二磊晶源极/漏极结构(如p型鳍状场效晶体管)形成于第一磊晶源极/漏极结构(如n型鳍状场效晶体管)之后。在另一些实施例中，n型鳍状场效晶体管的第一磊晶源极/漏极结构形成于p型鳍状场效晶体管第二磊晶源极/漏极结构之后。此外，在一些实施例中，第一及第二磊晶源极/漏极结构形成后，硅化物层形成于第一及第二磊晶源极/漏极结构之上。
第二磊晶源极/漏极结构形成后，第二保护层55被例如湿蚀刻移除。第一层间介电(interlayer dielectric,ILD)层80形成于合并的磊晶源极/漏极结构63及66以及第二磊晶源极/漏极结构72及74之上。
第一层间介电层80包括单层或多层绝缘材料，例如SiO2、SiON、或SiOC、或低介电常数介电材料。在一实施例中，SiO2用以作为第一层间介电层80。在一些实施例中，接点蚀刻停止层(未绘示)包括单层或多层绝缘的材料，例如SiN、SiON、SiOCN、或SiCN，形成于第一层间介电层80之前。
接着，如图12所绘示，使用微影制程及蚀刻制程，接点开口82及84形成于第一层间介电层80中。
接着，如图13所绘示，填充导电材料于接点开口82及84中，从而形成条状接点92及94，条状接点92及94个别对应于图1A中的条状接点MD2及MD6。条状接点92及94以形成厚导电材料层于图12中的结构之上，然后执行平坦化制程，例如回蚀(etch-back)制程及化学机械研磨(chemical mechanical polishing,CMP)制程形成。条状接点可包括单层或多层的任何合适材料，例如Co、W、Ti、Ta、Cu、Al、及/或Ni、及/或上述的氮化物。此外，在一些实施例中，如果未在第一层间介电层80之前形成的话，在导电材料形成于接点开口前，硅化物层形成于第一及第二磊晶源极/漏极结构之上。
如图13所绘示，由于每一鳍结构22及23(p型鳍状场效晶体管)的宽度大于鳍结构20、21、24、及25(n型鳍状场效晶体管)，第二磊晶源极/漏极结构的体积较大。因此，条状接点92或94与每一第二磊晶源极/漏极结构间的接点面积变大。尽管鳍结构20、21、24、及25的宽度相对窄，由于合并的结构，可得大的条状接点92或94与合并的磊晶源极/漏极结构63或64之间的接点面积。
在一些实施例中，以替代栅极技术形成金属栅极结构(未绘示)于形成第一层间介电80之后及形成接点开口82及84之前。
在形成条状接点92及94之后，执行进一步的互补式金属氧化物半导体(CMOS)制程以形成各种特征，例如额外的层间介电层、接点/导孔、互连金属层、及钝化层等等。
根据一本发明实施例，图14绘示出第二静态随机存取存储器单元的示例性剖面图。图14对应于图1B中条状接点96及98形成后的线X3-X3。鳍结构26、27、28及29个别对应于图1B中鳍结构F7、F8、F10、及F9。条状接点96及98个别对应于图1B中条状接点MD10及MD14。
制造图14中的第二静态随机存取存储器单元结构可与制造图13中第一静态随机存取存储器单元的过程大体上相似。
在图14中，n型鳍状场效晶体管的第三磊晶源极/漏极结构67及68个别形成于鳍结构26及29之上。p型鳍状场效晶体管的第四磊晶源极/漏极结构76及78个别形成于鳍结构27及28之上。第三磊晶源极/漏极结构与第一磊晶源极/漏极结构同时形成，第四磊晶源极/漏极结构与第二磊晶源极/漏极结构同时形成。
如图14所绘示，由于第二静态随机存取存储器单元的每一鳍结构26-29的宽度大于第一静态随机存取存储器单元中n型鳍状场效晶体管的鳍结构20、21、24、及25，并与第一静态随机存取存储器单元中p型鳍状场效晶体管的鳍结构22及23相同，第三及第四磊晶源极/漏极结构的体积较大。因此，条状接点96、98与第三及第四磊晶源极/漏极结构间的接点面积变大。
在形成条状接点96及98之后，执行进一步的互补式金属氧化物半导体(CMOS)制程以形成各种特征，例如额外的层间介电层、接点/导孔、互连金属层、及钝化层等等。
在前述的实施例中，描述了第一静态随机存取存储器单元及第二静态随机存取存储器单元的制造过程及结构。然而，上述的制造过程及结构可应用于其他半导体电路，例如逻辑电路。
在本发明实施例中，由于使用宽度较大的鳍结构，形成于鳍结构之上的磊晶源极/漏极结构体积变大，因此增加磊晶源极/漏极结构与条状接点间的接点面积。此外，使用合并的磊晶源极/漏极结构，宽度较小的鳍结构可得较大的磊晶源极/漏极结构与条状接点间的接点面积，同时因使用两鳍结构(两通道)获得更大的电流。另外，通过控制下凹蚀刻鳍结构20、21、24、及25及鳍结构22及23的量，有可能控制场效晶体管的短通道效应(shortchannel effect)及饱和电流(Isat)。
应被了解的是，并非所有的优点必然在此处被讨论，并不需要所有实施例或范例都具备特定优点，其他实施例或例子可能提供其他的优点。
根据本发明实施例的一方面，半导体元件包括第一鳍状场效晶体管及第二鳍状场效晶体管。第一鳍状场效晶体管包括第一鳍结构，第一栅极电极结构位于部分的第一鳍结构之上，及第一源极/漏极区域。第一鳍结构往第一方向延伸，第一栅极电极结构往与该第一方向交叉的一第二方向延伸。第二鳍状场效晶体管包括第二鳍结构，第二栅极电极结构位于部分的第二鳍结构之上，及第二源极/漏极区域。第二鳍结构往第一方向延伸，第二栅极电极结构往第二方向延伸。第一磊晶层形成于第一鳍结构之上的第一源极/漏极区域中。第二磊晶层形成于第二鳍结构之上的第二源极/漏极区域中。第一鳍结构于该第二方向的宽度小于第二鳍结构于该第二方向的宽度。
在一些实施例中，其中：
该第一磊晶层与该第一鳍结构由不同材料制成，且该第二磊晶层材料与该第二鳍结构由不同材料制成，及
介于该第一磊晶层及至少一个该第一鳍结构之间的一第一界面比介于该第二磊晶层及至少一个该第二鳍结构之间的一第二界面更靠近一基板。
在一些实施例中，还包括一隔离绝缘层，且该第一及第二鳍结构的底部嵌入该隔离绝缘层中，
其中该第一界面位于该隔离绝缘层的一上表面以下。
在一些实施例中，其中该第二界面位于该隔离绝缘层的该上表面以上。
在一些实施例中，其中该第一鳍结构及该第二鳍结构于该第二方向上彼此相邻。
在一些实施例中，其中该第一栅极结构及该第二栅极结构相连以组成一栅极结构。
在一些实施例中，其中：
该第一鳍状场效晶体管还包括一第三鳍结构往该第一方向延伸，并于该第二方向相邻于该第一鳍结构，该第一栅极电极结构位于部分的该第三鳍结构之上，及
一第三磊晶层形成于该第三鳍结构之上，并与该第一磊晶层合并。
在一些实施例中，其中该第三鳍结构于该第二方向的宽度小于该第二鳍结构于该第二方向的宽度。
在一些实施例中，其中该第三鳍结构于该第二方向的宽度与该第一鳍结构于该第二方向的宽度相同。
根据本发明实施例的另一方面，半导体元件包括第一静态随机存取存储器单元。第一静态随机存取存储器单元包括第一至第六鳍状场效晶体管。第一鳍状场效晶体管，由第一鳍结构及第二鳍结构，及第一栅极电极所形成，第一栅极电极位于部分的第一鳍结构及部分的第二鳍结构上。第二鳍状场效晶体管，由第一鳍结构及第二鳍结构，及第二栅极电极所形成，第二栅极电极位于部分的第一鳍结构及部分的第二鳍结构上。第三鳍状场效晶体管，由第三鳍结构及第二栅极电极所形成，第二栅极电极位于部分的第三鳍结构上。第四鳍状场效晶体管，由第四鳍结构及第五鳍结构，及第三栅极电极所形成，第三栅极电极位于部分的第四鳍结构及部分的第五鳍结构上。第五鳍状场效晶体管，由第四鳍结构及第五鳍结构，及第四栅极电极所形成，第四栅极电极位于部分的第四鳍结构及部分的第五鳍结构上。第六鳍状场效晶体管，由第六鳍结构及第四栅极电极所形成，第四栅极电极位于部分的第六鳍结构之上形成。第一、第二、第三、第六、第五、及第四鳍结构结构往第一方向延伸，并以此顺序在第二方向上排列，第二方向与第一方向交叉。第一至第四栅极电极往该第二方向延伸。第一、第二、第五、及第四鳍结构的宽度小于该第三及第六鳍结构的宽度。
在一些实施例中，其中：
该第一鳍状场效晶体管还包括一第一源极/漏极区域，
该第一源极/漏极区域包括一第一磊晶层形成于该第一鳍结构之上，及一第二磊晶层形成该第二鳍结构之上，及
该第一磊晶层与该第二磊晶层合并。
在一些实施例中，还包括：
一合并的第一磊晶层，连接并形成于该第一鳍结构及该第二鳍结构之上；及
一合并的第二磊晶层，连接并形成于该第四鳍结构及该第五鳍结构之上。
在一些实施例中，还包括：
一第三磊晶层形成于第三鳍结构之上；及
一第四磊晶层形成于第六鳍结构之上，其中：
该合并的第一磊晶层与该第一及第二鳍结构由不同材料制成，该第三磊晶层与该第三鳍结构由不同材料制成，及
介于该第一磊晶层及至少一个该第一鳍结构及该第二鳍结构之间的一第一界面比介于该第三磊晶层及该第三鳍结构之间的一第二界面更靠近基板。
在一些实施例中，还包括一隔离绝缘层，且该第一至第六鳍结构的底部嵌入于该隔离绝缘层中，
其中该第一界面位于该隔离绝缘层的上表面之下。
在一些实施例中，还包括一隔离绝缘层，且该第一至第六鳍结构的底部嵌入于该隔离绝缘层中，
其中该第二界面位于该隔离绝缘层的上表面以上。
在一些实施例中，还包括一第二静态随机存取存储器单元，其中该第二静态随机存取存储器单元包括：
一第七鳍状场效晶体管，由一第七鳍结构及一第五栅极电极所形成，该第五栅极电极位于部分的该第七鳍结构上；
一第八鳍状场效晶体管，由该第七鳍结构及一第六栅极电极所形成，该第六栅极电极位于部分的该第七鳍结构上；
一第九鳍状场效晶体管，由一第八鳍结构及该第六栅极电极所形成，该第六栅极电极位于部分的该第八鳍结构上；
一第十鳍状场效晶体管，由一第九鳍结构及一第七栅极电极所形成，该第七栅极电极位于部分的该第九鳍结构上；
一第十一鳍状场效晶体管，由该第九鳍结构及一第八栅极电极所形成，该第八栅极电极位于部分的该第九鳍结构上；及
一第十二鳍状场效晶体管，由一第十鳍结构及该第八栅极电极所形成，该第八栅极电极位于部分的该第十鳍结构上，其中：
该第七、第八、第十、及第九鳍结构沿该第一方向延伸，并于该第二方向依此序排列，
该第五至第八栅极电极沿该第二方向延伸，
该第七至第十鳍结构的宽度大于该第一、第二、第五、及第四鳍结构的宽度。
根据本发明实施例的另一方面，于制造半导体元件的方法中，在一基板上形成往第一方向延伸的第一鳍结构、第二鳍结构、及第三鳍结构。形成栅极结构于第一至第三鳍结构之上，该栅极结构往与第一方向交叉的一第二方向延伸。第一鳍结构及第二鳍结构彼此相邻。第一及第二鳍结构在第二方向的宽度小于第三鳍结构在第二方向的宽度。
在一些实施例中，还包括：
形成一第一源极/漏极磊晶层于该第一鳍结构之上；
形成一第二源极/漏极磊晶层于该第二鳍结构之上；及
形成一第三源极/漏极磊晶层于该第三鳍结构之上，
其中该第一源极/漏极磊晶层与该第二源极/漏极磊晶层合并。
在一些实施例中，其中：
形成该第一源极/漏极磊晶层的步骤包括下凹该第一鳍结构，
形成该第二源极/漏极磊晶层的步骤包括下凹该第二鳍结构，
形成该第三源极/漏极磊晶层的步骤包括下凹该第三鳍结构，及
该第一及第二鳍结构相较于该第三鳍结构下凹更深。
在一些实施例中，其中：
该第一及第二鳍结构及该栅极结构组成一第一导电型场效晶体管，及
该第三鳍结构及该栅极结构组成一与该第一导电型不同的第二导电型场效晶体管。
上述内容概述许多实施例的特征，因此任何所属技术领域技术人员，可更加理解本发明实施例的各面向。任何所属技术领域技术人员，可能无困难地以本发明实施例为基础，设计或修改其他制程及结构，以达到与本发明实施例实施例相同的目的及/或得到相同的优点。任何所属技术领域技术人员也应了解，在不脱离本发明实施例的精神和范围内做不同改变、代替及修改，如此等效的创造并没有超出本发明实施例的精神及范围。

Claims (16)

1.一种半导体元件，包括：
一第一鳍状场效晶体管，包括：一第一鳍结构、一第一栅极电极结构位于部分的该第一鳍结构之上、及一第一源极/漏极区域，该第一鳍结构往一第一方向延伸，且该第一栅极电极结构往与该第一方向交叉的一第二方向延伸；及
一第二鳍状场效晶体管，包括：一第二鳍结构、一第二栅极电极结构位于部分的该第二鳍结构之上、及一第二源极/漏极区域，该第二鳍结构往该第一方向延伸，且该第二栅极电极结构往该第二方向延伸，其中：
一合并的磊晶层，形成于该第一鳍结构之上的该第一源极/漏极区域中，
一第二磊晶层，形成于该第二鳍结构之上的该第二源极/漏极区域中，及
该第一鳍结构于该第二方向的宽度小于该第二鳍结构于该第二方向的宽度，其中该第一鳍状场效晶体管还包括一第三鳍结构往该第一方向延伸，并于该第二方向相邻于该第一鳍结构，该第一栅极电极结构位于部分的该第三鳍结构之上，及
该合并的磊晶层形成于该第三鳍结构之上，其宽度小于该第二鳍结构的宽度。
2.如权利要求1所述的半导体元件，其中：
该合并的磊晶层与该第一鳍结构由不同材料制成，且该第二磊晶层材料与该第二鳍结构由不同材料制成，及
介于该合并的磊晶层及至少一个该第一鳍结构之间的一第一界面比介于该第二磊晶层及至少一个该第二鳍结构之间的一第二界面更靠近一基板。
3.如权利要求2所述的半导体元件，还包括一隔离绝缘层，且该第一及第二鳍结构的底部嵌入该隔离绝缘层中，
其中该第一界面位于该隔离绝缘层的一上表面以下。
4.如权利要求3所述的半导体元件，其中该第二界面位于该隔离绝缘层的该上表面以上。
5.如权利要求1所述的半导体元件，其中该第一鳍结构及该第二鳍结构于该第二方向上彼此相邻。
6.如权利要求5所述的半导体元件，其中该第一栅极结构及该第二栅极结构相连以组成一栅极结构。
7.如权利要求1所述的半导体元件，其中该第三鳍结构于该第二方向的宽度与该第一鳍结构于该第二方向的宽度相同。
8.一种半导体元件，包括一第一静态随机存取存储器单元，其中该第一静态随机存取存储器单元包括：
一第一鳍状场效晶体管，由一第一鳍结构及一第二鳍结构，及一第一栅极电极所形成，该第一栅极电极位于部分的该第一鳍结构及部分的该第二鳍结构上；
一第二鳍状场效晶体管，由该第一鳍结构及该第二鳍结构，及一第二栅极电极所形成，该第二栅极电极位于部分的该第一鳍结构及部分的该第二鳍结构上；
一第三鳍状场效晶体管，由一第三鳍结构及该第二栅极电极所形成，该第二栅极结构位于部分的该第三鳍结构上；
一第四鳍状场效晶体管，由一第四鳍结构及一第五鳍结构，及一第三栅极电极所形成，该第三栅极电极位于部分的该第四鳍结构及部分的该第五鳍结构上；
一第五鳍状场效晶体管，由该第四鳍结构及该第五鳍结构，及一第四栅极电极所形成，该第四栅极电极位于部分的该第四鳍结构及部分的该第五鳍结构上；及
一第六鳍状场效晶体管，由一第六鳍结构及该第四栅极电极所形成，该第四栅极电极位于部分的该第六鳍结构上，其中：
该第一、第二、第三、第六、第五、及第四鳍结构往一第一方向延伸，并以此顺序在一第二方向上排列，该第二方向与该第一方向交叉，
该第一至第四栅极电极往该第二方向延伸，
该第一、第二、第五、及第四鳍结构的宽度小于该第三及第六鳍结构的宽度，其中：
该第一鳍状场效晶体管还包括一第一源极/漏极区域，
该第一源极/漏极区域包括一合并的第一磊晶层形成于该第一鳍结构及该第二鳍结构之上。
9.如权利要求8所述的半导体元件，还包括：
一合并的第二磊晶层，连接并形成于该第四鳍结构及该第五鳍结构之上。
10.如权利要求9所述的半导体元件，还包括：
一第三磊晶层形成于第三鳍结构之上；及
一第四磊晶层形成于第六鳍结构之上，其中：
该合并的第一磊晶层与该第一及第二鳍结构由不同材料制成，该第三磊晶层与该第三鳍结构由不同材料制成，及
介于该第一磊晶层及至少一个该第一鳍结构及该第二鳍结构之间的一第一界面比介于该第三磊晶层及该第三鳍结构之间的一第二界面更靠近基板。
11.如权利要求10所述的半导体元件，还包括一隔离绝缘层，且该第一至第六鳍结构的底部嵌入于该隔离绝缘层中，
其中该第一界面位于该隔离绝缘层的上表面之下。
12.如权利要求10所述的半导体元件，还包括一隔离绝缘层，且该第一至第六鳍结构的底部嵌入于该隔离绝缘层中，
其中该第二界面位于该隔离绝缘层的上表面以上。
13.如权利要求8所述的半导体元件，还包括一第二静态随机存取存储器单元，其中该第二静态随机存取存储器单元包括：
一第七鳍状场效晶体管，由一第七鳍结构及一第五栅极电极所形成，该第五栅极电极位于部分的该第七鳍结构上；
一第八鳍状场效晶体管，由该第七鳍结构及一第六栅极电极所形成，该第六栅极电极位于部分的该第七鳍结构上；
一第九鳍状场效晶体管，由一第八鳍结构及该第六栅极电极所形成，该第六栅极电极位于部分的该第八鳍结构上；
一第十鳍状场效晶体管，由一第九鳍结构及一第七栅极电极所形成，该第七栅极电极位于部分的该第九鳍结构上；
一第十一鳍状场效晶体管，由该第九鳍结构及一第八栅极电极所形成，该第八栅极电极位于部分的该第九鳍结构上；及
一第十二鳍状场效晶体管，由一第十鳍结构及该第八栅极电极所形成，该第八栅极电极位于部分的该第十鳍结构上，其中：
该第七、第八、第十、及第九鳍结构沿该第一方向延伸，并于该第二方向依此序排列，
该第五至第八栅极电极沿该第二方向延伸，
该第七至第十鳍结构的宽度大于该第一、第二、第五、及第四鳍结构的宽度。
14.一种半导体元件的制造方法，该方法包括：
在一基板上形成往一第一方向延伸的一第一鳍结构、一第二鳍结构、及一第三鳍结构；及
形成一栅极结构于该第一至第三鳍结构之上，该栅极结构往与该第一方向交叉的一第二方向延伸；
形成一合并的源极/漏极磊晶层于该第一鳍结构及该第二鳍结构之上；及
形成一第三源极/漏极磊晶层于该第三鳍结构之上，其中：
该第一鳍结构及该第二鳍结构彼此相邻，及
该第一及第二鳍结构在该第二方向的宽度小于该第三鳍结构在该第二方向的宽度。
15.如权利要求14所述的半导体元件的制造方法，其中：
形成该合并的源极/漏极磊晶层的步骤包括下凹该第一鳍结构以及该第二鳍结构，
形成该第三源极/漏极磊晶层的步骤包括下凹该第三鳍结构，及
该第一及第二鳍结构相较于该第三鳍结构下凹更深。
16.如权利要求14所述的半导体元件的制造方法，其中：
该第一及第二鳍结构及该栅极结构组成一第一导电型场效晶体管，及
该第三鳍结构及该栅极结构组成一与该第一导电型不同的第二导电型场效晶体管。
CN201710061607.4A 2016-01-29 2017-01-26 半导体元件及其制造方法 Active CN107039455B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662289157P 2016-01-29 2016-01-29
US62/289,157 2016-01-29
US15/340,025 US10050043B2 (en) 2016-01-29 2016-11-01 Static random access memory (SRAM) using FinFETs with varying widths of fin structures
US15/340,025 2016-11-01

Publications (2)

Publication Number Publication Date
CN107039455A CN107039455A (zh) 2017-08-11
CN107039455B true CN107039455B (zh) 2020-03-31

Family

ID=59387120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710061607.4A Active CN107039455B (zh) 2016-01-29 2017-01-26 半导体元件及其制造方法

Country Status (4)

Country Link
US (2) US10050043B2 (zh)
KR (2) KR20170090994A (zh)
CN (1) CN107039455B (zh)
TW (1) TWI616984B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050043B2 (en) * 2016-01-29 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory (SRAM) using FinFETs with varying widths of fin structures
US20180151716A1 (en) 2016-11-28 2018-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof
CN108122976B (zh) * 2016-11-29 2020-11-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、以及sram
KR102568562B1 (ko) * 2017-01-24 2023-08-18 삼성전자주식회사 반도체 장치
CN109309052B (zh) * 2017-07-26 2020-10-16 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN116190238A (zh) 2017-08-03 2023-05-30 联华电子股份有限公司 半导体元件及其制作方法
US10658242B2 (en) * 2017-11-21 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with Fin structures
US10867998B1 (en) * 2017-11-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure cutting process and structures formed thereby
US10510894B2 (en) * 2017-11-30 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure having different distances to adjacent FinFET devices
TWI750316B (zh) * 2018-02-09 2021-12-21 聯華電子股份有限公司 1-1強制性鰭狀堆疊反向器及形成強制性鰭狀堆疊反向器的方法
US11404423B2 (en) * 2018-04-19 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd Fin-based strap cell structure for improving memory performance
US10854603B2 (en) * 2018-06-29 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11011426B2 (en) * 2018-11-21 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102582074B1 (ko) * 2018-12-28 2023-09-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11094695B2 (en) * 2019-05-17 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device and method of forming the same
JP2021044399A (ja) * 2019-09-11 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208496A (zh) * 2012-01-12 2013-07-17 台湾积体电路制造股份有限公司 Sram单元和阵列
CN103227152A (zh) * 2012-01-26 2013-07-31 格罗方德半导体公司 利用侧壁图像转移技术形成sram装置的方法
CN103515390A (zh) * 2012-06-29 2014-01-15 台湾积体电路制造股份有限公司 包括具有不同鳍轮廓的finfet的集成电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709303B2 (en) 2006-01-10 2010-05-04 Freescale Semiconductor, Inc. Process for forming an electronic device including a fin-type structure
US8362568B2 (en) 2009-08-28 2013-01-29 International Business Machines Corporation Recessed contact for multi-gate FET optimizing series resistance
US8685825B2 (en) 2011-07-27 2014-04-01 Advanced Ion Beam Technology, Inc. Replacement source/drain finFET fabrication
US9576978B2 (en) * 2012-10-09 2017-02-21 Samsung Electronics Co., Ltd. Cells including at least one fin field effect transistor and semiconductor integrated circuits including the same
CN104733312B (zh) 2013-12-18 2018-09-07 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US10050043B2 (en) * 2016-01-29 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory (SRAM) using FinFETs with varying widths of fin structures
US10147802B2 (en) * 2016-05-20 2018-12-04 Globalfoundries Inc. FINFET circuit structures with vertically spaced transistors and fabrication methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208496A (zh) * 2012-01-12 2013-07-17 台湾积体电路制造股份有限公司 Sram单元和阵列
CN103227152A (zh) * 2012-01-26 2013-07-31 格罗方德半导体公司 利用侧壁图像转移技术形成sram装置的方法
CN103515390A (zh) * 2012-06-29 2014-01-15 台湾积体电路制造股份有限公司 包括具有不同鳍轮廓的finfet的集成电路

Also Published As

Publication number Publication date
KR20180133831A (ko) 2018-12-17
TW201737419A (zh) 2017-10-16
US20180374858A1 (en) 2018-12-27
US10177158B1 (en) 2019-01-08
US10050043B2 (en) 2018-08-14
KR102161021B1 (ko) 2020-10-05
CN107039455A (zh) 2017-08-11
KR20170090994A (ko) 2017-08-08
TWI616984B (zh) 2018-03-01
US20170221907A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
CN107039455B (zh) 半导体元件及其制造方法
CN107093630B (zh) 半导体装置及其制造方法
US11948839B2 (en) Power reduction in finFET structures
CN111834361B (zh) 半导体器件及其制造方法
US10134844B2 (en) Semiconductor device including fin structures disposed over buffer structures
US20210249519A1 (en) Finfet structure with airgap and method of forming the same
US20220344503A1 (en) Inner Spacers for Gate-All-Around Semiconductor Devices
US9865709B2 (en) Selectively deposited spacer film for metal gate sidewall protection
US10510619B2 (en) Semiconductor structure and method for manufacturing the same
US20240186184A1 (en) Power reduction in finfet structures
TW202234726A (zh) 半導體裝置及用於製造奈米片中之電容器之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant