CN107026184B - 集成晶片结构及其形成方法 - Google Patents

集成晶片结构及其形成方法 Download PDF

Info

Publication number
CN107026184B
CN107026184B CN201710061474.0A CN201710061474A CN107026184B CN 107026184 B CN107026184 B CN 107026184B CN 201710061474 A CN201710061474 A CN 201710061474A CN 107026184 B CN107026184 B CN 107026184B
Authority
CN
China
Prior art keywords
die
conductor
integrated
passivation layer
integrated wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710061474.0A
Other languages
English (en)
Other versions
CN107026184A (zh
Inventor
何承颖
卢彦池
洪丰基
王俊智
杨敦年
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107026184A publication Critical patent/CN107026184A/zh
Application granted granted Critical
Publication of CN107026184B publication Critical patent/CN107026184B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H01L27/14818—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08137—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

在本公开的某些实施例中，涉及集成晶片结构，其具有导体遮蔽结构的配置，以避免第一裸晶中的装置制造的辐射影响第二裸晶中的影像感应元件。导体接合结构具有附有一个或多个半导体装置的第一集成晶片裸晶以及附有影像感应元件阵列的第二集成晶片裸晶。混合接合界面区排列于第一集成晶片裸晶与第二集成晶片裸晶之间。导体接合结构排列于混合接合界面区之中，且配置为将第一集成晶片裸晶电性连接于第二集成晶片裸晶。导体遮蔽结构排列于混合接合界面区之中，且在一个或多个半导体装置与影像感应元件阵列之间横向延伸。

Description

集成晶片结构及其形成方法
技术领域
本公开实施例涉及集成电路技术，特别涉及集成晶片结构及其形成方法。
背景技术
具有影像感应器的集成电路，是广泛地用于现今的电子装置，例如相机与行动电话。用于集成电路的影像感应器经常包含电荷耦合装置(charge coupled devices；CCDs)或互补式金属－氧化物－半导体(complementary metal-oxide semiconductor；CMOS)装置。上述装置都是根据光电效应而作动，将入射的辐射转换为电性信号。近年来，互补式金属－氧化物－半导体影像感应器已变得普及，由于其低耗能、尺寸小、资料处理快速、直接输出资料及低制造成本。
发明内容
一实施例是提供一种集成晶片结构，包含：一第一集成晶片裸晶，具有一个或多个半导体装置；一第二集成晶片裸晶，具有一影像感应元件阵列；一混合接合界面区，排列于上述第一集成晶片裸晶与上述第二集成晶片裸晶之间；一导体接合结构，排列于上述混合接合界面区之中，且配置为将上述第一集成晶片裸晶电性连接于上述第二集成晶片裸晶；以及一导体遮蔽结构，排列于上述混合接合界面区之中，且在上述一个或多个半导体装置与上述影像感应元件阵列之间横向延伸。
另一实施例是提供一种集成晶片结构，包含：多个第一金属互连层，排列在具有一个或多个半导体装置的一第一基板上方的一第一介电结构中；多个第二金属互连层，排列在一第二介电结构中，上述第二介电结构排列在上述第一介电结构与具有一影像感应元件阵列的一第二基板之间；一导体接合结构，排列在上述第一介电结构与上述第二介电结构之间，配置为将上述多个第一金属互连层电性连接于上述多个第二金属互连层；以及一导体遮蔽结构，在铅直方向是排列于上述第一介电结构与上述第二介电结构之间，且在一第一方向及直交于上述第一方向的上述第二方向横向延伸而经过上述一个或多个半导体装置或上述影像感应元件阵列。
又另一实施例是提供一种形成集成晶片结构的方法，包含：形成具有一个或多个半导体装置的一第一集成晶片裸晶；在上述第一集成晶片裸晶的上方形成一导体遮蔽结构，其中上述导体遮蔽结构在一第一方向及直交于上述第一方向的上述第二方向延伸而经过上述一个或多个半导体装置；以及沿着包含上述导体遮蔽结构的一混合接合界面区，将上述第一集成晶片裸晶接合于具有一影像感应元件阵列的一第二集成晶片裸晶。
附图说明
根据以下的详细说明并配合所附附图做完整公开。应注意的是，根据本产业的一般作业，附图并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。
图1是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构，其具有一导体遮蔽结构的配置，以避免一第一裸晶中的一装置制造的辐射影响一第二裸晶中的一影像感应元件。
图2A是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构，其具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一单镶嵌的导体接合结构。
图2B是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构，其具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一单镶嵌的导体接合结构。
图3是一俯视图，显示对应于图2A或图2B所示的本公开某些实施例的堆叠的集成晶片结构。
图4A～图4B是一剖面图及俯视图，显示本公开某些实施例的堆叠的集成晶片结构，其具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一双镶嵌的导体接合结构。
图5是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一单镶嵌的导体接合结构。
图6是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一单镶嵌的导体接合结构。
图7是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一单镶嵌的导体接合结构。
图8A是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一单镶嵌的导体接合结构。
图8B是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一单镶嵌的导体接合结构。
图9是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一单镶嵌的导体接合结构。
图10是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一单镶嵌的导体接合结构。
图11是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一单镶嵌的导体接合结构。
图12是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一单镶嵌的导体接合结构。
图13是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一单镶嵌的导体接合结构。
图14显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤的流程图，所形成的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一单镶嵌的导体接合结构。
图15是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一双镶嵌的导体接合结构。
图16是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一双镶嵌的导体接合结构。
图17是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一双镶嵌的导体接合结构。
图18A是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一双镶嵌的导体接合结构。
图18B是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一双镶嵌的导体接合结构。
图19是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一双镶嵌的导体接合结构。
图20是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一双镶嵌的导体接合结构。
图21是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一双镶嵌的导体接合结构。
图22是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一双镶嵌的导体接合结构。
图23是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一双镶嵌的导体接合结构。
图24是显示本公开某些实施例的堆叠的集成晶片结构的形成方法的流程图，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一双镶嵌的导体接合结构。
附图标记说明：
100、200、400 堆叠的集成晶片结构
102 第一集成晶片裸晶
104 第二集成晶片裸晶
106 第一半导体基板
108 半导体装置
110 多个第一金属互连层
110a 接点
110b 金属线
110c 金属介层
112 第一介电结构
112a、112b、112c、112d 介电层
114 第二半导体基板
114b 背面
116 影像感应元件阵列
118 第二介电结构
120 多个第二金属互连层
122、202、401、1102、 混合接合界面区
2102
124 导体接合结构
126 钝化结构
128、216、226、228 连接垫
130、222 连接垫开口
132 导体凸块
134 连接线
136、416 导体遮蔽结构
136a、416a 第一区
136b、416b 连接区
136c、416c 遮蔽区
136s 侧壁
138 辐射
204、402、702、806、806’ 第一蚀刻停止层
206、404、704、808、808’ 第一钝化层
208、406、902、1002、 第二钝化层
1804、2002
210、410、1106、1902、 第三钝化层
2006
212、408、1108、1806、 第二蚀刻停止层
2004
214 单镶嵌导体接合结构
214a 第一单镶嵌导体接合结构
214b 第二单镶嵌导体接合结构
218、220 钝化层
224、500、600、700、800、 剖面图
812、814、816、900、1000、
1100、1200、1300、1500、
1600、1700、1800、1802、
1808、1810、1900、2000、
2100、2200、2300
300、422 俯视图
302、424、802 第一开口
304、426、804 第二开口
306、428 长度
308、430 第一方向
310、432 宽度
312、434 第二方向
412、2106、2204 第四钝化层
414、2108、2202 第三蚀刻停止层
418 双镶嵌导体接合结构
418a、420a 介层部
418b、420b 导线部
810、1202 蚀刻剂
904、1004、1904、2008、 第一硬掩模层
2208
1104、2104、2210 第二硬掩模层
1400、2400 方法
1402、1404、1406、1408、 步骤
1410、1412、1414、1416、
1418、1420、1422、1424、
1426、1428
2110 第二导体接合结构
2402、2404、2406、2408、 步骤
2410、2412、2414、2416、
2418、2420、2422、2424、
2426、2428、2430、2432
d1 第一距离
d2 第二距离
h1 第一厚度
h2、h2’ 第二厚度
具体实施方式
以下的公开内容提供许多不同的实施例或范例以实施本案的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本公开书叙述了一第一特征形成于一第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。另外，以下公开书不同范例可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。
此外，其与空间相关用词。例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，是为了便于描述附图中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中绘示的方位外，这些空间相关用词意欲包含使用中或操作中的装置的不同方位。装置可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。
现代的影像感应器通常是使用半导体材料形成。这是因为半导体材料具有的能带间隙允许使光子有效率地转换为电荷载子。例如，在以硅(具有1.1电子伏特的能带间隙)制造的影像感应器中，具有大于1.1电子伏特的能量的光子碰撞且被硅吸收，将会在硅之中制造一个电子空穴对。当具有大范围的波长的可见光入射于一影像感应器时，会制造不定量的电子及/或空穴，其是撞击此影像感应器的入射光的波长与强度的函数。上述电子可被转换成上述入射光表现的影像。
已知关于一CMOS基板中的堆叠的影像感应器(就是置于一半导体裸晶中的影像感应器，其中此半导体裸晶是迭于另一个半导体裸晶上)装置，可能在操作过程中制造辐射(例如热或光)。例如，热电子诱发电子－空穴对再结合，将使一晶体管装置发出可在任何方向传播的光。由上述CMOS裸晶(die)中的装置所产生的辐射，可能具有足够的能量而在一影像感应器中诱发不必要的电流。对于一影像感应器，此不必要的电流可能会成为一额外的暗电流源，因而对此影像感应器的性能造成负面影响。
本公开的某些实施例是关于堆叠的集成晶片(integrated chip；IC)结构，其具有导体遮蔽结构的配置，以避免一第一裸晶(die)中的一装置制造的辐射影响一第二裸晶中的一影像感应元件。在某些实施例中，上述集成晶片结构包含：一第一集成晶片裸晶，具有一个或多个半导体装置；以及一第二集成晶片裸晶，具有一影像感应元件阵列。一混合接合界面区排列于上述第一集成晶片裸晶与上述第二集成晶片裸晶之间。一导体接合结构排列于上述混合接合界面区之中，且配置为将上述第一集成晶片裸晶电性连接于上述第二集成晶片裸晶。一导体遮蔽结构排列于上述混合接合界面区之中，且在上述一个或多个半导体装置与上述影像感应元件阵列之间横向延伸。上述导体遮蔽结构是配置来阻挡来自上述一个或多个半导体装置的辐射，避免其到达上述影像感应元件，藉此避免上述辐射在上述影像感应元件阵列内诱发不必要的电流。
图1是一剖面图，显示本公开某些实施例的堆叠的集成晶片结构100，其具有一导体遮蔽结构的配置，以避免一第一裸晶中的一装置制造的辐射影响一第二裸晶中的一影像感应元件。
堆叠的集成晶片结构100包含一第一集成晶片裸晶102与一第二集成晶片裸晶104。第一集成晶片裸晶102包含一第一半导体基板106，第一半导体基板106具有一个或多个半导体装置108(例如为晶体管装置、电容器、电感器等)。多个第一金属互连层(metalinterconnect layers)110是排列在一第一介电结构112中，第一介电结构112包含排列在第一半导体基板106的上方的一或多个介电材料(例如为一低介电常数介电材料、二氧化硅等)。第二集成晶片裸晶104包含一第二半导体基板114，第二半导体基板114具有一影像感应元件(例如为光二极管)阵列116。多个第二金属互连层120是排列在一第二介电结构118中，第二介电结构118包含排列在第一介电结构112与第二半导体基板114之间的一或多个介电材料。
第一集成晶片裸晶102是沿着包含一钝化结构(passivation structure)126的一混合接合界面区(hybrid bonding interface region)122，在铅直方向堆叠至第二集成晶片裸晶104上。混合接合界面区122包含一导体接合结构124，导体接合结构124排列在钝化结构126之中。导体接合结构124是配置为将多个第一金属互连层110电性连接于多个第二金属互连层120。在某些实施例中，是将第一集成晶片裸晶102以一面对面(face-to-face；F2F)配置堆叠至第二集成晶片裸晶104上，因此第一介电结构112面对第二介电结构118。
一连接垫128可在横向偏离导体接合结构124的位置，置于钝化结构126之中。连接垫128包含一导体材料(例如为铝等的金属)，此导体材料具有被一连接垫开口130曝露的一上表面，连接垫开口130延伸而穿过第二集成晶片裸晶104与钝化结构126。连接垫128是与多个第一金属互连层110电性接触，并在堆叠的集成晶片结构100与一外部装置之间提供电性连接。例如，可将一导体凸块132形成至连接垫128上，以通过一连接线134而将连接垫128连接于一集成晶片封装体的一外部输入/输出销(pin)。
一导体遮蔽结构136是在延伸于一个或多个半导体装置108与影像感应元件阵列116之间、且横向偏离导体接合结构124与连接垫128的位置，排列在钝化结构126之中。在某些实施例中，可将导体遮蔽结构136排列在多个第一金属互连层110的上方(例如在一顶部金属互连层的上方)。导体遮蔽结构136是配置为阻挡由第一集成晶片裸晶102中的一个或多个半导体装置108产生的辐射138(例如为光、热等)，避免其到达第二集成晶片裸晶104中的影像感应元件阵列116。通过阻挡辐射138，导体遮蔽结构136避免在影像感应元件阵列116之中产生不必要的电流。
图2A～图2B是剖面图，显示本公开某些实施例的堆叠的集成晶片结构，其具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一单镶嵌的导体接合结构。
堆叠的集成晶片结构200包含一第一集成晶片裸晶102与一第二集成晶片裸晶104。第一集成晶片裸晶102包含一第一半导体基板106，第一半导体基板106具有一个或多个半导体装置108(例如为晶体管装置、电容器、电感器等)以及一第一介电结构112，第一介电结构112具有多个第一金属互连层110。第二集成晶片裸晶104包含一第二半导体基板114，第二半导体基板114具有一影像感应元件(例如为光二极管)阵列116以及一第二介电结构118，第二介电结构118具有多个第二金属互连层120。在某些实施例中，上述光二极管可包含p-n接面(p-n junctions)，上述p-n接面可用于经由一传送晶体管(transfertransistor)(未绘示)连接于存储器节点(也就是在第二半导体基板114中的一掺杂区)。
在各种实施例中，多个第一金属互连层110与多个第二金属互连层120可包含一或多种导体材料，例如铜、铝、钨或上述的任一组合。在某些实施例中，多个第一金属互连层110与多个第二金属互连层120可包含置于多个接点(contacts)110a及/或多个金属介层(metal vias)110c之间的多条金属线110b。在某些实施例中，金属线110b、接点110a及金属介层110c可具有倾斜的侧壁，其倾斜而使金属线110b、接点110a及金属介层110c的宽度随着与第一半导体基板106的距离的增加而增加。在各种实施例中，第一介电结构112与第二介电结构118可具有一或多层的介电层，包含一氧化物(例如为二氧化硅)、一极低介电常数介电材料(ultra-low k dielectric material)(例如，介电常数为2.0～2.5的介电材料)及/或一低介电常数介电材料(例如，SiCO等的介电常数为2.5～3.0的介电材料)。
第一集成晶片裸晶102是沿着包含一连接垫216、一单镶嵌(single-damascene)导体接合结构214及一导体遮蔽结构136的一混合接合界面区202，在铅直方向堆叠至第二集成晶片裸晶104上。在某些实施例中，混合接合界面区202包含一第一蚀刻停止层(etchstop layer；ESL)204与一第一钝化层206，第一蚀刻停止层204是位于第一介电结构112的上方，第一钝化层206是位于第一蚀刻停止层204的上方。在某些实施例中，第一蚀刻停止层204可包含一氮化物层(例如为氮化硅)。一第二钝化层208是排列在第一钝化层206的上方，一第三钝化层210是排列在第二钝化层208的上方。在某些实施例中，第一钝化层206、第二钝化层208及第三钝化层210可包含一介电层(例如为氧化物、聚酰亚胺等)。一第二蚀刻停止层212是排列在第三钝化层210与第二介电结构118之间。
连接垫216延伸而穿过第一蚀刻停止层204与第一钝化层206以在一第一位置连接于多个第一金属互连层110。在某些实施例中，如图2A的剖面图所示，连接垫216是电性连接于一顶部金属互连线(也就是，在第一介电结构112之中，离第一半导体基板106最远的一金属互连线)。在其他实施例中，如图2B的剖面图224所示，连接垫226是电性连接于上述顶部金属互连线的下方的一金属互连线。一连接垫开口222延伸而穿过第二集成晶片裸晶104与混合接合界面区202，到达连接垫216的一上表面。在某些实施例中，连接垫开口222具有一上部，一或多个钝化层218与220沿着此上部排列。在某些实施例中，一或多个钝化层218与220可包含例如一氧化物及/或一氮化物。
在某些实施例中，连接垫216可包含一导体金属，例如铝。在其他实施例中，连接垫216可包含一凸块下金属(under-bump metallurgy；UBM)层，此凸块下金属层包含作为一扩散层、一阻挡层、一润湿层及/或一抗氧化层的堆叠的不同的金属层。一导体凸块132排列于连接垫216上。在某些实施例中，导体凸块132是一软焊料(solder)凸块、一铜凸块、包含镍或金的一金属凸块或上述的组合。
单镶嵌导体接合结构214延伸而穿过混合接合界面区202，以将多个第一金属互连层110电性连接于多个第二金属互连层120。单镶嵌导体接合结构214具有一第一单镶嵌导体接合结构214a，第一单镶嵌导体接合结构214a包含以实质上定值的角度倾斜的侧壁，第一单镶嵌导体接合结构214a在一第二位置延伸而穿过第一蚀刻停止层204、第一钝化层206及第二钝化层208，上述第二位置是横向偏离于上述第一位置。单镶嵌导体接合结构214更具有一第二单镶嵌导体接合结构214b，第二单镶嵌接合结构214b包含以实质上定值的角度倾斜的侧壁，第二单镶嵌导体接合结构214b延伸而穿过第二蚀刻停止层212与第三钝化层210。在某些实施例中，单镶嵌导体接合结构214是电性连接于顶部金属互连线。在各种实施例中，单镶嵌导体接合结构214可包含一导体金属，例如铜。
导体遮蔽结构136是排列在混合接合界面区202之中，并在一个或多个半导体装置108与影像感应元件阵列116之间。导体遮蔽结构136与第一半导体基板106相距一第一距离d1，此第一距离d1大于或等于在第一半导体基板106与连接垫216的一底面之间的一第二距离d2。藉此，连接垫216可连接于第一金属互连层110的任何一层的金属，并可以在同一个工艺步骤一起形成导体遮蔽结构136与连接垫216，不需要再多设置特别用于形成连接垫216的工艺步骤。此外，通过使第一距离d1大于或等于第二距离d2，可以将连接垫216的厚度加厚，以增进连接于此连接垫216的构件(例如连接线134)与此连接垫216的接合强度(bondability)，还可避免将连接垫216设置在具有影像感应组件的半导体基板所造成的阶差(step height)、各层薄膜的缝隙(seam)的问题。在某些实施例中，可将导体遮蔽结构136排列在第一钝化层206与第二钝化层208之间。在某些实施例中，导体遮蔽结构136可具有倾斜的侧壁136s，侧壁136s倾斜而使导体遮蔽结构136的宽度随着与第一介电结构112的距离的增加而减少，可以帮助后续在薄膜成长时，减少或避免缝隙(seam)的形成。这样，导体遮蔽结构136所具有的侧壁136s的倾斜方式，是与多个第一金属互连层110中的一顶部金属互连线的侧壁及第一单镶嵌导体接合结构214a的侧壁的倾斜方式相反。
在某些实施例中，导体遮蔽结构136延伸而穿过第一蚀刻停止层204与第一钝化层206中的一开口，以在一第三位置电性连接于多个第一金属互连层110，上述第三位置是横向偏离于上述第一位置与上述第二位置。在这样的实施例中，由来自一个或多个半导体装置108的辐射产生的热，可被传导而远离影像感应元件阵列116，以减少影像感应元件阵列116上的辐射的热冲击。在某些实施例中，导体遮蔽结构136可被电性连接于多个第一金属互连层110之中的一被接地的金属线。
在各种实施例中，导体遮蔽结构136可包含一金属，例如铝、铜及/或钨。在某些实施例中，导体遮蔽结构136具有一第一厚度h1。第一厚度h1的厚度是足以阻挡来自一个或多个半导体装置108的辐射，以免其到达影像感应元件阵列116。例如在某些实施例中，其中导体遮蔽结构136包含铝，第一厚度h1可以是在约100nm至约200nm之间的范围。在其他实施例中，其中导体遮蔽结构136是包含一不同的材料，第一厚度h1可大于或等于约200nm。在某些实施例中，如图2A的剖面图所示，导体遮蔽结构136的第一厚度h1可小于或等于连接垫216的一第二厚度h2。在其他实施例中，如图2B的剖面图224所示，连接垫226所具有的第二厚度h2’是大于或等于导体遮蔽结构136的第一厚度h1。
图3是一俯视图300，显示对应于图2A或图2B(图2A沿着图3的A-A’线显示)所示的本公开某些实施例的堆叠的集成晶片结构。
如俯视图300所示，一连接垫216是排列在第一钝化层(例如图2A的第一钝化层206)与第一蚀刻停止层(例如图2A的第一蚀刻停止层204)中的一第一开口302之中。连接垫216延伸至下层的多个第一金属互连层110的一层。一导体凸块132是排列至连接垫216上。一或多个单镶嵌导体接合结构214是在偏离于连接垫216的一位置，延伸穿过上述第一钝化层与上述第一蚀刻停止层。
一导体遮蔽结构136从上述第一钝化层与上述第一蚀刻停止层中的一第二开口304，延伸至横向偏离于第二开口304的一遮蔽区136c。在某些实施例中，导体遮蔽结构136具有在第二开口304中的一第一区136a，第一区136a经由一连接区136b而连接于遮蔽区136c，其中连接区136b的宽度小于第二开口304的宽度。
遮蔽区136c具有在一第一方向308延伸的长度306与在一第二方向312延伸的宽度310。遮蔽区136c的长度306与宽度310大于第一开口302及/或第二开口304的长度与宽度。在某些实施例中，遮蔽区136c的宽度大于其下层的多个第一金属互连层的金属互连线的宽度。由于遮蔽区136c的宽度大于其下层的多个第一金属互连层的金属互连线的宽度，遮蔽区136c可阻挡上述金属互连线所未能阻挡的辐射。在某些实施例中，遮蔽区136c在第一方向308与第二方向312延伸，而经过一个或多个半导体装置108及/或影像感应元件阵列(未绘示)。这使得遮蔽区136c覆盖一个或多个半导体装置108，藉此阻挡由一个或多个半导体装置108的操作所产生的辐射的传播，避免上述辐射到达影像感应元件阵列。
图4A～图4B是一剖面图及俯视图，显示本公开某些实施例的堆叠的集成晶片结构，其具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一双镶嵌的导体接合结构。
堆叠的集成晶片结构400包含沿着一混合接合界面区401堆叠至一第二集成晶片裸晶104上的一第一集成晶片裸晶102。第一集成晶片裸晶102包含一第一半导体基板106与一第一介电结构112，第一半导体基板106具有一个或多个半导体装置108，第一介电结构112具有多个第一金属互连层110。第二集成晶片裸晶104包含一第二半导体基板114与一第二介电结构118，第二半导体基板114具有一影像感应元件阵列116，第二介电结构118具有多个第二金属互连层120。
在某些实施例中，混合接合界面区401包含一第一蚀刻停止层402与一第一钝化层404，第一蚀刻停止层402是位于第一介电结构112的上方，第一钝化层404是位于第一蚀刻停止层402的上方。一第二钝化层406是排列在第一钝化层404的上方，一第二蚀刻停止层408是排列在第二钝化层406的上方。一第三钝化层410是排列在第二蚀刻停止层408的上方。一第四钝化层412是排列在第三钝化层410的上方，且一第三蚀刻停止层414是排列在第四钝化层412与第二介电结构118之间。在某些实施例中，第一钝化层404、第二钝化层406、第三钝化层410及第四钝化层412可包含氧化物及/或聚酰亚胺，而第一蚀刻停止层402、第二蚀刻停止层408及第三蚀刻停止层414可包含氮化物。
一连接垫228是排列在混合接合界面区401之中。连接垫228是在一第一位置连接于多个第一金属互连层110。一连接垫开口222延伸而穿过第二集成晶片裸晶104与混合接合界面区401，到达连接垫228。
一导体遮蔽结构416是排列在混合接合界面区401之中，且在一个或多个半导体装置108与影像感应元件阵列116之间。在某些实施例中，可将导体遮蔽结构416排列在第一钝化层404与第二钝化层406之间。在某些实施例中，导体遮蔽结构416延伸而穿过第一蚀刻停止层402与第一钝化层404中的开口，以电性连接于多个第一金属互连层110。
双镶嵌导体接合结构延伸而穿过混合接合界面区401，以将多个第一金属互连层110电性连接于多个第二金属互连层120。在某些实施例中，上述双镶嵌导体接合结构可延伸而穿过导体遮蔽结构416中的开口。上述双镶嵌导体接合结构具有带有阶梯状的侧壁的第一双镶嵌导体接合结构与第二双镶嵌导体接合结构。上述第一双镶嵌导体接合结构包含一介层部418a与一导线部418b，导线部418b从介层部418a的侧壁向外扩张并突出。上述第二双镶嵌导体接合结构包含一介层部420a与一导线部420b，导线部420b从介层部420a的侧壁向外扩张并突出。在某些实施例中，介层部418a、420a的宽度可在约200nm至约500nm之间的范围，导线部418b、420b的宽度可在约1000nm至约2500nm之间的范围。在某些实施例中(未绘示)，导线部418b、420b可通过第三钝化层410而在铅直方向与横向与第二蚀刻停止层408分离。
图4B是绘示对应于图4A的堆叠的集成晶片结构的一俯视图422的某些实施例(图4A是沿着图4B的线A-A’显示)。
如俯视图422所示，一连接垫228是排列在第一钝化层(例如图4A的第一钝化层404)与第一蚀刻停止层(例如图4A的第一蚀刻停止层402)中的一第一开口424之中。连接垫228延伸至下层的多个第一金属互连层110的一层。一导体凸块132是排列至连接垫228上。
一导体遮蔽结构416从上述第一钝化层与上述第一蚀刻停止层中的一第二开口426，延伸至横向偏离于第二开口426的一遮蔽区416c。在某些实施例中，导体遮蔽结构416具有在第二开口426中的一第一区416a，第一区416a经由一连接区416b而连接于遮蔽区416c，其中连接区416b的宽度小于第二开口426的宽度。遮蔽区416c具有(在一第一方向430延伸的)长度428与(在一第二方向434延伸的)宽度432，而使遮蔽区416c在第一方向430与第二方向434延伸，而经过一个或多个半导体装置108及/或影像感应元件阵列(未绘示)。
一或多个双镶嵌导体接合结构418是在偏离连接垫228的位置，延伸而穿过上述第一钝化层与上述第一蚀刻停止层。在某些实施例中，第一多个双镶嵌导体接合结构418是在偏离遮蔽区416c的位置，延伸而穿过上述第一钝化层与上述第一蚀刻停止层；而第二多个双镶嵌导体接合结构418则延伸而穿过上述第一钝化层、上述第一蚀刻停止层以及遮蔽区416c。
图5～图13是剖面图500～1300，显示本公开某些实施例的堆叠的集成晶片结构的形成方法，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一单镶嵌的导体接合结构。
如剖面图500所示，将多个半导体装置108形成在一第一半导体基板106之中。如此处所述，一半导体基板可以是任何形式的半导体物体(例如：硅、硅锗、绝缘层上覆半导体)，例如为一半导体晶圆及/或在晶圆上的一个或多个裸晶，以及其所带有的任何形式的金属层、装置、半导体及/或外延层等等。上述半导体积可包含具有第一掺杂型(例如一n型掺杂或一p型掺杂)的本质掺杂的半导体基板。
在某些实施例中，是通过将一闸介电层形成于第一半导体基板106上、其后在上述闸介电层的上方形成一栅极层，而形成多个半导体装置108。接下来，根据一微影工艺(photolithography process)将上述闸介电层与上述栅极层图形化，形成一栅极结构。可通过一外延工艺或通过以例如硼或磷等的掺杂物选择性地掺杂第一半导体基板106的一掺杂工艺，形成源极区与漏极区。接下来，可通过高温热退火，驱使上述掺杂物进入第一半导体基板106。
如剖面图600所示，在形成于第一半导体基板106上方的一第一介电结构112之中，形成多个第一金属互连层110。在某些实施例中，多个第一金属互连层110可包含多个金属互连线，上述金属互连线排列在多个金属接点及/或介层之间。在某些实施例中，第一介电结构112包含多个堆叠的介电层112a～112d(也就是堆叠的介电层112a、介电层112b、介电层112c及介电层112d)。
在某些实施例中，是使用个别的沉积工艺来形成多个堆叠的介电层112a～112d。在其沉积工艺后，在多个堆叠的介电层112a～112d之一内蚀刻出多个介层孔及/或沟槽。将一导体材料(例如铜、钨及/或铝)沉积于上述介层孔及/或沟槽之中，以形成多个第一金属互连层110。在某些实施例中，可使用一沉积工艺将一种子层形成于上述介层孔之中，接下来通过一后续的镀敷工艺(例如一电镀工艺或一无电镀(electro-less plating)工艺)，将金属材料形成至填满上述介层孔及/或沟槽的厚度。在某些实施例中，可使用一化学机械研磨(chemical mechanical polishing；CMP)，以从多个堆叠的介电层112a～112d的上表面移出多余的金属材料。在各种实施例中，可通过一双镶嵌工艺(如图所示)或一单镶嵌工艺(未绘示)来形成多个第一金属互连层110。
如剖面图700所示，在第一介电结构112的上方，形成一第一蚀刻停止层702与一第一钝化层704。在某些实施例中，第一蚀刻停止层702可包含通过一沉积工艺(例如化学气相沉积、等离子体增益化学气相沉积、原子层沉积、物理气相沉积等)形成的一氮化物层。在某些实施例中，第一钝化层704可包含通过一沉积工艺形成的一氧化物层。
图8A～图8B显示形成连接垫与导体遮蔽结构的各种实施例的剖面图。
如剖面图800所示，形成一第一开口802与一第二开口804，其穿过第一蚀刻停止层806与第一钝化层808(分别对应于剖面图700所示的第一蚀刻停止层702与第一钝化层704)，至接触多个第一金属互连层110之一的位置。在某些实施例中，可通过以一掩模层(未绘示)而选择式地使基板曝露于一蚀刻剂810，而形成第一开口802与第二开口804。在各种实施例中，上述掩模层可包含使用一微影工艺被图形化的光致抗蚀剂或氮化物(例如Si3N4、SiN)。在各种实施例中，蚀刻剂810可包含一干蚀刻剂或一湿蚀刻剂(例如氢氟酸(HF)或氢氧化四甲铵(Tetramethylammonium hydroxide；TMAH))，此干蚀刻剂具有一蚀刻化学物质，此蚀刻化学物质包含氟系物质(例如CF4、CHF3、C4F8等等)。
如剖面图812所示，在第一开口802之中形成一连接垫216，在第二开口804之中形成一导体遮蔽结构136。连接垫216与导体遮蔽结构136是从第一开口802与第二开口804之中延伸至第一钝化层808的上方。在某些实施例中，连接垫216与导体遮蔽结构136可包含铝。在其他实施例中，连接垫216与导体遮蔽结构136可包含铜、钨或类似的材料。在某些实施例中，连接垫216与导体遮蔽结构136可通过单一的沉积工艺及/或单一的镀敷工艺来形成。
如剖面图814所示，在一第一开口之中形成一连接垫228，此第一开口穿过第一蚀刻停止层806’与第一钝化层808’(分别对应于剖面图700所示的第一蚀刻停止层702与一第一钝化层704)，至接触多个第一金属互连层110之一的位置。在某些实施例中，可通过一第一蚀刻工艺加上后续的一第一沉积工艺及/或一第一镀敷工艺，来形成连接垫228。
如剖面图816所示，在一第二开口之中形成一导体遮蔽结构136，此第二开口穿过第一蚀刻停止层806与第一钝化层808(分别对应于剖面图814所示的第一蚀刻停止层806’与第一钝化层808’)，至接触多个第一金属互连层110之一的位置。在某些实施例中，可通过一第二蚀刻工艺加上后续的一第二沉积工艺及/或一第二镀敷工艺，来形成导体遮蔽结构136。
如剖面图900所示，在连接垫228与导体遮蔽结构136的上方，形成一第二钝化层902。在某些实施例中，第二钝化层902可包含通过一沉积工艺形成的一介电材料(例如为氧化物)。可在第二钝化层902的上方形成一第一硬掩模层904。在某些实施例中，第一硬掩模层904可包含通过一沉积工艺形成的氧氮化硅层。
如剖面图1000所示，形成一第一单镶嵌导体接合结构214a。可通过将基板曝露于一蚀刻剂，以形成穿过第一蚀刻停止层204、第一钝化层206、第二钝化层1002与第一硬掩模层1004(分别对应于剖面图900所示的第一蚀刻停止层806、第一钝化层808、第一硬掩模层904与第一硬掩模层904)的一开口，形成第一单镶嵌导体接合结构214a。在某些实施例中，上述开口可具有倾斜的侧壁，而使此开口的宽度随着与第一半导体基板106的距离的减少而减少。随后，在此开口之中沉积导体材料。在某些实施例中，可在沉积上述导体材料之后施行一平坦化工艺，以从第一硬掩模层1004的上方移除多余的导体材料，并形成第一单镶嵌导体接合结构214a。在某些实施例中，上述导体材料可包含铜。
如剖面图1100所示，沿着一混合接合界面区1102，将第二集成晶片裸晶104接合于第一集成晶片裸晶102。第二集成晶片裸晶104包含一第二半导体基板114，第二半导体基板114具有一影像感应元件(例如为光二极管)阵列116。多个第二金属互连层120是排列在一第二介电结构118中，第二介电结构118包含排列在第二半导体基板114的上方的一或多个介电材料。可在第二半导体基板114与第一硬掩模层1004之间，排列一第二蚀刻停止层1108、一第三钝化层1106与一第二硬掩模层1104。
在某些实施例中，可经由一混合接合工艺，将第二集成晶片裸晶104接合于第一集成晶片裸晶102。在某些实施例中，上述混合接合工艺包含在第一硬掩模层1004与第二硬掩模层1104之间的一熔融接合(fusion bonding)工艺以及在第一单镶嵌导体接合结构214a与一第二单镶嵌导体接合结构214b之间的一接合工艺。在某些实施例中，第二单镶嵌导体接合结构214b可具有倾斜的侧壁，其倾斜的方式与第一单镶嵌导体接合结构214a的侧壁的倾斜方式相反。
如剖面图1200所示，形成一连接垫开口130，其穿过第二集成晶片裸晶104，以曝露出连接垫228。在某些实施例中，可通过以一掩模层(未绘示)而选择式地使第二半导体基板114的一背面114b曝露于一蚀刻剂1202(例如HF、KOH、TMAH等)，以形成连接垫开口130。其中，第二钝化层208、第三钝化层210、第二蚀刻停止层212，是分别对应于剖面图1100所示的第二钝化层1002、第三钝化层1106与第二蚀刻停止层1108。
在某些实施例中，在形成连接垫开口130之前，会先减少第二半导体基板114的厚度。可通过一蚀刻工艺及/或机械性地研磨第二半导体基板114的背面114b，将第二半导体基板114薄化。在某些实施例中，是将基板厚度从约700μm的一第一厚度减少至在约1μm与10μm之间的范围内的一第二厚度。
如剖面图1300所示，在连接垫228上形成一导体凸块132。在各种实施例中，导体凸块132可包含一软焊料凸块、一铜凸块、包含镍或金的一金属凸块或上述的组合。在某些实施例中，上述软焊料凸块包含一无铅的预涂软焊料(pre-solder)层－SnAg或是一软焊材料，此软焊材料包含锡、铅、银、铜、镍、铋或上述任意组合的合金。在某些实施例中，导体凸块132是一软焊料凸块，其通过将一软焊球植在连接垫228上，然后回焊(reflow)此软焊球而形成。
图14显示本公开某些实施例的堆叠的集成晶片结构的形成方法1400的步骤的流程图，所形成的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一单镶嵌的导体接合结构。虽然是通过参考图5～图13来说明方法1400，但应理解的是，方法1400并不限于这些特定结构，且可相反地独立成为不依存于图5～图13的结构的方法。
另外，在此通过附图与文字叙述而公开的方法(例如方法1400与2400)是以一系列的步骤、动作或事件的形式，但应了解的是，所绘示的这样的步骤、动作或事件的顺序并不被解释为一限制条件。例如，某些步骤、动作或事件可能会以不同顺序发生及/或与其他步骤、动作或事件同时发生而与此处绘示及/或叙述的步骤、动作或事件分开。此外，并非所有绘示的步骤、动作或事件都是此处叙述的一或多个形态或实施例所必须包含者。还有，此处描绘的一或多个步骤、动作或事件，可能以一或多个分离的动作及/或阶段来实行。
在步骤1402，形成具有一个或多个半导体装置(例如：晶体管装置)的一第一集成晶片裸晶。在某些实施例中，可根据步骤1404～1408来施作步骤1402。
在步骤1404，在一基板之中，形成一个或多个半导体装置。图5是绘示对应于步骤1404的某些实施例的剖面图。
在步骤1406，在上述基板上方的一介电结构之中，形成多个第一金属互连层。图6是绘示对应于步骤1406的某些实施例的剖面图。
在步骤1408，对一顶部金属互连层施以一平坦化工艺。图6是绘示对应于步骤1408的某些实施例的剖面图。
在步骤1410，在上述第一集成晶片裸晶的上方，形成一连接垫、一导体遮蔽结构以及一单镶嵌导体接合结构。在某些实施例中，可根据步骤1412～1422来施作步骤1410。
在步骤1412，在上述顶部金属互连层的上方，形成一第一蚀刻停止层。图7是绘示对应于步骤1412的某些实施例的剖面图。
在步骤1414，在上述第一蚀刻停止层的上方，形成一第一钝化层。图7是绘示对应于步骤1414的某些实施例的剖面图。
在步骤1416，在上述第一钝化层的上方及上述一个或多个半导体装置的上方，形成一导体遮蔽结构。上述导体遮蔽结构在一第一方向与正交于上述第一方向的一第二方向延伸，经过上述一个或多个半导体装置。图8A～图8B是绘示对应于步骤1416的某些实施例的剖面图。
在步骤1418，在上述多个第一金属互连层的上方、且在横向偏离于上述导体遮蔽结构的位置，形成一连接垫。图8A～图8B是绘示对应于步骤1418的某些实施例的剖面图。
在步骤1420，在上述导体遮蔽结构与上述连接垫的上方，形成一第二钝化层与一第一硬掩模层。图9是绘示对应于步骤1420的某些实施例的剖面图。
在步骤1422，形成一第一单镶嵌导体接合结构。上述第一单镶嵌导体接合结构延伸而穿过上述第一钝化层、上述第二钝化层以及上述第一蚀刻停止层。图10是绘示对应于步骤1422的某些实施例的剖面图。
在步骤1424，沿着一混合接合界面，将上述第一集成晶片裸晶接合于包含一影像感应元件阵列的一第二集成晶片裸晶。图11是绘示对应于步骤1424的某些实施例的剖面图。
在步骤1426，形成一连接垫开口，其延伸而穿过上述第二集成晶片裸晶与上述混合接合界面的一部分，到达上述连接垫。图12是绘示对应于步骤1426的某些实施例的剖面图。
在步骤1428，在上述连接垫上形成一导体凸块。图13是绘示对应于步骤1428的某些实施例的剖面图。
图15～图22绘示一系列的剖面图，显示本公开某些实施例的堆叠的集成晶片结构的形成方法的步骤，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一双镶嵌的导体接合结构。
如剖面图1500所示，将多个半导体装置108形成在一第一半导体基板106之中。在某些实施例中，是如关于剖面图500的前述内容，形成多个半导体装置108。
如剖面图1600所示，在形成于第一半导体基板106上方的一第一介电结构112之中，形成多个第一金属互连层110。在某些实施例中，是如关于剖面图600的前述内容，形成多个第一金属互连层110与第一介电结构112。
如剖面图1700所示，在第一介电结构112的上方，形成一第一蚀刻停止层702与一第一钝化层704。在某些实施例中，是如关于剖面图700的前述内容，形成第一蚀刻停止层702与第一钝化层704。
图18A～图18B显示形成连接垫与导体遮蔽结构的各种实施例的剖面图。
如剖面图1800所示，形成一第一开口802与一第二开口804，其穿过第一蚀刻停止层806与第一钝化层808(分别对应于剖面图1700所示的第一蚀刻停止层702与第一钝化层704)，至接触多个第一金属互连层110之一的位置。
如剖面图1802所示，在第一开口802之中形成一连接垫216，在第二开口804之中形成一导体遮蔽结构136。在某些实施例中，连接垫216与导体遮蔽结构136可通过单一的沉积工艺及/或单一的镀敷工艺来形成。连接垫216与导体遮蔽结构136是从第一开口802与第二开口804之中延伸至第一钝化层808的上方。在第一钝化层808的上方形成一第二钝化层1804，在第二钝化层1804的上方形成一第二蚀刻停止层1806。
如剖面图1808所示，在一第一开口之中形成连接垫228，上述第一开口穿过第一蚀刻停止层806与第一钝化层808，至接触多个第一金属互连层110之一的位置。
如剖面图1810所示，在一第二开口之中形成一导体遮蔽结构136，上述第二开口穿过第一蚀刻停止层806’与第一钝化层808’(分别对应于剖面图1700所示的第一蚀刻停止层702与一第一钝化层704)，至接触多个第一金属互连层110之一的位置。在第一钝化层808(对应于上述的第一钝化层808)的上方形成一第二钝化层1804，在第二钝化层1804的上方形成一第二蚀刻停止层1806。
如剖面图1900所示，在连接垫228与导体遮蔽结构136的上方，形成一第三钝化层1902(例如为介电层)。可在第三钝化层1902的上方形成一第一硬掩模层1904。在某些实施例中，第三钝化层1902与第一硬掩模层1904可通过沉积工艺形成。
如剖面图2000所示，形成一第一双镶嵌导体接合结构，其包含一介层部418a与一导线部418b。可通过将基板曝露于一第一蚀刻剂(使用一第一掩模层)，以形成延伸而穿过第一蚀刻停止层402、第一钝化层404与第二钝化层2002(分别对应于剖面图1900所示的第一蚀刻停止层806、第一钝化层808与第二钝化层1804)的一介层孔，并在其后将基板曝露于一第二蚀刻剂(使用一第二掩模层)，以形成延伸而穿过第二蚀刻停止层2004、第三钝化层2006与第一硬掩模层2008(分别对应于剖面图1900所示的第二蚀刻停止层1806、第三钝化层1902与第一硬掩模层1904)的一沟槽，形成上述第二单镶嵌导体接合结构。其后，在上述介层孔与上述沟槽之中，沉积导体材料。在某些实施例中，可在沉积上述导体材料之后施行一平坦化工艺，以从第一硬掩模层2008的上方移除多余的导体材料，并形成上述第一双镶嵌导体接合结构。在某些实施例中，上述导体材料可包含铜。
如剖面图2100所示，沿着一混合接合界面区2102，将第二集成晶片裸晶104接合于第一集成晶片裸晶102。第二集成晶片裸晶104包含一第二半导体基板114，第二半导体基板114具有一影像感应元件(例如为光二极管)阵列116。多个第二金属互连层120是排列在一第二介电结构118中，第二介电结构118包含排列在第二半导体基板114的上方的一或多个介电材料。可在第二半导体基板114与第一硬掩模层2008之间，排列一第三蚀刻停止层2108、一第四钝化层2106与一第二硬掩模层2104。
在某些实施例中，可经由一混合接合工艺，将第二集成晶片裸晶104接合于第一集成晶片裸晶102。在某些实施例中，上述混合接合工艺包含在第一硬掩模层2008与第二硬掩模层2104之间的一熔融接合(fusion bonding)工艺以及在上述第一双镶嵌导体接合结构与第二导体接合结构2110之间的一接合工艺。
如剖面图2200所示，形成一连接垫开口222，其穿过第二集成晶片裸晶104，以曝露出连接垫228。在某些实施例中，可通过以一掩模层(未绘示)而选择式地使第二半导体基板114的一背面114b曝露于一蚀刻剂2202，以形成连接垫开口222。在某些实施例中，在形成连接垫开口222之前，会先减少第二半导体基板114的厚度。在某些实施例中，可通过一蚀刻工艺及/或机械性地研磨第二半导体基板114的背面114b，将第二半导体基板114薄化。在某些实施例中，是如关于剖面图1200的前述内容，形成连接垫222。其中，第三蚀刻停止层2202、第四钝化层2204、第二硬掩模层2210、第一硬掩模层2208、第三钝化层410、第二蚀刻停止层408与第二钝化层406，是分别对应于剖面图2100所示的第三蚀刻停止层2108、第四钝化层2106、第二硬掩模层2104、第一硬掩模层2008、第三钝化层2006、第二蚀刻停止层2004与第二钝化层2002。
如剖面图2300所示，在连接垫228上形成一导体凸块132。在某些实施例中，是如关于剖面图1300的前述内容，形成导体凸块132。
图24是显示本公开某些实施例的堆叠的集成晶片结构的形成方法的流程图，所制造的堆叠的集成晶片结构具有一导体遮蔽结构，此导体遮蔽结构是排列在裸晶之间且电性连接于一双镶嵌的导体接合结构。虽然是通过参考图15～图23来说明方法2400，但应理解的是，方法2400并不限于这些特定结构，且可相反地独立成为不依存于图15～图23的结构的方法。
在步骤2402，形成具有一个或多个半导体装置(例如：晶体管装置)的一第一集成晶片裸晶。在某些实施例中，可根据步骤2404～2408来施作步骤2402。
在步骤2404，在一基板之中，形成一个或多个半导体装置。图15是绘示对应于步骤2404的某些实施例的剖面图。
在步骤2406，在上述基板上方的一介电结构之中，形成多个第一金属互连层。图16是绘示对应于步骤2406的某些实施例的剖面图。
在步骤2408，对一顶部金属互连层施以一平坦化工艺。图16是绘示对应于步骤2408的某些实施例的剖面图。
在步骤2410，在上述第一集成晶片裸晶的上方，形成一连接垫、一导体遮蔽结构以及一双镶嵌导体接合结构。在某些实施例中，可根据步骤2412～2424来施作步骤2410。
在步骤2412，在上述顶部金属互连层的上方，形成一第一蚀刻停止层。图17是绘示对应于步骤2412的某些实施例的剖面图。
在步骤2414，在上述第一蚀刻停止层的上方，形成一第一钝化层。图17是绘示对应于步骤2414的某些实施例的剖面图。
在步骤2416，在上述第一钝化层的上方及上述一个或多个半导体装置的上方，形成一导体遮蔽结构。上述导体遮蔽结构在一第一方向与正交于上述第一方向的一第二方向延伸，经过上述一个或多个半导体装置。图18A～图18B是绘示对应于步骤2416的某些实施例的剖面图。
在步骤2418，在上述第一钝化层的上方、且在横向偏离于上述导体遮蔽结构的位置，形成一连接垫。图18A～图18B是绘示对应于步骤1418的某些实施例的剖面图。
在步骤2420，在上述导体遮蔽结构与上述连接垫的上方，形成一第二钝化层。图18A～图18B是绘示对应于步骤2420的某些实施例的剖面图。
在步骤2422，在上述第二钝化层的上方，形成一第二蚀刻停止层。图18A～图18B是绘示对应于步骤2422的某些实施例的剖面图。
在步骤2424，在上述第二蚀刻停止层的上方，形成一第三钝化层与一第一硬掩模层。图19是绘示对应于步骤2424的某些实施例的剖面图。
在步骤2426，形成一第一双镶嵌导体接合结构。上述第一双镶嵌导体接合结构具有一介层部与一导线部。上述介层部延伸而穿过上述第一钝化层、上述第二钝化层以及上述第一蚀刻停止层。上述导线部延伸而穿过上述第三钝化层以及上述第二蚀刻停止层。图20是绘示对应于步骤2426的某些实施例的剖面图。
在步骤2428，沿着一混合接合界面，将上述第一集成晶片裸晶接合于包含一影像感应元件阵列的一第二集成晶片裸晶。图21是绘示对应于步骤2428的某些实施例的剖面图。
在步骤2430，形成一连接垫开口，其延伸而穿过上述第二集成晶片裸晶与上述混合接合界面的一部分，到达上述连接垫。图22是绘示对应于步骤2430的某些实施例的剖面图。
在步骤2432，在上述连接垫上形成一导体凸块。图23是绘示对应于步骤2432的某些实施例的剖面图。
如上，一些实施例中，是关于堆叠的集成晶片结构，其具有导体遮蔽结构的配置，以避免第一裸晶中的装置制造的辐射影响第二裸晶中的影像感应元件。
某些实施例是关于一种集成晶片结构。上述集成晶片结构包含：一第一集成晶片裸晶，具有一个或多个半导体装置；以及一第二集成晶片裸晶，具有一影像感应元件阵列。一混合接合界面区是排列于上述第一集成晶片裸晶与上述第二集成晶片裸晶之间；一导体接合结构是排列于上述混合接合界面区之中，且配置为将上述第一集成晶片裸晶电性连接于上述第二集成晶片裸晶；一导体遮蔽结构亦排列于上述混合接合界面区之中，且在上述一个或多个半导体装置与上述影像感应元件阵列之间横向延伸。
在上述的集成晶片结构的一个实施方式中，上述导体遮蔽结构是配置为阻挡由上述一个或多个半导体装置产生的辐射，避免其到达上述影像感应元件阵列。
在上述的集成晶片结构的另一个实施方式中，还包括：一钝化结构，包含排列在上述第一集成晶片裸晶与上述第二集成晶片裸晶之间的一层或多层的钝化层。
在上述的集成晶片结构的另一个实施方式中，从上述第一集成晶片裸晶中的一第一半导体基板到上述导体遮蔽结构的一下表面的一第一距离，大于或等于从上述第一半导体基板到上述连接垫的一下表面的一第二距离。
在上述的集成晶片结构的另一个实施方式中，上述导体遮蔽结构包含铝。
在上述的集成晶片结构的另一个实施方式中，上述导体遮蔽结构包含铜。
在上述的集成晶片结构的另一个实施方式中，上述导体遮蔽结构具有倾斜的侧壁，其倾斜而使上述导体遮蔽结构的宽度随着与上述第一集成晶片裸晶的距离的增加而减少。
另一实施例是关于一种集成晶片结构。上述集成晶片结构包含：多个第一金属互连层，排列在具有一个或多个半导体装置的一第一基板上方的一第一介电结构中；以及多个第二金属互连层，排列在一第二介电结构中，上述第二介电结构排列在上述第一介电结构与具有一影像感应元件阵列的一第二基板之间。上述集成晶片结构还包括：一导体接合结构，排列在上述第一介电结构与上述第二介电结构之间，配置为将上述多个第一金属互连层电性连接于上述多个第二金属互连层。上述集成晶片结构还包括：一导体遮蔽结构，在铅直方向是排列于上述第一介电结构与上述第二介电结构之间，且在一第一方向及直交于上述第一方向的上述第二方向横向延伸而经过上述一个或多个半导体装置或上述影像感应元件阵列。
在上述的集成晶片结构的一个实施方式中，上述导体遮蔽结构配置为阻挡由上述一个或多个半导体装置产生的辐射，避免其到达上述影像感应元件阵列。
在上述的集成晶片结构的另一个实施方式中，从上述第一基板到上述导体遮蔽结构的一下表面的一第一距离，大于或等于从上述第一基板到上述连接垫的一下表面的一第二距离。
在上述的集成晶片结构的另一个实施方式中，上述导体遮蔽结构具有倾斜的侧壁，其倾斜而使上述导体遮蔽结构的宽度随着与上述第一介电结构的距离的增加而减少。
又另一实施例是关于一种形成集成晶片结构的方法。此方法包含形成具有一个或多个半导体装置的一第一集成晶片裸晶。此方法还包括在上述第一集成晶片裸晶的上方形成一导体遮蔽结构，其中上述导体遮蔽结构在一第一方向及直交于上述第一方向的上述第二方向延伸而经过上述一个或多个半导体装置。此方法还包括沿着包含上述导体遮蔽结构的一混合接合界面区，将上述第一集成晶片裸晶接合于具有一影像感应元件阵列的一第二集成晶片裸晶。
在上述的形成集成晶片结构的方法的一个实施方式中，上述第一集成晶片裸晶包含多个第一金属互连层，上述多个第一金属互连层排列在具有上述一个或多个半导体装置的一第一基板上方的一第一介电结构中；以及上述第二集成晶片裸晶包含多个第二金属互连层，上述多个第二金属互连层排列在一第二介电结构中，上述第二介电结构在上述第一介电结构与具有上述影像感应元件阵列的一第二基板之间。
前述内文概述了许多实施例的特征，使本领域技术人员可以从各个方面更佳地了解本公开。本领域技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本领域技术人员也应了解这些相等的结构并未背离本公开的发明精神与范围。在不背离本公开的发明精神与范围的前提下，可对本公开进行各种改变、置换或修改。

Claims (19)

1.一种集成晶片结构，包含：
一第一集成晶片裸晶，具有一个或多个半导体装置；
一第二集成晶片裸晶，具有一影像感应元件阵列；
一混合接合界面区，排列于上述第一集成晶片裸晶与上述第二集成晶片裸晶之间；
一导体接合结构，排列于上述混合接合界面区之中，且配置为将上述第一集成晶片裸晶电性连接于上述第二集成晶片裸晶；以及
一导体遮蔽结构，排列于上述混合接合界面区之中，且在上述一个或多个半导体装置与上述影像感应元件阵列之间横向延伸；其中
上述混合接合界面区包含一第一钝化层，排列于上述第一集成晶片裸晶的上方，其中上述导体遮蔽结构具有一横向段与一铅直段，上述横向段在上述第一钝化层上，上述铅直段延伸而穿过上述第一钝化层中的一开口以电性连接于上述第一集成晶片裸晶中的多个第一金属互连层中的一个。
2.如权利要求1所述的集成晶片结构，其中上述导体遮蔽结构是配置为阻挡由上述一个或多个半导体装置产生的辐射，避免其到达上述影像感应元件阵列。
3.如权利要求1所述的集成晶片结构，其中上述混合接合界面区还包括：
一第二钝化层，排列于上述第一钝化层的上方与上述导体遮蔽结构的上方。
4.如权利要求1所述的集成晶片结构，其中上述导体遮蔽结构电性连接于上述多个第一金属互连层中的一个电性接地的第一金属互连层。
5.如权利要求1所述的集成晶片结构，还包括：
一第一蚀刻停止层，排列于上述第一钝化层与上述第一集成晶片裸晶之间，其中上述导体遮蔽结构延伸而穿过上述第一蚀刻停止层中的一开口。
6.如权利要求1所述的集成晶片结构，还包括：
一连接垫，在偏离上述导体遮蔽结构的位置电性连接于上述第一集成晶片裸晶中的多个第一金属互连层；以及
一连接垫开口，其延伸穿过上述第二集成晶片裸晶及上述混合接合界面区的一部分，而延伸至上述连接垫的一上表面。
7.如权利要求6所述的集成晶片结构，其中从上述第一集成晶片裸晶中的一第一半导体基板到上述导体遮蔽结构的一下表面的一第一距离，大于或等于从上述第一半导体基板到上述连接垫的一下表面的一第二距离。
8.如权利要求1所述的集成晶片结构，其中上述导体遮蔽结构包含铝。
9.如权利要求1所述的集成晶片结构，其中上述导体遮蔽结构包含铜。
10.如权利要求1所述的集成晶片结构，其中上述导体遮蔽结构具有倾斜的侧壁，其倾斜而使上述导体遮蔽结构的宽度随着与上述第一集成晶片裸晶的距离的增加而减少。
11.如权利要求1所述的集成晶片结构，其中上述导体接合结构延伸而穿过上述导体遮蔽结构中的一开口。
12.一种集成晶片结构，包含：
多个第一金属互连层，排列在具有一个或多个半导体装置的一第一基板上方的一第一介电结构中；
多个第二金属互连层，排列在一第二介电结构中，上述第二介电结构排列在上述第一介电结构与具有一影像感应元件阵列的一第二基板之间；
一导体接合结构，排列在上述第一介电结构与上述第二介电结构之间，配置为将上述多个第一金属互连层电性连接于上述多个第二金属互连层；
一导体遮蔽结构，在铅直方向是排列于上述第一介电结构与上述第二介电结构之间，且在一第一方向及直交于上述第一方向的一第二方向横向延伸而经过上述一个或多个半导体装置或上述影像感应元件阵列；以及
一第一钝化层，排列于上述第一介电结构的上方，其中上述导体遮蔽结构具有一横向段与一铅直段，上述横向段在上述第一钝化层上，上述铅直段延伸而穿过上述第一钝化层中的一开口以电性连接于上述第一介电结构中的多个第一金属互连层中的一个。
13.如权利要求12所述的集成晶片结构，其中上述导体遮蔽结构配置为阻挡由上述一个或多个半导体装置产生的辐射，避免其到达上述影像感应元件阵列。
14.如权利要求12所述的集成晶片结构，还包括：
一第二钝化层，排列于上述第一钝化层的上方与上述导体遮蔽结构的上方。
15.如权利要求12所述的集成晶片结构，还包括：
一连接垫，在偏离上述导体遮蔽结构的位置电性连接于上述多个第一金属互连层；以及
一连接垫开口，其延伸穿过上述第二基板，而延伸至上述连接垫的一上表面。
16.如权利要求15所述的集成晶片结构，其中从上述第一基板到上述导体遮蔽结构的一下表面的一第一距离，大于或等于从上述第一基板到上述连接垫的一下表面的一第二距离。
17.如权利要求12所述的集成晶片结构，其中上述导体遮蔽结构具有倾斜的侧壁，其倾斜而使上述导体遮蔽结构的宽度随着与上述第一介电结构的距离的增加而减少。
18.一种形成集成晶片结构的方法，包含：
形成具有一个或多个半导体装置的一第一集成晶片裸晶；
在上述第一集成晶片裸晶的上方形成一第一钝化层；
形成穿过上述第一钝化层中的一开口；
在上述第一集成晶片裸晶的上方及上述一第一钝化层形成一导体遮蔽结构，其中上述导体遮蔽结构排列于上述第一钝化层的上方及上述开口中，使上述导体遮蔽结构在一第一方向及直交于上述第一方向的一第二方向延伸而经过上述一个或多个半导体装置；以及
沿着包含上述导体遮蔽结构的一混合接合界面区，将上述第一集成晶片裸晶接合于具有一影像感应元件阵列的一第二集成晶片裸晶。
19.如权利要求18所述的形成集成晶片结构的方法，其中：
上述第一集成晶片裸晶包含多个第一金属互连层，上述多个第一金属互连层排列在具有上述一个或多个半导体装置的一第一基板上方的一第一介电结构中；以及
上述第二集成晶片裸晶包含多个第二金属互连层，上述多个第二金属互连层排列在一第二介电结构中，上述第二介电结构在上述第一介电结构与具有上述影像感应元件阵列的一第二基板之间。
CN201710061474.0A 2016-01-29 2017-01-26 集成晶片结构及其形成方法 Active CN107026184B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662288738P 2016-01-29 2016-01-29
US62/288,738 2016-01-29
US15/213,519 2016-07-19
US15/213,519 US10297631B2 (en) 2016-01-29 2016-07-19 Metal block and bond pad structure

Publications (2)

Publication Number Publication Date
CN107026184A CN107026184A (zh) 2017-08-08
CN107026184B true CN107026184B (zh) 2020-04-21

Family

ID=59386198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710061474.0A Active CN107026184B (zh) 2016-01-29 2017-01-26 集成晶片结构及其形成方法

Country Status (5)

Country Link
US (2) US10297631B2 (zh)
JP (1) JP6429209B2 (zh)
KR (1) KR101920967B1 (zh)
CN (1) CN107026184B (zh)
TW (1) TWI622164B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10038025B2 (en) 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
JP6976744B2 (ja) * 2017-06-29 2021-12-08 キヤノン株式会社 撮像装置、撮像システム、および、移動体
US10090342B1 (en) * 2017-08-01 2018-10-02 Semiconductor Components Industries, Llc Stacked image sensor capacitors and related methods
CN107887401A (zh) * 2017-10-27 2018-04-06 德淮半导体有限公司 背照式图像传感器及其制造方法
CN108428708A (zh) * 2018-03-26 2018-08-21 武汉新芯集成电路制造有限公司 图像传感器及其形成方法
US20200035641A1 (en) * 2018-07-26 2020-01-30 Invensas Bonding Technologies, Inc. Post cmp processing for hybrid bonding
CN110875202B (zh) * 2018-09-04 2021-11-09 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
US11227836B2 (en) 2018-10-23 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for enhanced bondability
CN111244072B (zh) * 2020-02-05 2024-05-24 长江存储科技有限责任公司 半导体器件
JP2021158320A (ja) * 2020-03-30 2021-10-07 キヤノン株式会社 半導体装置及びその製造方法、機器
US11244914B2 (en) * 2020-05-05 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad with enhanced reliability
JP7423462B2 (ja) * 2020-07-13 2024-01-29 新光電気工業株式会社 実装基板及び半導体装置
US11658158B2 (en) * 2020-09-03 2023-05-23 Taiwan Semiconductor Manufacturing Company Ltd. Die to die interface circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102404514A (zh) * 2010-09-15 2012-04-04 索尼公司 固体摄像器件和电子装置
CN102629616A (zh) * 2011-02-08 2012-08-08 索尼公司 固态成像装置、其制造方法及电子设备

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2841439B2 (ja) * 1989-03-24 1998-12-24 富士通株式会社 半導体装置の製造方法
JPH0493020A (ja) * 1990-08-09 1992-03-25 Seiko Epson Corp 半導体装置の製造方法
JPH04171923A (ja) * 1990-11-06 1992-06-19 Matsushita Electron Corp 薄膜形成装置および薄膜形成方法
JP2000269473A (ja) * 1999-03-17 2000-09-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4604301B2 (ja) * 1999-04-28 2011-01-05 株式会社デンソー 光センサ
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
FR2949173A1 (fr) 2009-08-12 2011-02-18 St Microelectronics Sa Capteur d'images eclaire par la face arriere protege des rayons infrarouges
JP5442394B2 (ja) 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP2012094720A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
JP2013058661A (ja) * 2011-09-09 2013-03-28 Sony Corp 固体撮像素子および電子機器
TWI577001B (zh) * 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
JP2013115289A (ja) 2011-11-30 2013-06-10 Sony Corp 半導体装置、半導体装置の製造方法、および電子機器
JP6044847B2 (ja) * 2012-02-03 2016-12-14 ソニー株式会社 半導体装置及び電子機器
JP2013187360A (ja) * 2012-03-08 2013-09-19 Sony Corp 固体撮像装置、及び、電子機器
KR101334219B1 (ko) 2013-08-22 2013-11-29 (주)실리콘화일 3차원 적층구조의 이미지센서
US9337225B2 (en) 2013-09-13 2016-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9520439B2 (en) 2013-09-23 2016-12-13 Omnivision Technologies, Inc. X-ray and optical image sensor
US9548329B2 (en) 2014-07-02 2017-01-17 Taiwan Semiconductor Manufacturing Company Ltd. Backside illuminated image sensor and method of manufacturing the same
JP6079807B2 (ja) 2015-03-24 2017-02-15 ソニー株式会社 固体撮像装置及び電子機器
TW201637190A (zh) * 2015-03-25 2016-10-16 Sony Corp 固體攝像裝置及電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102404514A (zh) * 2010-09-15 2012-04-04 索尼公司 固体摄像器件和电子装置
CN102629616A (zh) * 2011-02-08 2012-08-08 索尼公司 固态成像装置、其制造方法及电子设备

Also Published As

Publication number Publication date
CN107026184A (zh) 2017-08-08
KR20170090983A (ko) 2017-08-08
JP2017135384A (ja) 2017-08-03
KR101920967B1 (ko) 2018-11-21
US10297631B2 (en) 2019-05-21
US20180342552A1 (en) 2018-11-29
TWI622164B (zh) 2018-04-21
TW201737480A (zh) 2017-10-16
US11088192B2 (en) 2021-08-10
JP6429209B2 (ja) 2018-11-28
US20170221950A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
CN107026184B (zh) 集成晶片结构及其形成方法
US11069736B2 (en) Via support structure under pad areas for BSI bondability improvement
US11296252B2 (en) Method and apparatus for CMOS sensor packaging
US11322540B2 (en) Pad structure for front side illuminated image sensor
CN106057834B (zh) 被堆叠栅格结构深埋的滤色器阵列
KR102291297B1 (ko) 이미지 센서에서 암전류를 줄이기 위한 캡핑 구조
US11217547B2 (en) Bond pad structure with reduced step height and increased electrical isolation
TW202109750A (zh) 積體晶片、積體電路及其形成方法
TWI717795B (zh) 影像感測器及其形成方法
CN112310128A (zh) 图像传感器、用于图像传感器的半导体结构及其制造方法
US8697483B2 (en) Method of forming contact and semiconductor device manufactured by using the method
CN116504796A (zh) 图像传感器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant