CN107017236A - 具有槽的金属板上的集成扇出线圈 - Google Patents

具有槽的金属板上的集成扇出线圈 Download PDF

Info

Publication number
CN107017236A
CN107017236A CN201611135645.1A CN201611135645A CN107017236A CN 107017236 A CN107017236 A CN 107017236A CN 201611135645 A CN201611135645 A CN 201611135645A CN 107017236 A CN107017236 A CN 107017236A
Authority
CN
China
Prior art keywords
coil
metallic plate
groove
encapsulation materials
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611135645.1A
Other languages
English (en)
Other versions
CN107017236B (zh
Inventor
王垂堂
陈韦廷
陈颉彦
蔡豪益
曾明鸿
郭鸿毅
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107017236A publication Critical patent/CN107017236A/zh
Application granted granted Critical
Publication of CN107017236B publication Critical patent/CN107017236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors

Abstract

本发明的实施例涉及具有槽的金属板上的集成扇出线圈。本发明实施例揭示一种结构，其包含囊封材料和包含贯穿导体的线圈。所述贯穿导体在所述囊封材料中，其中所述贯穿导体的顶面与所述囊封材料的顶面共面，且所述贯穿导体的底面与所述囊封材料的底面共面。金属板下伏于所述囊封材料。槽在所述金属板中且塡充有介电材料。所述槽具有与所述线圈重叠的部分。

Description

具有槽的金属板上的集成扇出线圈
技术领域
本发明的实施例涉及一种半导体元件。
背景技术
随着半导体技术的发展，半导体芯片/裸片变得越来越小。同时，更多功能需要集成到半导体裸片中。因此，半导体裸片需要使越来越大数目个I/O垫包装到较小区域中且I/O垫的密度随着时间迅速提高。结果，半导体裸片的封装变得更困难，此不利地影响封装的良率。
常规封装技术可分成两个类别。在第一类别中，在锯切晶片上的裸片之前封装裸片。此封装技术具有一些有利特征部，例如，较大处理能力和较低成本。此外，需要较少侧填料或模制化合物。此封装技术遭受缺点。举例来说，裸片的大小变得越来越小，且各自封装可仅为其中各裸片的I/O垫限于直接在各自裸片的表面上方的区域的扇入型封装。然而，在裸片面积有限的情况下，I/O垫的数目归因于I/O垫的间距的限制而有限。如果减小垫的间距，那么焊料区域可能彼此桥接，从而导致电路故障。另外，在固定球大小要求下，焊球必须具有特定大小，此继而限制裸片的表面上可包装的焊球的数目。因此，已开发集成扇出(InFO)封装。
InFO封装不适合于制作用于某些应用(例如，无线充电)的线圈。归因于InFO封装的小的大小，如果在InFO封装中制作线圈，那么线圈将小。InFO封装中的线圈与InFO封装外部的线圈之间的互感将低，且不可满足透过磁共振的无线电力传送的要求。另一方面，也不可通过增加线圈的匝数而增加互感，这是因为此将导致电阻增加，此继而导致电力传送的效率的大幅降低。
发明内容
本发明的实施例具有一些有利特征。通过在金属板中形成(若干)槽，电磁场可通过金属板，且改善InFO线圈与外部线圈之间的互感。此外，可放大互感，导致无线充电效应的改善。
根据本发明的一些实施例，一种结构包含：囊封材料；和线圈，其包含贯穿导体。贯穿导体在囊封材料中，其中贯穿导体的顶面与囊封材料的顶面大体上共面，且贯穿导体的底面与囊封材料的底面大体上共面。金属板下伏于囊封材料。槽在金属板中且塡充有介电材料。槽具有与线圈重叠的部分。
根据本发明的一些实施例，一种结构包含：囊封材料；装置裸片，其囊封于囊封材料中；和贯穿导体，其囊封于囊封材料中。贯穿导体形成电耦合到装置裸片的线圈的部分。结构进一步包含金属板，其具有与线圈重叠的一部分，其中金属板延伸超过线圈的边缘。介电材料穿透通过金属板。介电材料包含第一长形部分，所述第一长形部分具有平行于第一方向的第一纵向方向。第一长形部分包含与线圈重叠的第一部分和未与线圈重叠的第二部分。介电材料进一步包含第二长形部分，所述第二长形部分具有平行于第二方向的第二纵向方向，其中第二方向非平行于第一方向。第二长形部分接合到第一长形部分且与线圈重叠。
根据本发明的一些实施例，一种结构包含：囊封材料；装置裸片，其囊封于囊封材料中；和贯穿导体，其囊封于囊封材料中。贯穿导体形成电耦合到装置裸片的线圈的部分。结构进一步包含金属板，其具有与线圈重叠的部分。金属板延伸超过线圈的边缘。介电区域穿透通过金属板。介电区域包含与线圈重叠的块体部分和连接到块体部分的长形部分。长形部分窄于块体部分。长形部分包含与线圈重叠的第一部分和延伸超过线圈的边缘的第二部分。
附图说明
当与随附图一起阅读时从以下详细描述最佳理解本揭露的方面。应注意，根据业界中的标准方法，多种特征部未按比例绘制。事实上，为了清楚论述可任意增大或减小多种特征部的尺寸。
图1绘示根据一些实施例的集成扇出(InFO)封装的横截面视图。
图2绘示根据一些实施例的包含密封气隙的InFO封装的横截面视图。
图3和图4绘示根据一些实施例的线圈和连接装置裸片的俯视图。
图5、图9、图11、图13和图15绘示根据一些实施例的线圈和各自金属板和金属板中的介电区域的俯视图。
图6到图8、图10、图12、图14和图16绘示根据一些实施例的用于模拟的结构。
具体实施方式
以下揭示内容提供用于实施本揭露的不同特征部的许多不同实施例或实例。在下文中描述组件和布置的具体实例以简化本揭露。当然，其仅仅为实例且不旨在为限制性。举例来说，在以下描述中，第一特征部形成在第二特征部上方或上可包含其中第一特征部和第二特征部直接接触形成的实施例且也可包含其中额外特征部可形成于第一特征部与第二特征部之间使得第一特征部和第二特征部无法直接接触的实施例。另外，本揭露可在多种实例中重复元件符号和/或字母。此重复是为了简洁和清楚的目的且其自身不指示所论述的多种实施例和/或配置之间的关系。
此外，可为了容易描述而在本文中使用例如“下伏”、“下方”、“下”、“上覆”、“上”和类似者的空间相对术语以描述如图中绘示的元件或特征部与其它(若干)元件或(若干)特征部的关系。空间相对术语旨在涵盖除了图中描绘的定向之外的装置在使用中或操作中的不同定向。装备可另外定向(旋转90度或成其它定向)且可同样对应地解译本文中使用的空间相对描述词。
根据多项示范性实施例提供集成扇出(InFO)封装和InFO封装中的线圈。贯穿当前描述将InFO封装中的线圈称为InFO线圈。论述一些实施例的一些变动。贯穿多种视图和阐释性实施例，使用相同元件符号指定相同元件。
图1绘示根据本发明的一些实施例的InFO封装100的横截面视图。InFO封装100包含囊封于囊封材料26中的装置裸片28。另外，也在囊封材料26中囊封形成InFO线圈30的部分的贯穿导体32。囊封材料26塡充邻近贯穿导体32之间的间隙和贯穿导体32与装置裸片28之间的间隙。囊封材料26可为聚合物基材料，且可包含模制化合物、模制侧填料、环氧树脂和/或树脂。囊封材料26的顶面与装置裸片28的顶端一样高，此可透过(例如)化学机械抛光(CMP)达成。
InFO线圈30充当电感器，且可具有多种适用形状。举例来说，图3和图4绘示根据一些示范性实施例的示范性电感器/线圈的俯视图。在图3中，贯穿导体32形成多个同心环，其中外环包围内环。在图3中，绘示两个环，但也预期任何其它数目个环(例如，1、3或更多)。环为具有缺口的部分环，此容许外环透过(若干)桥35而连接到内环。多个环串联连接到两个端口37。线圈30的端口连接到装置裸片28。在图4中，贯穿导体32为集成螺旋的部分，所述集成螺旋也具有端口37。图4绘示左端口37与装置裸片28断开。在替代实施例中，左端口37也可(例如)透过如图1和图2中展示的重布线50和54而连接到装置裸片28。
再次参考图1，贯穿导体32具有与囊封材料26的顶面大体上共面的顶面和与囊封材料26的底面大体上共面的底面。贯穿当前描述，当使用术语“大体上共面”时，各自“平坦表面”可仍具有在各自制造过程的变动内的高度差异。
装置裸片28可透过裸片附接薄膜(DAF)34而粘着到粘着薄膜24，所述DAF 34为粘着薄膜。也可省略DAF 34，且装置裸片28直接粘着到粘着薄膜24。装置裸片28可具有以下功能：从线圈30接收电流；整流电流；且对电池(未图示)充电。虽然绘示一个装置裸片28，但更多装置裸片可放置于粘着薄膜24上方，所述装置裸片可包含中央处理单元(CPU)裸片、微控制单元(MCU)裸片、输入-输出(IO)裸片、基频(BB)裸片和/或应用处理器(AP)裸片。
装置裸片28可包含半导体衬底36，半导体衬底36可为硅衬底。集成电路装置38形成于半导体衬底36上。集成电路装置38可包含主动装置(例如，晶体管和二极管)和/或被动装置(例如，电阻器、电容器、电感器或类似者)。装置裸片28可包含电耦合到集成电路装置38的金属柱46。金属柱46可嵌入介电层40中，介电层40可由(例如)PBO或聚酰亚胺形成。也绘示钝化层42，其中金属柱46可延伸到钝化层42中。钝化层42可包含氮化硅、氧化硅或其多个层。
介电层48形成于囊封材料26上方。根据本发明的一些实施例，介电层48由聚合物(例如，PBO、聚酰亚胺或类似者)形成。根据本发明的替代实施例，介电层48由无机材料(例如，氮化硅、氧化硅或类似者)形成。
重布线(RDL)50经形成以电耦合到金属柱46和贯穿导体32。RDL 50也可互连金属柱46和贯穿导体32。另外，RDL 50可用于形成电感器30的桥35(图3)或为电感的一部份。RDL50包含介电层48上方的金属迹线(金属线)和延伸到介电层48中的通孔。RDL 50中的通孔连接到贯穿导体32和金属柱46。根据本发明的一些实施例，RDL 50的形成包含：形成毯覆铜种子层；在毯覆铜种子层上方形成且图案化掩模层；执行电镀以形成RDL 50；去除掩模层；和蚀刻未由RDL 50覆盖的毯覆铜种子层的部分。RDL 50可由金属或金属合金(包含铝、铜、镍、钨和/或其合金)形成。
介电层52形成于介电层48和RDL 50上方。可使用选自用于形成介电层48的相同候选材料的材料形成介电层52。RDL 54经形成以具有在介电层52内部的某个部分和在介电层52上方的某些其它部分。RDL 54也可由金属或金属合金(包含铝、铜、钨和/或其合金)形成。应了解，虽然在所绘示的示范性实施例中，形成两层RDL(50和54)，但RDL可具有任何数目个层(例如，一层或两层以上)。
介电层56形成于介电层52和RDL 54上方。可(例如)使用PBO、聚酰亚胺或BCB形成介电层56。电连接器58具有在介电层56内部的某个部分和在介电层56上方的某些其它部分。电连接器58经形成以电连接到RDL 54。电连接器58可包含凸块下冶金(UBM)、金属柱、焊料区域和/或类似者。根据一些示范性实施例，电连接器58电连接到挠曲印刷电路板(PCB(FPC)，未展示)。
根据一些实施例，可为预形成板的铁氧体材料60粘着到顶面层(例如，层56)。可透过粘着薄膜62达成粘着。根据一些实施例，铁氧体材料60可包含锰-锌、镍-锌或类似者。铁氧体材料60在高频率下具有低损耗，且用于改善InFO线圈30的性能(例如，互感)。铁氧体材料60与囊封材料26的一部分重叠。此外，铁氧体材料60与InFO线圈30的至少一部分重叠，且可或可不延伸超过InFO线圈30的边缘。
贯穿本发明实施例的描述，包含电连接器58、装置裸片28、囊封材料26和贯穿导体32的粘着薄膜24上方的特征部组合地称为InFO封装100。含有槽的金属板18下伏于InFO封装100且与InFO封装100重叠。根据本发明的一些实施例，InFO封装100透过粘着薄膜24而粘着到含有槽的金属板18。
含有槽的金属板18包含金属板22和金属板22的槽中的介电材料20。贯穿当前描述，使用元件符号20以指含有槽的金属板18中的槽和槽中的介电材料两者。根据本发明的一些实施例，金属板22由金属或金属合金形成，金属合金由铜、铝、镍、铬、阳极氧化金属和/或类似者形成。介电材料20可完全或部分塡充金属板22中的槽。根据一些实施例，介电材料20由有机材料(例如，塑料或聚合物)或无机介电材料(例如，玻璃、氧化物、陶瓷或类似者)形成。介电材料20可透明或不透明。
金属板22和介电材料20可具有彼此大体上共面的顶面和/或彼此共面的底面。根据本发明的一些实施例，金属板22和介电材料20组合地形成外壳的部分，所述外壳可为(例如)移动电话、平板计算机或计算机的外壳。外壳的所绘示部分为下部分且外壳可进一步包含上覆于所绘示部分的上部分和在所绘示部分的左侧和右侧的部分(未图示)。
图2绘示根据替代实施例的InFO封装100和含有槽的金属板18。含有槽的金属板18包含其中的槽20，其中槽20为未塡充有固体介电材料的气隙。换句话说，槽20塡充有空气且因此形成介电区域。使用介电薄膜16覆盖槽20，其中介电薄膜16和粘着剂24密封槽20。贯穿当前描述，当提及术语“介电材料20”时，其指示介电材料20可为固体介电材料或空气。介电薄膜16也可由介电材料(例如，塑料、玻璃、陶瓷或类似者)形成。
图5绘示根据一些示范性实施例的图1和图2中展示的结构的部分的俯视图，其中绘示线圈30和含有槽的金属板18。未绘示例如介电层48、52和56、装置裸片28和如图1和图2中展示的类似者的其它材料和区域，但其仍存在。介电材料20包含部分20A和20B(在下文中称为介电部分或槽部分)。介电部分20A具有平行于第一方向(X方向)的纵向方向。部分20B具有非平行于部分20A的纵向方向的纵向方向。根据本发明的一些实施例，部分20B的纵向方向沿Y方向，Y方向垂直于部分20A的纵向方向。部分20A和20B也可既不彼此平行也不彼此垂直。此外，部分20A可长于部分20B。部分20A和部分20B彼此接合以形成交叉。
根据一些实施例，含有槽的金属板18具有彼此相对的边缘18A和18B。取决于含有槽的金属板18的形状和使用，边缘18A和18B可或可不彼此平行。举例来说，当含有槽的金属板18用作移动电话的后盖时，含有槽的金属板18的形状由移动电话的形状确定，且边缘18A与18B可彼此平行。槽部分20A具有长度L1和宽度W1。根据这些实施例，长度L1大于线圈30的长度L3且等于含有槽的金属板18的长度。槽部分20A的宽度W1小于长度L1且可小于线圈30的宽度W3。
介电材料20的部分20B具有长度L2和宽度W2，宽度W2小于长度L2。此外，宽度W2可等于、大于或小于部分20A的宽度W1。根据本申请案的一些实施例，部分20B的长度L2小于线圈30的宽度W3，且部分20B的宽度W2小于线圈30的长度L3和宽度W3两者。
此外，部分20A可在相反的X方向上延伸超过线圈30的边缘。另一方面，部分20B可完全处在与线圈30重叠的区域中且不延伸超过线圈30的边缘(如图5中展示)。替代地，部分20B也可在Y方向的一者或两者上延伸超过线圈30的边缘。根据一些示范性实施例，部分20A与20B的交叉区域对准于线圈30。交叉区域的中心可对准于线圈30的中心以最大化放大效应，如随后段落中所论述。
如图5中展示的InFO线圈30已改善与外部线圈14(图1或图2)的互感。如图1和图2中展示，线圈14放置于InFO封装100的外部且可在InFO封装100定位于其中的产品(例如，移动电话)的外部。线圈14可用作(例如)用于传输能量的传输器线圈而InFo线圈30用作用于接收由线圈14传输的能量的接收器线圈。
图6、图7和图8绘示执行模拟的结构。图6绘示线圈14和线圈30的透视图。InFo线圈30在线圈14上方，其中InFo线圈30与线圈14之间无金属板。此外，InFo线圈30在线圈14上方，且线圈30的中心对准于线圈14的中心。根据模拟结果，InFo线圈30与线圈14之间的互感为123.6nH。在此设定中，由线圈14产生的电磁场在不被阻挡的情况下传输到InFO线圈30。
图7绘示执行模拟的线圈14和线圈30的透视图。InFo线圈30在线圈14上方且对准于线圈14，其中大金属板22在InFO线圈30与线圈14之间(且对准于InFo线圈30和线圈14)。金属板22在其中不具有槽，且因此完全阻挡由线圈14产生的电磁场传输到线圈30。根据模拟结果，InFo线圈30与线圈14之间的互感为0.1nH，其指示InFo线圈30与线圈14之间基本上不存在互感。因此，当InFO线圈30与线圈14之间放置无槽金属板(例如，电话的无槽金属后盖)时，InFO线圈30和线圈14不可用于无线电力传送。从图6和图7获得的结果用作基准以比较根据本发明的多项实施例的其它结构的性能。
图8绘示执行模拟的线圈14和线圈30的俯视图。InFo线圈30在线圈14上方，其中含有槽的金属板18(与图5中展示的含有槽的金属板18相同)放置于InFo线圈30与线圈14之间。根据模拟结果，InFo线圈30与线圈14之间的互感为192nH。应注意，此互感大于从图6获得的互感(123.6nH)。这指示如图5中展示的十字形槽不仅容许电磁场的完全通过，而且也放大电磁场，这意味着无线充电的更佳效率。
再次参考图5，如果槽20的宽度W1和/或W2太大(例如，等于或大于线圈30的宽度W3)，那么互感将被减小到从图6获得的互感(123.6nH)。因此，保持宽度W1和/或W2不太大对于增加互感是有利的。另一方面，宽度W1和/或W2不可太小，这是因为具有非常小的宽度W1和/或W2的槽不容许电磁场容易地通过，且互感可降级到图7中获得的互感。
图9绘示根据一些示范性实施例的图1和图2中展示的结构的部分的俯视图，其中绘示线圈30和含有槽的金属板18。介电材料20包含中心块体部分20C和长形部分20D，长形部分20D接合到块体部分20C以形成连续介电区域。块体部分20C与线圈30重叠(当在横截面视图中观看时)。根据一些示范性实施例，块体部分20C小于线圈30(在如图6中的俯视图中)。此外，块体部分20C的全部边缘可从线圈30的各自边缘撤回，且因此线圈30与块体部分20C完全重叠。换句话说，线圈30延伸超过块体部分20C的边缘。根据一些示范性实施例，部分20A与20B的交叉区域的中心对准于线圈30的中心。线圈30的俯视图可具有圆形形状、矩形形状、六边形形状、八边形形状或另一适用形状。
长形部分20D具有连接到块体部分20C的第一末端和延伸超过线圈14的各自边缘(所绘示的上边缘)的第二末端。根据一些实施例，如图9中绘示，长形部分20D延伸到含有槽的金属板18的边缘18A。根据替代实施例，长形部分20D延伸超过线圈14的各自边缘(所绘示的上边缘)且不到达边缘18A。根据一些实施例，长形部分的宽度W1小于线圈30的宽度W3。
图10绘示执行模拟的线圈14和线圈30的俯视图。InFo线圈30在线圈14上方，其中含有槽的金属板18(类似于图9中展示的含有槽的金属板18，且具有额外槽)放置于InFo线圈30与线圈14之间。根据模拟结果，InFo线圈30与线圈14之间的互感为240.4nH。结果与不添加额外槽的情况类似。应注意，此互感大于从图6获得的互感(123.6nH)。此指示如图9中展示的槽具有放大电磁场的作用，此意味着无线充电的更佳效率。
再次参考图9，如果部分20C太大，例如具有等于或大于线圈30的大小的大小，那么互感将接近从图6获得的互感。因此，使部分20C的大小保持小于线圈30的大小对于增加互感是有利的。
图11绘示根据一些示范性实施例的图1和图2中展示的结构的部分的俯视图，其中绘示线圈30和含有槽的金属板18。根据这些实施例，介电材料20的形状类似于图5中的形状，惟不存在较短部分除外。介电材料20延伸到含有槽的金属板18的边缘18A和18B两者。介电材料20在单一条状槽中，所述单一条状槽从含有槽的金属板18的边缘18A延伸到相对边缘18B。介电材料20在相反的X方向上延伸超过线圈30的边缘，且介电材料20的长度L1大于线圈30的长度L3。另一方面，介电材料20的宽度W1小于线圈30的宽度W3。
图12绘示执行模拟的线圈14和线圈30的俯视图。InFo线圈30在线圈14上方，其中如图11中展示的含有槽的金属板18放置于InFo线圈30与线圈14之间。根据模拟结果，InFo线圈30与线圈14之间的互感为137.9nH。应注意，此互感大于从图6获得的互感(123.6nH)。此指示如图11中展示的槽也具有放大电磁场的作用，此意味着无线充电的更佳效率。
再次参考图11，如果介电材料20的宽度W1太大，例如，大于线圈30的宽度W3，那么互感将减小到从图6获得的互感。因此，使宽度W1保持小于线圈30的宽度W3对于增加互感是有利的。另一方面，宽度W1不可太小，这是因为具有非常小的宽度W1的槽不容许电磁场容易地通过，且互感可降级到图7中获得的互感。
图13绘示根据一些示范性实施例的图1和图2中展示的结构的部分的俯视图，其中绘示线圈30和含有槽的金属板18。根据这些实施例，介电材料20的形状类似于图11中的形状，但介电材料20延伸到边缘18B且不延伸到边缘18A除外。类似地，介电材料20在两个X方向上延伸超过线圈30的边缘，且介电材料20的长度L1大于线圈30的长度L3。另一方面，介电材料20的宽度W1小于线圈30的宽度W3。
图14绘示执行模拟的线圈14和线圈30的俯视图。InFo线圈30在线圈14上方，其中如图13中展示的含有槽的金属板18放置于InFo线圈30与线圈14之间。根据模拟结果，InFo线圈30与线圈14之间的互感为138.2nH。应注意，此互感大于从图6获得的互感(123.6nH)。此指示如图13中展示的槽具有放大电磁场的作用，此意味着无线充电的更佳效率。介电材料20的宽度W1和长度L1具有如图11中的类似要求。
图15绘示根据一些示范性实施例的图1和图2中展示的结构的部分的俯视图，其中绘示线圈30和含有槽的金属板18。根据这些实施例，介电材料20的形状类似于图11中的形状，但介电材料20完全由金属板18包围且不延伸到边缘18A和18B的任一者除外。类似地，介电材料20在两个X方向上延伸超过线圈30的边缘，且介电材料20的长度L1大于线圈30的长度L3。另一方面，介电材料20的宽度W1小于线圈30的宽度W3。
图16绘示执行模拟的线圈14和线圈30的俯视图。InFo线圈30在线圈14上方，其中如图15中展示的含有槽的金属板18放置于InFo线圈30与线圈14之间。根据模拟结果，InFo线圈30与线圈14之间的互感为29.8nH。应注意，此互感小于从图6获得的互感(123.6nH)。此指示如图13中展示的槽容许电磁场通过(虽然具有减小的量值)。进一步比较图8、图10、图12、图14和图16中的结果，观察到容许金属板中的介电材料(槽)延伸到金属板的边缘可导致改善的互感，而不容许介电材料(槽)到达边缘导致降级的互感。
本发明的实施例具有一些有利特征。通过在金属板中形成(若干)槽，电磁场可通过金属板，且改善InFO线圈与外部线圈之间的互感。此外，可放大互感，导致无线充电效应的改善。
根据本发明的一些实施例，一种结构包含：囊封材料；和线圈，其包含贯穿导体。贯穿导体在囊封材料中，其中贯穿导体的顶面与囊封材料的顶面大体上共面，且贯穿导体的底面与囊封材料的底面大体上共面。金属板下伏于囊封材料。槽在金属板中且塡充有介电材料。槽具有与线圈重叠的部分。
根据本发明的一些实施例，一种结构包含：囊封材料；装置裸片，其囊封于囊封材料中；和贯穿导体，其囊封于囊封材料中。贯穿导体形成电耦合到装置裸片的一线圈的部分。结构进一步包含金属板，其具有与线圈重叠的部分，其中金属板延伸超过线圈的边缘。介电材料穿透通过金属板。介电材料包含第一长形部分，所述第一长形部分具有平行于第一方向的第一纵向方向。第一长形部分包含与线圈重叠的第一部分和未与线圈重叠的第二部分。介电材料进一步包含第二长形部分，所述第二长形部分具有平行于第二方向的第二纵向方向，其中第二方向非平行于第一方向。第二长形部分接合到第一长形部分且与线圈重叠。
根据本发明的一些实施例，一种结构包含：囊封材料；装置裸片，其囊封于囊封材料中；和贯穿导体，其囊封于囊封材料中。贯穿导体形成电耦合到装置裸片的线圈的部分。结构进一步包含金属板，其具有与线圈重叠的部分。金属板延伸超过线圈的边缘。介电区域穿透通过金属板。介电区域包含与线圈重叠的块体部分和连接到块体部分的长形部分。长形部分窄于块体部分。长形部分包含与线圈重叠的第一部分和延伸超过线圈的边缘的第二部分。
前述概述若干实施例的特征使得所属领域的技术人员可更好地理解本揭露的方面。所属领域的技术人员应了解，其可容易使用本揭露作为用于设计或修改用于实施相同目的和/或达成本文中介绍的实施例的相同优点的其它程序和结构的基础。所属领域的技术人员也应意识到，这些等效构造不应脱离本揭露的精神和范围且其可在本文中做出多种改变、取代和更改而不脱离本揭露的精神和范围。
符号说明
14 外部线圈
16 介电薄膜
18 含有槽的金属板
18A 边缘
18B 边缘
20 介电材料/槽
20A 部分
20B 部分
20C 中心块体部分
20D 长形部分(元件部分)
22 金属板
24 粘着薄膜
26 囊封材料
28 装置裸片
30 集成扇出(InFO)线圈
32 贯穿导体
34 裸片附接薄膜(DAF)
35 桥
36 半导体衬底
37 端口
38 集成电路装置
40 介电层
42 钝化层
46 金属柱
48 介电层
50 重布线
52 介电层
54 重布线
56 介电层
58 电连接器
60 铁氧体材料
62 粘着薄膜
100 集成扇出(InFO)封装
L1 槽部分长度
L2 介电材料部分长度
L3 线圈长度
W1 槽部分宽度
W2 介电材料部分宽度
W3 线圈宽度

Claims (10)

1.一种半导体封装结构，其包括：
囊封材料；
线圈，其包括贯穿导体，其中所述贯穿导体在所述囊封材料中，其中所述贯穿导体的顶面与所述囊封材料的顶面大体上共面，且所述贯穿导体的底面与所述囊封材料的底面大体上共面；
金属板，其下伏于所述囊封材料；以及
第一槽，其在所述金属板中且塡充有介电材料，其中所述第一槽具有与所述线圈重叠的部分。
2.根据权利要求1所述的半导体封装结构，其中所述第一槽延伸超过所述线圈的边缘，或者其中所述第一槽延伸至所述金属板的边缘。
3.根据权利要求1所述的半导体封装结构，其中所述第一槽为气隙，且所述结构进一步包括密封所述第一槽的介电薄膜，其中所述介电薄膜在所述金属板的与所述囊封材料相对的侧上。
4.根据权利要求1所述的半导体封装结构，其中所述第一槽具有大于所述线圈的各自长度的长度和小于所述线圈的各自宽度的宽度。
5.根据权利要求1所述的半导体封装结构，其进一步包括垂直于所述第一槽且与所述第一槽相交的第二槽，其中所述第二槽不延伸超过所述线圈的边缘。
6.根据权利要求1所述的半导体封装结构，其中所述第一槽包括：
块体部分，其与所述线圈完全重叠；以及
元件部分，其连接到所述块体部分，其中所述元件部分具有小于所述线圈的各自宽度和所述块体部分的各自宽度的宽度，且所述元件部分延伸超过所述线圈的各自边缘。
7.一种半导体封装结构，其包括：
囊封材料；
装置裸片，其囊封于所述囊封材料中；
贯穿导体，其囊封于所述囊封材料中，其中所述贯穿导体形成电耦合到所述装置裸片的线圈的部分；
金属板，其具有与所述线圈重叠的部分，其中所述金属板延伸超过所述线圈的边缘；以及
介电材料，其穿透通过所述金属板，其中所述介电材料包括：
第一元件部分，其具有平行于第一方向的第一纵向方向，其中所述第一元件部分包括：
第一部分，其与所述线圈重叠；以及
第二部分，其未与所述线圈重叠；以及
第二元件部分，其具有平行于第二方向的第二纵向方向，其中所述第二方向非平行于所述第一方向，其中所述第二元件部分接合到所述第一元件部分且与所述线圈重叠。
8.根据权利要求7所述的半导体封装结构，其中所述第一元件部分延伸到所述金属板的第一边缘。
9.根据权利要求7所述的半导体封装结构，其中所述第一元件部分与所述第二元件部分的交叉区域的整体与所述线圈重叠。
10.一种半导体封装结构，其包括：
囊封材料；
装置裸片，其囊封于所述囊封材料中；
贯穿导体，其囊封于所述囊封材料中，其中所述贯穿导体形成电耦合到所述装置裸片的线圈的部分；
金属板，其具有与所述线圈重叠的部分，其中所述金属板延伸超过所述线圈的边缘；以及
介电区域，其穿透通过所述金属板，其中所述介电区域包括：
块体部分，其与所述线圈重叠；以及
元件部分，其连接到所述块体部分，其中所述元件部分窄于所述块体部分，且所述元件部分包括与所述线圈重叠的第一部分和延伸超过所述线圈的一边缘的第二部分。
CN201611135645.1A 2015-12-15 2016-12-09 具有槽的金属板上的集成扇出线圈 Active CN107017236B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562267622P 2015-12-15 2015-12-15
US62/267,622 2015-12-15
US15/061,419 US10074472B2 (en) 2015-12-15 2016-03-04 InFO coil on metal plate with slot
US15/061,419 2016-03-04

Publications (2)

Publication Number Publication Date
CN107017236A true CN107017236A (zh) 2017-08-04
CN107017236B CN107017236B (zh) 2019-10-25

Family

ID=59019203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611135645.1A Active CN107017236B (zh) 2015-12-15 2016-12-09 具有槽的金属板上的集成扇出线圈

Country Status (4)

Country Link
US (3) US10074472B2 (zh)
KR (1) KR101831065B1 (zh)
CN (1) CN107017236B (zh)
TW (1) TWI636538B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203965611U (zh) * 2014-07-31 2014-11-26 西门子(深圳)磁共振有限公司 去耦电感组件、射频接收线圈和磁共振成像装置
EP2992776B1 (en) * 2014-09-04 2019-11-06 WITS Co., Ltd. Case and apparatus including the same
US10074472B2 (en) * 2015-12-15 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. InFO coil on metal plate with slot
US10097030B2 (en) * 2016-04-29 2018-10-09 Taiwan Semiconductor Manufacturing Co., Ltd Packaged semiconductor devices with wireless charging means
JP6920849B2 (ja) * 2017-03-27 2021-08-18 株式会社荏原製作所 基板処理方法および装置
TWI664649B (zh) * 2017-07-31 2019-07-01 瑞昱半導體股份有限公司 電感裝置
US10790244B2 (en) 2017-09-29 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN109872869B (zh) 2017-12-04 2021-12-28 万国半导体(开曼)股份有限公司 一种隔离耦合结构
TWI653814B (zh) 2017-12-04 2019-03-11 英屬開曼群島商萬國半導體（開曼）股份有限公司 一種隔離耦合結構、裝置、元件、含隔離耦合結構的芯片及一種印製電路板
US10431646B2 (en) * 2018-03-05 2019-10-01 International Business Machines Corporation Electronic devices having spiral conductive structures
CN108808878A (zh) * 2018-06-16 2018-11-13 江苏云之尚节能科技有限公司 一种用于确定互感系数的快速方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW506045B (en) * 2000-08-14 2002-10-11 Megic Corp Method for forming high performance system-on-chip using post passivation process
TW201240044A (en) * 2011-03-31 2012-10-01 Rda Microelectronics Beijing Co Ltd Packaging substrate with well structure filled with insulator and manufacturing method
TW201340136A (zh) * 2011-12-29 2013-10-01 Intel Corp 積體電路裝置用的集成電感器
KR20140038283A (ko) * 2012-09-20 2014-03-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 ＰｏＰ 구조에서의 수동 디바이스 및 이의 형성 방법
US20140183735A1 (en) * 2012-12-31 2014-07-03 International Business Machines Corporation System and method of combining damascenes and subtract metal etch for advanced back end of line interconnections
US20150021754A1 (en) * 2009-11-25 2015-01-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermal Lid for Balancing Warpage and Thermal Management

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788524A (en) * 1987-08-27 1988-11-29 Gte Communication Systems Corporation Thick film material system
JPH0729223A (ja) 1993-07-09 1995-01-31 Canon Inc スタンパの製造方法およびスタンパ裏面研磨装置
CN100585812C (zh) 2005-04-19 2010-01-27 株式会社荏原制作所 基板处理设备
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
JP2010050136A (ja) 2008-08-19 2010-03-04 Fujikura Ltd 半導体装置
US7955942B2 (en) 2009-05-18 2011-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame
EP2557597A4 (en) 2010-04-07 2014-11-26 Shimadzu Corp RADIATION DETECTOR AND METHOD FOR MANUFACTURING SAME
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US10074472B2 (en) * 2015-12-15 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. InFO coil on metal plate with slot

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW506045B (en) * 2000-08-14 2002-10-11 Megic Corp Method for forming high performance system-on-chip using post passivation process
US20150021754A1 (en) * 2009-11-25 2015-01-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermal Lid for Balancing Warpage and Thermal Management
TW201240044A (en) * 2011-03-31 2012-10-01 Rda Microelectronics Beijing Co Ltd Packaging substrate with well structure filled with insulator and manufacturing method
TW201340136A (zh) * 2011-12-29 2013-10-01 Intel Corp 積體電路裝置用的集成電感器
KR20140038283A (ko) * 2012-09-20 2014-03-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 ＰｏＰ 구조에서의 수동 디바이스 및 이의 형성 방법
US20140183735A1 (en) * 2012-12-31 2014-07-03 International Business Machines Corporation System and method of combining damascenes and subtract metal etch for advanced back end of line interconnections

Also Published As

Publication number Publication date
US10847304B2 (en) 2020-11-24
KR101831065B1 (ko) 2018-02-21
TW201724407A (zh) 2017-07-01
US11600431B2 (en) 2023-03-07
TWI636538B (zh) 2018-09-21
CN107017236B (zh) 2019-10-25
US10074472B2 (en) 2018-09-11
US20190006085A1 (en) 2019-01-03
KR20170071406A (ko) 2017-06-23
US20170171979A1 (en) 2017-06-15
US20210057144A1 (en) 2021-02-25

Similar Documents

Publication Publication Date Title
CN107017236B (zh) 具有槽的金属板上的集成扇出线圈
CN103620762B (zh) 半导体装置
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
JP2005519471A (ja) 積層ダイ半導体装置
TWI628761B (zh) 一種封裝結構及其製造方法
TW200924147A (en) Stackable integrated circuit package
US9589906B2 (en) Semiconductor device package and method of manufacturing the same
CN107994004A (zh) 堆叠式管芯半导体封装体
US6246124B1 (en) Encapsulated chip module and method of making same
US8860193B2 (en) Pad configurations for an electronic package assembly
CN104241233A (zh) 晶圆级半导体封装及其制造方法
US11004776B2 (en) Semiconductor device with frame having arms and related methods
CN104916599B (zh) 芯片封装方法和芯片封装结构
KR20150046117A (ko) 장치 및 그 제조 방법
CN106409785A (zh) 一种薄型阵列塑料封装件及其生产方法
US20150041182A1 (en) Package substrate and chip package using the same
CN101944520A (zh) 半导体封装结构与半导体封装工艺
CN104617077A (zh) 封装基板和集成电路芯片
TWI385776B (zh) 包含嵌入型撓式電路之封裝ｉｃ裝置及其製造方法
EP3182449A1 (en) Semiconductor package
US9564391B2 (en) Thermal enhanced package using embedded substrate
CN109148310B (zh) 包括堆叠的芯片的电子器件
US20090096070A1 (en) Semiconductor package and substrate for the same
US20080116587A1 (en) Conductor polymer composite carrier with isoproperty conductive columns
US6875639B2 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant