TWI653814B - 一種隔離耦合結構、裝置、元件、含隔離耦合結構的芯片及一種印製電路板 - Google Patents

Abstract

一種用於電壓轉換裝置的次級單元與初級單元之間傳遞反饋信號的隔離耦合結構，係包括：一第一介電層，第一介電層包括一第一表面以及與第一表面相背的一第二表面；一第一耦合線圈，設置於第一表面，第一耦合線圈於第一表面圍合形成一內部區域；一第二耦合線圈，被配置成與第一耦合線圈互感；其中，第二耦合線圈包括一第一線圈部及一第二線圈部，第一線圈部設置於第二表面，第二線圈部設置於第一表面，並位於內部區域內，第二線圈部與第一耦合線圈隔離，第一線圈部與第二線圈部電連接。其技術效果是，可以低成本，小的封裝尺寸，穩定的實現電氣隔離以及耦合。

Description

一種隔離耦合結構、裝置、元件、含隔離耦合結構的芯片及一種印製電路 板

本發明涉及電壓信號傳遞裝置，尤其涉及一種用於電壓轉換裝置的次級單元與初級單元之間傳遞反饋信號的隔離耦合結構。

交流-直流轉換裝置是各種電子產品必要的部件，隨著技術的更新，以及電子產品的性能的提高，行業對於交流-直流轉換裝置的輸出精度要求越來越高，因此一種旨在實現精確控制恆流、恆壓的次級單元調節方案被應用到交流-直流轉換裝置中。如美國專利(公開號US 2016079877 A1)中公開的技術方案，利用一個第二控制器102實時感測用作功率切換的變壓器的次級單元的輸出電壓或輸出電流，而產生瞬態響應的控制信號，並利用耦合元件103將第二控制器產生的控制信號傳輸到初級單元的第一控制器101，通過第一控制器101產生用於功率切換的第一脈衝信號，來控制初級單元中繞組的關斷或導通，從而實現精確的恆流、恆壓輸出，第1圖給出了這種方案的基本結構，需要指出的是，第1圖中的結構僅用於說明習用技術，且出於便於理解的目的對其中結構進行了簡化。

上述通過次級單元調節的技術方案中，第二控制器102與第一控制器101之間需要一個可實現快速隔離的耦合元件103來實現控制信號的傳輸，實際的使用當中發現，現有的可選方案中，如脈衝變壓器，需 要較大的成本以及佔用較多的封裝尺寸，而耦合電容的方案則因穩定性差，導致其無法勝任。

綜上所述，如何選擇一種低成本，封裝尺寸小且工作穩定的耦合元件成為業界的課題。

針對上述技術問題，現提出一種旨在快速隔離的基礎上，進一步實現低成本，小封裝尺寸以及工作穩定的隔離耦合結構。

具體技術方案如下：一種隔離耦合結構，應用於信號傳遞，係包括：一第一介電層，該第一介電層包括一第一表面以及與該第一表面相背的一第二表面；一第一耦合線圈，設置於該第一表面，該第一耦合線圈於該第一表面圍合形成一內部區域；一第二耦合線圈，被配置成與該第一耦合線圈互感；其中該第二耦合線圈包括一第一線圈部及一第二線圈部，該第一線圈部設置於該第二表面，該第二線圈部設置於該第一表面，並位於該內部區域內，該第二線圈部與該第一耦合線圈隔離，該第一線圈部與該第二線圈部電連接。

較佳者，該第一線圈部與該第二線圈部通過穿透該第一介電層的一第一過孔連接。

較佳者，該第一過孔於該第一表面位於該第二線圈部圍合的區域內；以及該第一過孔於該第二表面位於該第一線圈部圍合的區域內。

較佳者，該第二線圈部與該第一耦合線圈於任意方向上的距離大於或等於一第一預定距離。

較佳者，該第一耦合線圈於任意方向與該第一介電層邊緣的距離均大於或等於一第一預定距離。

較佳者，該第一介電層的厚度大於或等於一第一預定距離。

較佳者，更包括：一第二介電層，覆蓋於該第二表面，以使該第一線圈部處於該第一介電層及該第二介電層之間；一第一焊盤組，包括一第一焊盤、一第二焊盤，該第一焊盤組設置於該第二介電層背向該第一介電層的一面上，該第一焊盤及該第二焊盤並分別對應電連接該第一耦合線圈的兩端；以及一第二焊盤組，包括一第三焊盤、一第四焊盤，該第二焊盤組設置於該第二介電層背向該第一介電層的一面上，該第三焊盤及該第四焊盤分別對應電連接該第二耦合線圈的兩端。

較佳者，該第二介電層的厚度大於或等於一第一預定距離。

較佳者，該第一耦合線圈的兩端包括一第一外圈連接點；該第一焊盤通過連續穿透該第一介電層以及該第二介電層的一第二過孔電連接該第一外圈連接點。

較佳者，該第二過孔於任意方向與該第一介電層的邊緣的距離均大於或等於一第一預定距離。

較佳者，該第二過孔與該第一線圈部於任意方向的距離均大於或等於一第一預定距離。

較佳者，該第一耦合線圈的兩端包括一第一內圈連接點；該第二表面上設置有一第一過線，該第一過線的一端通過穿透該第一介電層的一第三過孔電連接該第一內圈連接點，該第一過線的另一端通過穿透該第二介電層的一第四過孔電連接該第二焊盤。

較佳者，該第一過線位於該第一線圈部圍合的區域以外。

較佳者，該第三過孔與該第一線圈部於任意方向的距離均大於或等於一第一預定距離；及/或該第三過孔與該第一線圈部於任意方向的距離均大於或等於該第一預定距離；及/或該第一過線與該第一線圈部於任意方向的距離均大於或等於該第一預定距離。

較佳者，該第四過孔於任意方向與該第一介電層的邊緣的距 離均大於或等於一第一預定距離。

較佳者，該第二耦合線圈的兩端包括一第二外圈連接點；該第二外圈連接點設置於該第一線圈部的一端；該第三焊盤通過穿透該第二介電層的一第五過孔電連接該第二外圈連接點。

較佳者，該第二耦合線圈的兩端包括一第二內圈連接點；該第二內圈連接點設置於該第二線圈部的一端；該第二表面上設置有一第二過線，該第二過線的一端通過穿透該第一介電層的一第六過孔電連接該第二內圈連接點，該第二過線的另一端通過穿透該第二介電層的一第七過孔電連接該第四焊盤。

較佳者，該第二過線位於該第一線圈部圍合的區域以外。

較佳者，該第一介電層為矩形；該第二介電層與該第一介電層形狀相同且邊緣重合；該第一焊盤及該第二焊盤均為矩形，且間隔一第二預定距離的設置於該第一介電層的一條短邊處，該第一焊盤的一條短邊及該第二焊盤的一條短邊與所臨近的該第一介電層的短邊重合；以及該第三焊盤及該第四焊盤均為矩形，且間隔該第二預定距離的設置於該第一介電層的另一條短邊處，該第三焊盤的一條短邊及該第四焊盤的一條短邊與所臨近的該第一介電層的短邊重合。

較佳者，該第一焊盤距離臨近的該第一介電層的長邊的垂直距離大於或等於一第一預定距離；以及該第二焊盤距離臨近的該第一介電層的長邊的垂直距離大於或等於該第一預定距離；以及該第三焊盤距離臨近的該第一介電層的長邊的垂直距離大於或等於該第一預定距離；以及該第四焊盤距離臨近的該第一介電層的長邊的垂直距離大於或等於該第一預定距離。

較佳者，更包括：一第三介電層，覆蓋於該第一表面，以使該第一耦合線圈及該第二線圈部處於該第一介電層與該第三介電層之間。

較佳者，該第三介電層的厚度大於或等於一第一預定距離。

較佳者，該第一耦合線圈與該第二耦合線圈被配置成具有不同的匝數。

較佳者，該第一介電層為印製電路板，該第一耦合線圈及該第二耦合線圈由該印製電路板上的導電層形成。

較佳者，該第一預定距離為安全絕緣穿透距離。

本發明另提供一種隔離耦合裝置，係包括上述的隔離耦合結構，該隔離耦合結構通過COB(Chip On Board)工藝形成於一獨立的印製電路板上，該印製電路板對應該第一耦合線圈的兩端及該第二耦合線圈的兩端分別引出獨立的引腳，該引腳用於將該隔離耦合裝置連接至系統電路板。

本發明另提供一種隔離耦合元件，係包括上述的隔離耦合結構，該隔離耦合結構被封裝成獨立的封裝體，並於該第一耦合線圈的兩端及該第二耦合線圈的兩端分別引出獨立的引腳，該引腳用於將該隔離耦合元件連接至系統電路板。

本發明另提供一種含隔離耦合結構的芯片，係包括上述的隔離耦合結構；更包括至少一個子芯片，該子芯片電連接該第一耦合線圈的兩端，或者該子芯片電連接該第二耦合線圈的兩端；該隔離耦合結構與該子芯片被一同封裝成一封裝體。

本發明另提供一種含隔離耦合結構的芯片，係包括上述的隔離耦合結構；更包括：一第一子芯片，該第一子芯片電連接該第一耦合線圈的兩端；一第二子芯片，該第二子芯片電連接該第二耦合線圈的兩端；該隔離耦合結構、該第一子芯片及該第二子芯片被一同封裝成一封裝體。

本發明另提供一種印製電路板，係包括上述的隔離耦合結構；該隔離耦合結構作為該印製電路板的一部分被整合於該印製電路板中。

上述技術方案，可以低成本，小的封裝尺寸，穩定的實現快速電氣隔離以及耦合。並且，通過提供多種封裝或整合形式，使其具有快速安裝，抵抗潮濕，以及更進一步降低成本的優勢。

〔本發明〕

1‧‧‧第一介電層

101‧‧‧第一控制器

102‧‧‧第二控制器

11‧‧‧第一表面

12‧‧‧第二表面

2‧‧‧第一耦合線圈

201‧‧‧第一過孔

202‧‧‧第二過孔

203‧‧‧第三過孔

204‧‧‧第四過孔

205‧‧‧第五過孔

206‧‧‧第六過孔

207‧‧‧第七過孔

21‧‧‧第一外圈連接點

22‧‧‧第一內圈連接點

3‧‧‧第二耦合線圈

301‧‧‧第一過線

302‧‧‧第二過線

31‧‧‧第一線圈部

32‧‧‧第二線圈部

33‧‧‧第二外圈連接點

34‧‧‧第二內圈連接點

4‧‧‧第二介電層

401‧‧‧第一子芯片

402‧‧‧第二子芯片

50‧‧‧第一焊盤組

51‧‧‧第一焊盤

52‧‧‧第二焊盤

60‧‧‧第二焊盤組

61‧‧‧第三焊盤

62‧‧‧第四焊盤

7‧‧‧第三介電層

800‧‧‧隔離耦合裝置

801‧‧‧系統電路板

900‧‧‧隔離耦合元件

901‧‧‧隔離耦合結構

1010‧‧‧芯片

1011‧‧‧隔離耦合結構

1020‧‧‧芯片

1021‧‧‧離耦合結構

1030‧‧‧印製電路板

1031‧‧‧隔離耦合結構

第1圖：習用技術中應用次級單元調整的交流-直流轉換裝置的結構示意圖；第2圖：本發明隔離耦合結構的實施例第一介電層的第一表面的示意圖；第3圖：本發明隔離耦合結構的實施例第一介電層的第二表面的示意圖；第4圖：本發明隔離耦合結構通過第一過孔連接第一線圈部及第二線圈部的實施例的側面結構示意圖；第5圖：本發明隔離耦合結構通過第一過孔連接第一線圈部及第二線圈部的實施例的第一表面的結構示意圖；第6圖：本發明隔離耦合結構通過第一過孔連接第一線圈部及第二線圈部的實施例的第二表面的結構示意圖；第7圖：本發明隔離耦合結構具有第二介電層的實施例的側面結構示意圖；第8圖：本發明隔離耦合結構具有第二介電層的另一實施例的第一表面的結構示意圖；第9圖：第8圖所示實施例的第二表面的結構示意圖；第10圖：第8圖所示實施例的第二介電層的結構示意圖；第11圖：本發明隔離耦合結構具有第三介電層的實施例的側面結構示意圖； 第12圖：本發明提供的隔離耦合裝置連接到系統電路板上的實施例的結構示意圖；第13圖：本發明供的隔離耦合元件的實施例的透視結構示意圖；第14圖：本發明供的芯片的實施例的封裝結構示意圖；第15圖：本發明供的芯片的另一實施例的封裝結構示意圖；第16圖：本發明供的印製電路板的實施例的結構示意圖。

下面結合附加圖式和具體實施例對本發明作進一步說明，但不作為本發明的限定。

本發明的實施例中包括一種隔離耦合結構，應用於信號傳遞，其中，如第2、3圖所示，係包括：一第一介電層1，第一介電層1包括一第一表面11以及與第一表面相背的一第二表面12；一第一耦合線圈2，設置於第一表面11，第一耦合線圈2於第一表面11圍合形成一內部區域；一第二耦合線圈3，被配置成與第一耦合線圈2互感；其中第二耦合線圈3包括一第一線圈部31及一第二線圈部32，第一線圈部31設置於第二表面12，第二線圈32部設置於第一表面11，並位於內部區域內，第二線圈部32與第一耦合線圈2隔離，第一線圈部31與第二線圈部32電連接。

上述技術方案中提供的隔離耦合結構，可作為如第1圖所示的，由次級單元調節的交流-直流轉換裝置的第二控制器102與第一控制器101之間用以傳遞控制信號的耦合元件，作為較佳實施方式第二耦合線圈3的兩端可電連接第二控制器102作為耦合元件的初級線圈，第一耦合線圈2的兩端可電連接第一控制器101，作為耦合元件的次級線圈，第二控制器102向第一控制器101傳遞控制信號時，通過改變第二耦合線圈3兩端的電壓，使與第二耦合線圈3互感的第一耦合線圈2中產生感生電動勢，從而實現第二控制器102向第一控制器101傳遞控制信號，當第二控制器102 使第二耦合線圈3兩端的電壓消失時，第一耦合線圈2中的感生電動勢也隨之消失，從而實現快速隔離。上述第一耦合線圈2及第二耦合線圈3與第一控制器101及第二控制器102的連接方式僅用於解釋上述實施例的可行性，並不以此限定本發明的保護範圍。

於上述技術方案基礎上，如第4圖所示，第一線圈部31與第二線圈部32可通過穿透第一介電層1的一第一過孔201連接。通過過孔連接處於介質層兩面的導電結構為本領域常用的技術方案，因此不再贅述。

作為較佳實施方式，如第5、6圖所示，第一過孔201於第一表面11位於第二線圈部32圍合的區域內，並且，第一過孔201於第二表面12位於第一線圈部31圍合的區域內。由於第一過孔201分別處於第一線圈部31和第二線圈部32在各自所在表面圍合的區域內，因此不會額外佔用第一介電層1的面積，影響隔離耦合結構的封裝尺寸。

進一步的，由於第二耦合線圈3的第二線圈部32被設置成與第一耦合線圈2處於同一表面，使第二耦合線圈3分佈在第一介電層1的兩面，從而可減少第一介電層1的面積，可以一個較小面積的第一介電層1實現上述實施例中的隔離耦合結構。

作為較佳實施方式，第一耦合線圈2與第二耦合線圈3可被配置成具有不同的匝數，從而在第一耦合線圈2與第二耦合線圈3形成互感傳遞控制信號時，實現控制信號電壓的轉換，該實施方式可配合具有不同輸入電平的第一控制器和第二控制器，以實現電平匹配。電壓轉換的具體值可根據實際使用環境確認，並根據確認的電壓轉換值配置相應第一耦合線圈2的匝數以及第二耦合線圈3的匝數。

在此實施方式中，可配置第二耦合線圈3的匝數大於第一耦合線圈2的匝數，由於第二耦合線圈3的第一線圈部31與第二線圈部32共同分擔了第二耦合線圈3的匝數，因此當將第二線圈部32設置在第一線 圈部31的背面，即與第一耦合線圈2設置在同一表面時，可減少整個隔離耦合結構佔用第一介電層1的的面積，從而使整個隔離耦合結構具有一個較小的封裝尺寸。

作為較佳實施方式，第一介電層1可以是印製電路板，第一耦合線圈2及第二耦合線圈3均以平面線圈的形式由印製電路板上的導電層形成；此實施方式可實現低成本的耦合元件。其中，第一耦合線圈2可圍合成需要的形狀，如矩形，圓形，橢圓形，不規則形狀等，進一步的，第二線圈部32也可圍合成需要的形狀，如矩形，圓形，橢圓形，不規則形狀等。上述第2圖中給出了一種較佳實施方式，其中，將第一耦合線圈2及第二線圈部32均合圍成矩形，使第一耦合線圈2與第二線圈部32構成回字形結構，該實施方式中，矩形結構的平面線圈便於蝕刻工藝對導電層進行加工，以進一步降低耦合元件的成本。在較佳實施方式中，上述導電層可以是銅。

作為較佳實施方式，考慮到第一耦合線圈2與第二耦合線圈3需要配合不同的電壓，因此需要在隔離耦合結構上為第一耦合線圈2及第二耦合線圈3之間提供足夠的介電能力，從而提高第一耦合線圈2與第二耦合線圈3在工作時的高電壓耐受能力。

較佳者，第一耦合線圈2與第二耦合線圈3在任意方向上的距離可設置為大於或等於一第一預定距離。

考慮到第二耦合線圈3由第一線圈部31及第二線圈部32組成，且第一耦合線圈2與第二線圈部32位於同一表面，因此，第二線圈部32與第一耦合線圈2於任意方向上的距離可設置為大於或等於上述第一預定距離，綜合考慮封裝尺寸和介電能力需求的情況下，較佳者，第二線圈部32與第一耦合線圈2於任意方向上的距離可設置為等於上述第一預定距離。

在此基礎上，第一耦合線圈2於任意方向與第一介電層1邊緣的距離可設置為均大於或等於上述第一預定距離，同樣在綜合考慮封裝尺寸和介電能力需求的情況下，較佳者，第一耦合線圈2於任意方向與第一介電層1邊緣的距離可設置為均等於上述第一預定距離。

在此基礎上，第一介電層1的厚度可設置為大於或等於一第一預定距離，從而使位於第一表面11上的第一耦合線圈2以及第二線圈部32與位於第二表面12上的第一線圈部31之間的垂直距離大於或等於上述第一預定距離。較佳者，第一介電層1的厚度可設置為等於上述第一預定距離。

較佳者，第一耦合線圈2以平面線圈的形式設置於第一介電層1上，其走線間距以生產能力可達到的最小間距為限，現提供一種說明其可行性的實施例，第一耦合線圈2的走線間距可設置為0.1mm。在此基礎上，第二耦合線圈3也可以平面線圈的形式設置於第一介電層1上，其走線間距同樣以生產能力可達到的最小間距為限，在一種說明其可行性的實施例中也可設置為0.1mm。

上述技術方案中，第一預定距離為安全絕緣穿透距離，即不同電勢的導體以絕緣體隔開時，絕緣體的厚度大於或等於第一預定距離時不會被導體間放電穿透。

作為一種較佳實施方式，如以FR-4等級的材料形成第一介電層1，並使第一預定距離等於0.5mm時，通過高壓絕緣測試(又被稱為介質耐壓測試)，上述隔離耦合結構可承受10千伏的高壓而不損壞。在再一種實施方式中，進一步考慮封裝尺寸且降低耐壓要求的基礎上，同樣以FR-4等級的材料形成第一介電層1，並使第一預定距離等於0.4mm時，上述隔離耦合結構可承受8千伏的高壓而不損壞。

於上述技術方案基礎上，本發明更提供一種較佳實施方式， 其中，如第7圖所示，係包括一第二介電層4，覆蓋於第二表面12上，以使第一線圈部31處於第一介電層1及第二介電層4之間，從而對第一線圈部31提供絕緣及水汽阻隔的效果。

更包括一第一焊盤組50，其中一第一焊盤51、一第二焊盤52，第一焊盤組50設置於第二介電層4背向第一介電層1的一面上，第一焊盤51及第二焊盤52並分別對應電連接第一耦合線圈2的兩端，通過第一焊盤組50中的第一焊盤51及第二焊盤52以及進一步的連接導體，第一耦合線圈2可實現與第一控制器101電連接。更進一步包括一第二焊盤組60，第二焊盤組60包括一第三焊盤61、一第四焊盤62，第二焊盤組60設置於第二介電層4背向第一介電層1的一面上，第三焊盤61及第四焊盤62分別對應電連接第二耦合線圈3的兩端，通過第二焊盤組60中的第三焊盤61及第四焊盤62以及進一步的連接導體，第二耦合線圈3可實現與第二控制器102電連接。需要說明的是，第7圖中，出於便於理解的目的，並沒有直接示出第二焊盤52及第四焊盤62。

通過設置第一焊盤組50和第二焊盤組60，使隔離耦合結構可以獲得方便的連接於第一控制器101與第二控制器102之間。

在一種較佳實施方式中，同樣基於介電能力的考慮，第二介電層4的厚度可設置為大於或等於上述第一預定距離，較佳者，第二介電層4的厚度可設置為等於上述第一預定距離。在此基礎上，第一耦合線圈2的兩端包括一第一外圈連接點21，第一焊盤51通過連續穿透第一介電層1以及第二介電層4的一第二過孔202電連接第一外圈連接點21，第二過孔202於任意方向與第一介電層1的邊緣的距離可設置為均大於或等於上述第一預定距離，較佳者，第二過孔202於任意方向與第一介電層1的邊緣的距離可設置為均等於上述第一預定距離。在此基礎上，第二過孔202與第一線圈部31於任意方向的距離可設置為均大於或等於上述第一預定 距離，較佳者，第二過孔202與第一線圈部31於任意方向的距離可設置為均等於上述第一預定距離。

於上述技術方案基礎上，進一步的，如第8、9、10圖所示，第一耦合線圈2的兩端更包括一第一內圈連接點22；第二表面12上設置有一第一過線301，第一過線301的一端通過穿透第一介電層1的一第三過孔203電連接第一內圈連接點22，第一過線301的另一端通過穿透第二介電層4的一第四過孔204電連接第二焊盤52。

由於第一過線301與第一耦合線圈2電連接，因此其在控制信號傳輸時與第一耦合線圈2具有相同的電壓，考慮到介電能力的問題，可將第一過線301設置於第一線圈部31圍合的區域以外，較佳者，形成第一線圈部31的平面線圈於臨近第一過線301的位置可設置向內的折角以避開第一過線301。在此基礎上，第三過孔203與第一線圈部31於任意方向的距離可設置為均大於或等於上述第一預定距離，進一步較佳者，第三過孔203與第一線圈部31於任意方向的距離可設置為均等於上述第一預定距離。在此基礎上，第一過線301與第一線圈部31於任意方向的距離可設置為均大於或等於上述第一預定距離，較佳者，第一過線301與第一線圈部31於任意方向的距離可設置為均等於上述第一預定距離。在此基礎上，第四過孔204於任意方向與第一介電層1的邊緣的距離可設置為均大於或等於上述第一預定距離，較佳者，第四過孔204於任意方向與第一介電層1的邊緣的距離可設置為均等於上述第一預定距離。

於上述技術方案基礎上，進一步的，第二耦合線圈3的兩端包括一第二外圈連接點33；第二外圈連接點33設置於第一線圈部31的一端；第三焊盤61通過穿透第二介電層4的一第五過孔205電連接第二外圈連接點33。在此基礎上，第二耦合線圈3的兩端更包括一第二內圈連接點34；第二內圈連接點34設置於第二線圈部32的一端；第二表面12上設置 有一第二過線302，第二過線302的一端通過穿透第一介電層1的一第六過孔206電連接第二內圈連接點34，第二過線302的另一端通過穿透第二介電層4的一第七過孔207電連接第四焊盤62。作為一種較佳實施方式，第二過線302位於第一線圈部31圍合的區域以外。由於第二過線302，第五過孔205，第六過孔206以及第七過孔207在控制信號傳輸時與第一線圈部31的電壓相同，因此在設置距離時在滿足基本介電能力需求的情況下，可更多考慮封裝尺寸的需要。

於上述技術方案基礎上，本發明另提供一種較佳實施方式，其中，第一介電層1可設置為矩形；第二介電層4與第一介電層1形狀相同且邊緣重合；第一焊盤51及第二焊盤52均為矩形，且間隔一第二預定距離的設置於第一介電層1的一條短邊處，第一焊盤51的一條短邊及第二焊盤52的一條短邊與所臨近的第一介電層1的短邊重合；以及第三焊盤61及第四焊盤62均為矩形，且間隔上述第二預定距離的設置於第一介電層1的另一條短邊處，第三焊盤61的一條短邊及第四焊盤62的一條短邊與所臨近的第一介電層1的短邊重合。

上述技術方案，使第一焊盤組50中的第一焊盤51及第二焊盤52，貼合於第二介電層4對應的矩形的一條短邊處，並使第二焊盤組60中的第三焊盤61及第四焊盤62貼合於第二介電層4對應的矩形的另一條短邊處，使第二焊盤組50及第二焊盤組60盡可能的少佔用隔離耦合結構的封裝面積，從而使用於設置第一隔離耦合線圈2及第二隔離耦合線圈3的面積增大。

以下給出一種說明可行性的實施方式，當第一預定距離被設置為0.5mm時，上述第二預定距離可設置為3mm。在此基礎上，第一介電層1的長度可設置為9.5mm；第一介電層1的寬度為5.5mm；第一焊盤51的長度可設置為1mm，寬度可設置為0.75mm。在此基礎上，第二焊盤52 的長度可設置為1mm，寬度可設置為0.75mm。在此基礎上，第三焊盤61的長度可設置為1mm，寬度可設置為0.75mm。在此基礎上，第四焊盤62的長度可設置為1mm，寬度可設置為0.75mm。

作為較佳實施方式，第一焊盤51距離臨近的第一介電層1的長邊的垂直距離可設置為上述第一預定距離，以及第二焊盤52距離臨近的第一介電層1的長邊的垂直距離可設置為上述第一預定距離，以及第三焊盤61距離臨近的第一介電層1的長邊的垂直距離可設置為上述第一預定距離，以及第四焊盤62距離臨近的第一介電層1的長邊的垂直距離為上述第一預定距離。

當上述第一預定距離被設置為0.4mm時，上述第二預定距離，第一介電層1的長度和寬度，以及各個焊盤的長度和寬度均可根據封裝尺寸的實際要求重新確定。

於上述技術方案基礎上，本發明另提供一種較佳實施方式，其中，如第11圖所示，更包括一第三介電層7，覆蓋於第一表面11上，以使第一耦合線圈2及第二線圈部32處於第一介電層1與第三介電層7之間，從而對第一耦合線圈2及第二線圈部32提供絕緣及水汽阻隔的效果。

作為較佳實施方式，第三介電層7的厚度可設置為大於或等於上述第一預定距離；較佳者，第三介電層7的厚度可設置為等於上述第一預定距離。

本發明的技術方案中，如第12圖所示，另提供一種隔離耦合裝置800，其中，包括上述的隔離耦合結構，隔離耦合結構通過COB(Chip On Board)工藝形成於一獨立的印製電路板上，印製電路板對應第一耦合線圈2的兩端及第二耦合線圈3的兩端分別引出獨立的引腳，引腳用於將隔離耦合裝置連接至系統電路板801。具體來說，如在具有第一焊盤組50和第二焊盤組60的實施例中，可通過第一焊盤組50引出連接第一控制器 101的引腳，並通過第二焊盤組60引出連接第二控制器102的引腳，當然也可通過，第二焊盤組60引出連接第一控制器101的引腳，並通過第一焊盤組50引出連接第二控制器102的引腳，上述引腳可以是貼片式引腳或者直插式引腳，也可以是配合球形焊料的球柵封裝引腳。

本發明的技術方案中，如第13圖所示，另提供一種隔離耦合元件900，其中，係包括上述的隔離耦合結構901，隔離耦合結構901被封裝成獨立的封裝體，並於第一耦合線圈2的兩端及第二耦合線圈3的兩端分別引出獨立的引腳，該引腳用於將該隔離耦合元件連接至系統電路板。具體來說，即將上述隔離耦合結構901如同芯片般的進行封裝，使之成為一個獨立的隔離耦合元件900，從而可被安裝到各種需要的場合中。

本發明的技術方案中，如第14圖所示，另提供一種芯片1010，其中，係包括上述的隔離耦合結構1011；另包括至少一個子芯片401，子芯片401電連接第一耦合線圈2的兩端，或者子芯片401電連接第二耦合線圈3的兩端；隔離耦合結構與子芯片401被一同封裝成一封裝體。上述子芯片401可以是第一控制器101，當上述子芯片401為第一控制器101時，子芯片401連接第一耦合線圈2的兩端。上述子芯片401也可以是第二控制器102，當上述子芯片401為第二控制器102時，子芯片401連接第二耦合線圈3的兩端。通過將第一控制器101，第二控制器102中的至少一個與隔離耦合結構1011封裝在一起成為一個獨立的芯片1010，使次級單元調節方案的交流-直流轉換裝置可被更容易的部署到系統電路板上。

本發明的技術方案中，另提供一種芯片1020，其中，係包括上述的隔離耦合結構1021；更包括一第一子芯片401，第一子芯片401電連接第一耦合線圈2的兩端；以及包括一第二子芯片402，第二子芯片402電連接第二耦合線圈3的兩端；隔離耦合結構、第一子芯片401及第 二子芯片402被一同封裝成一封裝體。上述第一子芯片401可以是第一控制器101，第二子芯片402可以是第二控制器102。通過將第一控制器101和第二控制器102以及隔離耦合結構1021封裝在一起成為一個獨立的芯片1020，可進一步使次級單元調節方案的交流-直流轉換裝置可被更容易的部署到系統電路板上。

本發明的技術方案中，如第16圖所示，另提供一種印製電路板1030，其中，係包括上述的隔離耦合結構1031；隔離耦合結構1031作為印製電路板1030的一部分被整合於印製電路板1030中。通過將隔離耦合結構1031直接整合至系統電路板，使第一耦合線圈2及第二耦合線圈3同系統電路板的導電層一同被加工成形，從而可進一步降低耦合結構的成本。

以上所述僅為本發明較佳的實施例，並非因此限制本發明的實施方式及保護範圍，對於本發明所屬技術領域中具有通常知識者而言，應當能夠意識到凡運用本發明說明書及圖式內容所作出的等同替換和顯而易見的變化所得到的方案，均應當包含在本發明的保護範圍內。

Claims (26)

1. 一種隔離耦合結構，應用於信號傳遞，係包括：一第一介電層，該第一介電層包括一第一表面以及與該第一表面相背的一第二表面；一第一耦合線圈，設置於該第一表面，該第一耦合線圈於該第一表面圍合形成一內部區域；及一第二耦合線圈，被配置成與該第一耦合線圈互感；其中該第二耦合線圈包括一第一線圈部及一第二線圈部，該第一線圈部設置於該第二表面，該第二線圈部設置於該第一表面，並位於該內部區域內，該第二線圈部與該第一耦合線圈隔離，該第一線圈部與該第二線圈部電連接。
2. 如申請專利範圍第1項所述之隔離耦合結構，其中，該第一線圈部與該第二線圈部通過穿透該第一介電層的一第一過孔連接。
3. 如申請專利範圍第2項所述之隔離耦合結構，其中，該第一過孔於該第一表面位於該第二線圈部圍合的區域內；及該第一過孔於該第二表面位於該第一線圈部圍合的區域內。
4. 如申請專利範圍第1項所述之隔離耦合結構，其中，該第二線圈部與該第一耦合線圈於任意方向上的距離大於或等於一第一預定距離，該第一耦合線圈於任意方向與該第一介電層邊緣的距離均大於或等於該第一預定距離，該第一介電層的厚度大於或等於該第一預定距離。
5. 如申請專利範圍第1項所述之隔離耦合結構，其中，更包括：一第二介電層，覆蓋於該第二表面，以使該第一線圈部處於該第一介電層及該第二介電層之間；一第一焊盤組，包括一第一焊盤、一第二焊盤，該第一焊盤組設置於該第二介電層背向該第一介電層的一面上，該第二焊盤及該第二焊盤並分 別對應電連接該第一耦合線圈的兩端；及一第二焊盤組，包括一第三焊盤、一第四焊盤，該第二焊盤組設置於該第二介電層背向該第一介電層的一面上，該第三焊盤及該第四焊盤分別對應電連接該第二耦合線圈的兩端。
6. 如申請專利範圍第5項所述之隔離耦合結構，其中，該第二介電層的厚度大於或等於一第一預定距離，一第二過孔於任意方向與該第一介電層的邊緣的距離均大於或等於該第一預定距離，該第二過孔與該第一線圈部於任意方向的距離均大於或等於該第一預定距離。
7. 如申請專利範圍第5項所述之隔離耦合結構，其中，該第一耦合線圈的兩端包括一第一外圈連接點；該第一焊盤通過連續穿透該第一介電層以及該第二介電層的一第二過孔電連接該第一外圈連接點。
8. 如申請專利範圍第5項所述之隔離耦合結構，其中，該第一耦合線圈的兩端包括一第一內圈連接點；該第二表面上設置有一第一過線，該第一過線的一端通過穿透該第一介電層的一第三過孔電連接該第一內圈連接點，該第一過線的另一端通過穿透該第二介電層的一第四過孔電連接該第二焊盤。
9. 如申請專利範圍第8項所述之隔離耦合結構，其中，該第一過線位於該第一線圈部圍合的區域以外。
10. 如申請專利範圍第8項所述之隔離耦合結構，其中，該第三過孔與該第一線圈部於任意方向的距離均大於或等於一第一預定距離；及/或該第三過孔與該第一線圈部於任意方向的距離均大於或等於該第一預定距離；及/或該第一過線與該第一線圈部於任意方向的距離均大於或等於該第一預定距離。
11. 如申請專利範圍第8項所述之隔離耦合結構，其中，該第四過孔於任意方向與該第一介電層的邊緣的距離均大於或等於一第一預定距離。
12. 如申請專利範圍第5項所述之隔離耦合結構，其中，該第二耦合線圈的兩端包括一第二外圈連接點；該第二外圈連接點設置於該第一線圈部的一端；該第三焊盤通過穿透該第二介電層的一第五過孔電連接該第二外圈連接點。
13. 如申請專利範圍第5項所述之隔離耦合結構，其中，該第二耦合線圈的兩端包括一第二內圈連接點；該第二內圈連接點設置於該第二線圈部的一端；該第二表面上設置有一第二過線，該第二過線的一端通過穿透該第一介電層的一第六過孔電連接該第二內圈連接點，該第二過線的另一端通過穿透該第二介電層的一第七過孔電連接該第四焊盤。
14. 如申請專利範圍第13項所述之隔離耦合結構，其中，該第二過線位於該第一線圈部圍合的區域以外。
15. 如申請專利範圍第5項所述之隔離耦合結構，其中，該第一介電層為矩形；該第二介電層與該第一介電層形狀相同且邊緣重合；該第一焊盤及該第二焊盤均為矩形，且間隔一第二預定距離的設置於該第一介電層的一條短邊處，該第一焊盤的一條短邊及該第二焊盤的一條短邊與所臨近的該第一介電層的短邊重合；及該第三焊盤及該第四焊盤均為矩形，且間隔該第二預定距離的設置於該第一介電層的另一條短邊處，該第三焊盤的一條短邊及該第四焊盤的一條短邊與所臨近的該第一介電層的短邊重合。
16. 如申請專利範圍第15項所述之隔離耦合結構，其中，該第一焊盤距離 臨近的該第一介電層的長邊的垂直距離大於或等於一第一預定距離；及/或該第二焊盤距離臨近的該第一介電層的長邊的垂直距離大於或等於該第一預定距離；及/或該第三焊盤距離臨近的該第一介電層的長邊的垂直距離大於或等於該第一預定距離；及/或該第四焊盤距離臨近的該第一介電層的長邊的垂直距離大於或等於該第一預定距離。
17. 如申請專利範圍第1項所述之隔離耦合結構，其中，更包括：一第三介電層，覆蓋於該第一表面，以使該第一耦合線圈及該第二線圈部處於該第一介電層與該第三介電層之間。
18. 如申請專利範圍第17項所述之隔離耦合結構，其中，該第三介電層的厚度大於或等於一第一預定距離。
19. 如申請專利範圍第1項所述之隔離耦合結構，其中，該第一耦合線圈與該第二耦合線圈被配置成具有不同的匝數。
20. 如申請專利範圍第1項所述之隔離耦合結構，其中，該第一介電層為印製電路板，該第一耦合線圈及該第二耦合線圈由該印製電路板上的導電層形成。
21. 如申請專利範圍第4、6、10、11、16及18項中任一項所述的隔離耦合結構，其中，該第一預定距離為安全絕緣穿透距離。
22. 一種隔離耦合裝置，其中，包括如申請專利範圍第1至19項中任一項所述的隔離耦合結構，該隔離耦合結構通過COB(Chip On Board)工藝形成於一獨立的印製電路板上，該印製電路板對應該第一耦合線圈的兩端及該第二耦合線圈的兩端分別引出獨立的引腳，該引腳用於將該隔離耦合裝置連接至系統電路板。
23. 一種隔離耦合元件，其中，包括如申請專利範圍第1至20項中任一項所述的隔離耦合結構，該隔離耦合結構被封裝成獨立的封裝體，並於該第一耦合線圈的兩端及該第二耦合線圈的兩端分別引出獨立的引腳，該引腳用於將該隔離耦合元件連接至系統電路板。
24. 一種含隔離耦合結構的芯片，其中，包括如申請專利範圍第1至20項中任一項所述的隔離耦合結構；更包括至少一個子芯片，該子芯片電連接該第一耦合線圈的兩端，或者該子芯片電連接該第二耦合線圈的兩端；該隔離耦合結構與該子芯片被一同封裝成一封裝體。
25. 一種含隔離耦合結構的芯片，其中，包括如申請專利範圍第1至20項中任一項所述的隔離耦合結構；更包括：一第一子芯片，該第一子芯片電連接該第一耦合線圈的兩端；一第二子芯片，該第二子芯片電連接該第二耦合線圈的兩端；該隔離耦合結構、該第一子芯片及該第二子芯片被一同封裝成一封裝體。
26. 一種印製電路板，其中，包括如申請專利範圍第1至19項中任一項所述的隔離耦合結構；該隔離耦合結構作為該印製電路板的一部分被整合於該印製電路板中。