KR101831065B1 - 슬롯을 갖는 금속판 상의 info 코일 - Google Patents

슬롯을 갖는 금속판 상의 info 코일 Download PDF

Info

Publication number
KR101831065B1
KR101831065B1 KR1020160128204A KR20160128204A KR101831065B1 KR 101831065 B1 KR101831065 B1 KR 101831065B1 KR 1020160128204 A KR1020160128204 A KR 1020160128204A KR 20160128204 A KR20160128204 A KR 20160128204A KR 101831065 B1 KR101831065 B1 KR 101831065B1
Authority
KR
South Korea
Prior art keywords
coil
metal plate
slot
encapsulating material
width
Prior art date
Application number
KR1020160128204A
Other languages
English (en)
Other versions
KR20170071406A (ko
Inventor
추에이탕 왕
웨이팅 천
치에이엔 천
하오이 차이
밍홍 청
홍이 쿠어
천화 위
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20170071406A publication Critical patent/KR20170071406A/ko
Application granted granted Critical
Publication of KR101831065B1 publication Critical patent/KR101831065B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

구조물은 인캡슐레이팅 물질, 및 쓰루 컨덕터를 포함한 코일을 포함한다. 쓰루 컨덕터는 인캡슐레이팅 물질 내에 있고, 쓰루 컨덕터의 최상면은 인캡슐레이팅 물질의 최상면과 동일 평면 상에 있으며, 쓰루 컨덕터의 바닥면은 인캡슐레이팅 물질의 바닥면과 동일 평면 상에 있다. 금속판은 인캡슐레이팅 물질 아래에 있다. 슬롯은 금속판 내에 있으며 유전체 물질로 채워진다. 슬롯은 코일과 오버랩하는 부분을 갖는다.

Description

슬롯을 갖는 금속판 상의 INFO 코일{INFO COIL ON METAL PLATE WITH SLOT}
본 출원은 “InFO Coil and Performance Improvement Method”이라는 명칭으로 2015년 12월 15일에 가출원된 미국 특허 출원 번호 제62/267,622호의 이익을 청구하며, 그 전체 내용은 여기서 참조로서 병합된다.
본 출원은 슬롯을 갖는 금속판 상의 INFO 코일에 관한 것이다.
반도체 기술들의 진화로 인해, 반도체 칩/다이는 계속해서 점점 작아지고 있다. 그러는 동안, 보다 많은 기능들이 반도체 다이 내로 통합될 필요가 있다. 이에 따라, 반도체 다이는 보다 작은 영역 내에 계속해서 보다 많은 수의 I/O 패드들을 패킹할 필요가 있고, I/O 패드들의 밀도는 시간이 흘러감에 따라 급속도로 상승한다. 그 결과로서, 반도체 다이의 패키징은 더욱 어려워지고, 이것은 패키징의 수율에 악영향을 미친다.
통상적인 패키지 기술들은 두 개의 카테고리들로 분할될 수 있다. 제1 카테고리에서, 웨이퍼 상의 다이들은 자신들이 서잉(saw)되기 전에 패키징된다. 이 패키징 기술은 보다 큰 쓰루풋과 보다 낮은 비용과 같은, 몇가지 유리한 특징들을 갖는다. 또한, 언더필(underfill) 또는 몰딩 화합물이 거의 필요하지 않다. 이 패키징 기술은 단점들로부터 고충을 겪는다. 예를 들어, 다이의 크기는 계속해서 점점 더 작아지고 있고, 각각의 패키지들은 단지, 각각의 다이의 I/O 패드들이 각각의 다이의 표면 바로 위의 영역으로 제한되는 팬 인(fan-in) 타입 패키지들일 수 있다. 하지만, 다이의 제한된 영역들 때문에, I/O 패드들의 개수는 I/O 패드들의 피치의 제한으로 인해 제한된다. 패드들의 피치가 감소되면, 솔더 영역들은 서로 가교화(bridge)될 수 있는데, 이것은 회로 장애를 일으킨다. 추가적으로, 고정된 볼 크기 요건하에서, 솔더 볼들은 일정한 크기를 가져야만 하는데, 이것은 다이의 표면 상에 패킹(pack)될 수 있는 솔더 볼들의 개수를 제한시킨다. 이에 따라, InFO(Integrated Fan-Out) 패키지들이 개발되어 왔다. 이러한 배경 기술은 대한민국 공개특허공보 제10-2014-0038283호에 개시된다.
InFO 패키지들은 무선 충전과 같은 어떠한 응용예들을 위해 이용되는 코일을 제조하는 데에는 적절하지 않다. InFO 패키지들의 작은 크기로 인해, 코일들은, InFO 패키지들에서 제조되는 경우, 작아질 것이다. InFO 패키지들 내의 코일들과 InFO 패키지들 밖의 코일들 간의 상호 인덕턴스(mutual inductance)는 낮을 것이며, 자기 공명(magnetic resonance)을 통한 무선 전력 전송의 요건을 충족시킬 수 없다. 한편, 상호 인덕턴스는 또한, 코일들의 권선수를 증가시키는 것에 의해서는 증가될 수 없는데, 그 이유는 이것은 레지스턴스를 증가시키게 하고, 결국 전력 전송의 효율성의 급격한 감소를 야기시키기 때문이다.
본 발명개시의 몇몇의 실시예들에 따르면, 구조물은 인캡슐레이팅 물질, 및 쓰루 컨덕터를 포함한 코일을 포함한다. 쓰루 컨덕터는 인캡슐레이팅 물질 내에 있고, 쓰루 컨덕터의 최상면은 인캡슐레이팅 물질의 최상면과 실질적으로 동일 평면 상에 있으며, 쓰루 컨덕터의 바닥면은 인캡슐레이팅 물질의 바닥면과 실질적으로 동일 평면 상에 있다. 금속판은 인캡슐레이팅 물질 아래에 있다. 슬롯은 금속판 내에 있으며 유전체 물질로 채워진다. 슬롯은 코일과 오버랩하는 부분을 갖는다.
본 발명개시의 몇몇의 실시예들에 따르면, 구조물은 인캡슐레이팅 물질, 인캡슐레이팅 물질 내에 인캡슐레이팅된 디바이스 다이, 및 인캡슐레이팅 물질 내에 인캡슐레이팅된 쓰루 컨덕터들을 포함한다. 쓰루 컨덕터들은 디바이스 다이에 전기적으로 결합된 코일의 부분들을 형성한다. 구조물은 코일과 오버랩하는 부분을 갖는 금속판을 더 포함하며, 금속판은 코일의 가장자리들을 넘어 연장한다. 유전체 물질은 금속판을 관통한다. 유전체 물질은 제1 방향과 평행한 제1 길이방향을 갖는 제1 세장형 부분을 포함한다. 제1 세장형 부분은 코일과 오버랩하는 제1 부분과, 코일과 오버랩하지 않는 제2 부분을 포함한다. 유전체 물질은 제2 방향과 평행한 제2 길이방향을 갖는 제2 세장형 부분을 더 포함하며, 제2 방향은 제1 방향과 평행하지 않다. 제2 세장형 부분은 제1 세장형 부분에 연결되며, 코일과 오버랩한다.
본 발명개시의 몇몇의 실시예들에 따르면, 구조물은 인캡슐레이팅 물질, 인캡슐레이팅 물질 내에 인캡슐레이팅된 디바이스 다이, 및 인캡슐레이팅 물질 내에 인캡슐레이팅된 쓰루 컨덕터들을 포함한다. 쓰루 컨덕터들은 디바이스 다이에 전기적으로 결합된 코일의 부분들을 형성한다. 구조물은 코일과 오버랩하는 부분을 갖는 금속판을 더 포함한다. 금속판은 코일의 가장자리들을 넘어 연장한다. 유전체 영역은 금속판을 관통한다. 유전체 영역은 코일과 오버랩하는 벌크 부분과, 벌크 부분에 연결된 세장형 부분을 포함한다. 세장형 부분은 벌크 부분보다 폭이 좁다. 세장형 부분은 코일과 오버랩하는 제1 부분과, 코일의 가장자리를 넘어 연장하는 제2 부분을 포함한다.
본 발명개시의 실시예들은 몇몇의 유리한 특징들을 갖는다. 금속판들 내에 슬롯(들)을 형성함으로써, 전자기장은 금속판을 통과할 수 있고, InFO 코일과 외부 코일 간의 상호 인덕턴스는 향상된다. 또한, 상호 인덕턴스는 확대될 수 있어서, 그 결과 무선 충전 효율성의 향상이 초래된다.
본 발명개시의 양태들은 첨부 도면들과 함께 읽혀질 때 아래의 상세한 설명으로부터 최상으로 이해된다. 본 산업계에서의 표준적인 관행에 따라, 다양한 피처들은 실척도로 작도되지 않았음을 유념한다. 실제로, 다양한 피처들의 치수는 설명의 명료화를 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1은 몇몇의 실시예들에 따른 InFO(Integrated Fan-Out) 패키지의 단면도를 나타낸다.
도 2는 몇몇의 실시예들에 따른 밀봉된 에어 갭(air gap)을 포함한 InFO 패키지의 단면도를 나타낸다.
도 3과 도 4는 몇몇의 실시예들에 따른 코일들 및 연결된 디바이스 다이들의 평면도들을 나타낸다.
도 5, 도 9, 도 11, 도 13, 및 도 15는 몇몇의 실시예들에 따른 코일들과 각각의 금속판들 및 금속판들 내의 유전체 영역들의 평면도들을 나타낸다.
도 6 내지 도 8, 도 10, 도 12, 도 14 및 도 16은 몇몇의 실시예들에 따른 시뮬레이션을 위해 이용되는 구조물들을 나타낸다.
아래의 발명개시는 본 발명의 여러 특징들을 구현하는 많은 여러 실시예들 또는 예시들을 제공한다. 본 발명개시를 단순화하기 위해 컴포넌트들 및 배열들의 특정예들이 아래에서 설명된다. 물론, 이것들은 단지 예시들에 불과하며, 한정적인 것으로 의도된 것은 아니다. 예를 들어, 이후의 상세설명에서 제2 피처상의 또는 그 위의 제1 피처의 형성은 제1 및 제2 피처들이 직접적으로 접촉하여 형성되는 실시예를 포함할 수 있으며, 또한 제1 및 제2 피처들이 직접적으로 접촉하지 않을 수 있도록 추가적인 피처들이 제1 및 제2 피처들 사이에서 형성될 수 있는 실시예를 포함할 수 있다. 또한, 본 발명개시는 다양한 예시들에서 참조 부호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 간략화 및 명료화를 위한 것이지, 그러한 반복 그 자체가 개시된 다양한 실시예들 및/또는 구성들간의 관계를 설명하는 것은 아니다.
또한, 도면들에서 도시된 하나의 엘리먼트 또는 피처에 대한 다른 엘리먼트(들) 또는 피처(들)의 관계를 설명하기 위해 "아래", "밑", "보다 낮은", "위", "보다 위" 등과 같은 공간 상대적 용어들이 설명의 용이성을 위해 여기서 이용될 수 있다. 공간 상대적 용어들은 도면들에서 도시된 배향에 더하여 이용중에 있거나 또는 동작중에 있는 디바이스의 상이한 배향들을 망라하도록 의도된 것이다. 장치는 이와달리 배향될 수 있고(90°회전되거나 또는 다른 배향으로 회전됨), 이에 따라 여기서 이용되는 공간 상대적 기술어들이 이와 똑같이 해석될 수 있다.
InFO(Integrated Fan-Out) 패키지 및 InFO 패키지 내의 코일이 다양한 예시적인 실시예들에 따라 제공된다. InFO 패키지들 내의 코일들을 본 설명 전반에 걸쳐 InFO 코일들이라고 칭한다. 몇몇의 실시예들의 몇몇의 변형들을 논의한다. 다양한 도면들과 예시적인 실시예들 전반에 걸쳐, 동일한 엘리먼트들을 지정하기 위해 동일한 참조 번호들이 이용된다.
도 1은 본 발명개시의 몇몇의 실시예들에 따른 InFO 패키지(100)의 단면도를 나타낸다. InFO 패키지(100)는 인캡슐레이팅 물질(26)로 인캡슐레이팅된 디바이스 다이(28)를 포함한다. 또한, InFO 코일(30)의 일부들을 형성하는 쓰루 컨덕터(through-conductor)(32)들이 또한 인캡슐레이팅 물질(26) 내에 인캡슐레이팅된다. 인캡슐레이팅 물질(26)은 이웃해 있는 쓰루 컨덕터들(32) 사이의 갭들과, 쓰루 컨덕터들(32)과 디바이스 다이(28) 사이의 갭들을 채운다. 인캡슐레이팅 물질(26)은 폴리머계 물질일 수 있고, 몰딩 화합물, 몰딩 언더필, 에폭시, 및/또는 수지를 포함할 수 있다. 인캡슐레이팅 물질(26)의 최상면은 디바이스 다이(28)의 최상단부와 동일한 높이에 있는데, 이것은 예컨대, 화학적 기계적 폴리싱(Chemical Mechanical Polish; CMP)을 통해 달성될 수 있다.
InFO 코일(30)은 인덕터로서 역할을 하며, 다양한 적용가능한 형상들을 가질 수 있다. 예를 들어, 도 3과 도 4는 몇몇의 예시적인 실시예들에 따른 예시적인 인덕터들/코일들의 평면도들을 나타낸다. 도 3에서, 쓰루 컨덕터들(32)은 복수의 동심원 링(ring)들을 형성하며, 외각 링들은 안쪽 링들을 에워싼다. 도 3에서, 두 개의 링들이 나타나지만, (1개, 3개, 또는 그 이상과 같은) 임의의 다른 개수의 링들이 또한 구상가능하다. 링들은 단선부(break)들을 갖는 부분적인 링들인데, 이 단선부들은 외각 링들이 브릿지(들)(35)을 통해 안쪽 링들에 연결되도록 해준다. 복수의 링들은 두 개의 포트들(37)에 직렬로 연결된다. 코일(30)의 포트들은 디바이스 다이(28)에 연결된다. 도 4에서, 쓰루 컨덕터들(32)은 집적된 나선의 부분들이며, 이것은 또한 포트들(37)을 갖는다. 도 4는 좌측 포트(37)가 디바이스 다이(28)에 연결되지 않는 것을 나타낸다. 대안적인 실시예들에서, 좌측 포트(37)는 또한, 예컨대 도 1과 도 2에서 도시된 재분배 라인들(50, 54)을 통해, 디바이스 다이(28)에 연결될 수 있다.
도 1을 다시 참조하면, 쓰루 컨덕터들(32)은 인캡슐레이팅 물질(26)의 최상면과 실질적으로 동일 평면 상에 있는 최상면들과, 인캡슐레이팅 물질(26)의 바닥면과 실질적으로 동일 평면 상에 있는 바닥면들을 갖는다. 본 설명 전반에 걸쳐, “실질적으로 동일 평면 상에 있다”의 용어가 이용될 때, 각각의 “평면들”은 각각의 제조 공정들의 변동 내에 있는 높이 차이들을 여전히 가질 수 있다.
디바이스 다이(28)는 접착제 막인 DAF(Die-Attach Film)(34)을 통해 접착제 막(24)에 부착될 수 있다. DAF(34)는 또한 생략될 수 있으며, 디바이스 다이(28)는 접착제 막(24)에 직접 부착된다. 디바이스 다이(28)는 코일(30)로부터 전류를 수신하고, 전류를 정류시키며, 배터리(미도시됨)를 충전시키는 기능을 가질 수 있다. 하나의 디바이스 다이(28)가 예시되지만, 보다 많은 디바이스 다이들이 접착제 막(24) 위에 배치될 수 있으며, 디바이스 다이들은 중앙 처리 장치(Central Processing Unit; CPU) 다이, 마이크로 제어 유닛(Micro Control Unit; MCU) 다이, 입력 출력(Input-output; IO) 다이, 기저대역(BaseBand; BB) 다이, 및/또는 응용 프로세서(Application Processor; AP) 다이를 포함할 수 있다.
디바이스 다이(28)는 실리콘 기판일 수 있는 반도체 기판(36)을 포함할 수 있다. 집적 회로 디바이스들(38)이 반도체 기판(36) 상에 형성된다. 집적 회로 디바이스들(38)은 트랜지스터 및 다이오드와 같은 능동 디바이스들 및/또는 저항기, 캐패시터, 인덕터 등과 같은 수동 디바이스들을 포함할 수 있다. 디바이스 다이(28)는 집적 회로 디바이스들(38)에 전기적으로 결합된 금속 필라(metal pillar)(46)들을 포함할 수 있다. 금속 필라(46)들은 유전체층(40) 내에 임베딩될 수 있고, 이 유전체층(40)은, 예컨대, PBO 또는 폴리이미드로 형성될 수 있다. 패시베이션층(42)이 또한 예시되며, 금속 필라(46)들은 패시베이션층(42) 내로 연장할 수 있다. 패시베이션층(42)은 실리콘 산화물, 실리콘 질화물, 또는 이들의 다중층들을 포함할 수 있다.
유전체층(48)이 인캡슐레이팅 물질(26) 위에 형성된다. 본 발명개시의 몇몇의 실시예들에 따르면, 유전체층(48)은 PBO, 폴리이미드 등과 같은 폴리머로 형성된다. 본 발명개시의 대안적인 실시예들에 따르면, 유전체층(48)은 실리콘 산화물, 실리콘 질화물 등과 같은 무기 물질로 형성된다.
금속 필라들(46)과 쓰루 컨덕터들(32)에 전기적으로 결합되도록 재분배 라인(Redistribution Line; RDL)들(50)이 형성된다. RDL들(50)은 또한 금속 필라들(46)과 쓰루 컨덕터들(32)을 상호연결시킬 수 있다. 또한, RDL들(50)은 인덕터(30)의 브릿지(35)(도 3 참조)를 형성하는 데에 이용될 수 있다. RDL들(50)은 유전체층(48) 위의 금속 트레이스들(금속 라인들) 및 유전체층(48) 내로 연장하는 비아들을 포함한다. RDL들(50) 내의 비아들은 금속 필라들(46)과 쓰루 컨덕터들(32)에 연결된다. 본 발명개시의 몇몇의 실시예들에 따르면, RDL들(50)의 형성은 블랭킷(blanket) 구리 시드층을 형성하는 것, 블랭킷 구리 시드층 위에 마스크층을 형성하고 패터닝하는 것, RDL들(50)을 형성하기 위한 도금을 수행하는 것, 마스크층을 제거하는 것, 및 RDL들(50)에 의해 덮혀있지 않은 블랭킷 구리 시드층의 일부분들을 에칭하는 것을 포함한다. RDL들(50)은 알루미늄, 구리, 니켈, 텅스텐, 및/또는 이들의 합금들을 비롯한 금속 또는 금속 합금으로 형성될 수 있다.
유전체층(52)이 유전체층(48)과 RDL들(50) 위에 형성된다. 유전체층(52)은 유전체층(48)을 형성하기 위한 동일한 후보 물질들로부터 선택된 물질을 이용하여 형성될 수 있다. RDL들(54)은 유전체층(52) 내부에 몇몇의 부분과, 유전체층(52) 위에 몇몇의 다른 부분들을 갖도록 형성된다. RDL들(54)은 또한 알루미늄, 구리, 텅스텐, 및/또는 이들의 합금들을 비롯한 금속 또는 금속 합금으로 형성될 수 있다. 예시된 예시적인 실시예들에서는, 두 개의 RDL 층들(50, 54)이 형성되지만, RDL들은 하나의 층 또는 두 개보다 많은 층들과 같은 임의의 개수의 층들을 가질 수 있다는 것을 알 것이다.
유전체층(56)이 유전체층(52)과 RDL들(54) 위에 형성된다. 유전체층(56)은 PBO, 폴리이미드, 또는 BCB를 이용하여 형성될 수 있다. 전기적 커넥터들(58)은 유전체층(56) 내부에 몇몇의 부분과, 유전체층(56) 위에 몇몇의 다른 부분들을 갖는다. 전기적 커넥터들(58)은 RDL들(54)에 전기적으로 연결되도록 형성된다. 전기적 커넥터들(58)은 언더 범프 금속(Under-Bump Metallurgy; UBM)들, 금속 필라들, 솔더 영역들 등을 포함할 수 있다. 몇몇의 예시적인 실시예들에 따르면, 전기적 커넥터들(58)은 플렉시블 인쇄 회로 보드(Printed Circuit Board; PCB)(미도시됨)에 전기적으로 연결된다.
몇몇의 실시예들에 따르면, 사전 형성된 판일 수 있는 페라이트(ferrite) 물질(60)이 층(56)과 같은 최상면층에 부착된다. 접착은 접착제 막(62)을 통해 달성될 수 있다. 몇몇의 실시예들에 따른 페라이트 물질(60)은 망간-아연, 니켈-아연 등을 포함할 수 있다. 페라이트 물질(60)은 고주파수에서 낮은 손실들을 갖고, InFO 코일(30)의 (상호 인덕턴스와 같은) 성능을 개선시키기 위해 이용된다. 페라이트 물질(60)은 인캡슐레이팅 물질(26)의 일부분과 오버랩한다. 또한, 페라이트 물질(60)은 적어도 InFO 코일(30)의 일부분과 오버랩하며, InFO 코일(30)의 가장자리들을 넘어 연장할 수 있거나 또는 연장하지 않을 수 있다.
본 발명개시의 설명 전반에 걸쳐, 전기적 커넥터들(58), 디바이스 다이(28), 인캡슐레이팅 물질(26), 및 쓰루 컨덕터들(32)을 비롯한 접착제 막(24) 위의 피처(feature)들을 InFO 패키지(100)라고 통칭한다. 슬롯 함유 금속판(18)이 그 아래에 있고, 이것은 InFO 패키지(100)와 오버랩한다. 본 발명개시의 몇몇의 실시예들에 따르면, InFO 패키지(100)는 접착제 막(24)을 통해 슬롯 함유 금속판(18)에 부착된다.
슬롯 함유 금속판(18)은 금속판(22), 및 금속판(22)의 슬롯 내의 유전체 물질(20)을 포함한다. 본 설명 전반에 걸쳐, 참조번호 20은 슬롯 함유 금속판(18) 내의 슬롯들과 슬롯들 내의 유전체 물질 둘 다를 가리키기 위해 이용된다. 본 발명개시의 몇몇의 실시예들에 따르면, 금속판(22)은 금속 또는 금속 합금으로 형성되며, 이것은 구리, 알루미늄, 니켈, 크롬, 및 양극산화(anodized) 금속 등으로 형성된다. 유전체 물질(20)은 금속판(22) 내의 슬롯을 완전히 또는 부분적으로 채울 수 있다. 몇몇의 실시예들에 따르면, 유전체 물질(20)은 플라스틱 또는 폴리머와 같은 유기 물질, 또는 유리, 산화물, 세라믹 등과 같은 무기 유전체 물질로 형성된다. 유전체 물질(20)은 투명하거나 또는 불투명할 수 있다.
금속판(22)과 유전체 물질(20)은 서로 실질적으로 동일 평면 상에 있는 최상면들, 및/또는 서로 동일 평면 상에 있는 바닥면들을 가질 수 있다. 본 발명개시의 몇몇의 실시예들에 따르면, 금속판(22)과 유전체 물질(20)은 다함께 케이싱(casing)의 부분을 형성하는데, 이것은 예컨대, 이동 전화기, 태블릿, 또는 컴퓨터의 케이싱일 수 있다. 예시된 케이싱의 부분은 하위 부분이며, 케이싱은 그 위에 있는 상위 부분과, 예시된 부분의 좌측과 우측에 있는 부분들(미도시됨)을 더 포함할 수 있다.
도 2는 대안적인 실시예들에 따른 InFO 패키지(100)와 슬롯 함유 금속판(18)을 나타낸다. 슬롯 함유 금속판(18)은 그 내부에 슬롯(20)을 포함하며, 이 슬롯(20)은 고체 유전체 물질로 채워지지 않은 에어 갭이다. 달리 말하면, 슬롯(20)은 에어(air)로 채워지며, 이에 따라 유전체 영역을 형성한다. 슬롯(20)을 덮기 위해 유전체 막(16)이 이용되며, 유전체 막(16)과 접착제(24)는 슬롯(20)을 밀봉한다. 본 설명 전반에 걸쳐, “유전체 물질(20)”의 용어가 언급될 때, 이것은 유전체 물질(20)이 고체 유전체 물질 또는 에어일 수 있다는 것을 나타낸다. 유전체 막(16)은 또한 플라스틱, 유리, 세라믹 등과 같은 유전체 물질로 형성될 수 있다.
도 5는 몇몇의 예시적인 실시예들에 따른, 도 1과 도 2에서 도시된 구조물의 일부분의 평면도를 나타내며, 여기서는 코일(30)과 슬롯 함유 금속판(18)이 예시된다. 도 1과 도 2에서 도시된 유전체층들(48, 52, 56) 및 디바이스 다이(28)와 같은 다른 영역들 및 물질들은 예시되지 않지만, 이들은 여전히 존재한다. 유전체 물질(20)은 부분들(20A, 20B)(이들을 이후부터는 유전체 부분들 또는 슬롯 부분들이라고 칭한다)을 포함한다. 유전체 부분(20A)은 제1 방향(X 방향)에 평행한 길이방향을 갖는다. 부분(20B)은 부분(20A)의 길이방향과 평행하지 않은 길이방향을 갖는다. 본 발명개시의 몇몇의 실시예들에 따르면, 부분(20B)의 길이방향은 Y 방향인데, 이 Y 방향은 부분(20A)의 길이방향에 대해 수직하다. 부분들(20A, 20B)은 또한 서로 평행하지 않거나 또는 서로 수직하지 않을 수 있다. 또한, 부분(20A)은 부분(20B)보다 길 수 있다. 부분(20A)과 부분(20B)은 교차를 형성하도록 서로 연결된다.
몇몇의 실시예들에 따르면, 슬롯 함유 금속판(18)은 서로 대향해 있는 가장자리들(18A, 18B)을 갖는다. 가장자리들(18A, 18B)은 슬롯 함유 금속판(18)의 활용과 형상에 따라, 서로 평행할 수 있거나 또는 평행하지 않을 수 있다. 예를 들어, 슬롯 함유 금속판(18)이 이동 전화기의 백 커버(back cover)로서 이용되는 경우, 슬롯 함유 금속판(18)의 형상은 이동 전화기의 형상에 의해 결정되며, 가장자리들(18A, 18B)은 서로 평행할 수 있다. 슬롯 부분(20A)은 길이(L1)와 폭(W1)을 갖는다. 이러한 실시예들에 따른 길이(L1)는 코일(30)의 길이(L3)보다 크며, 슬롯 함유 금속판(18)의 길이와 동일하다. 슬롯 부분(20A)의 폭(W1)은 길이(L1)보다 작고, 코일(30)의 폭(W3)보다 작을 수 있다.
유전체 물질(20)의 부분(20B)은 길이(L2)와, 길이(L2)보다 작은 폭(W2)을 갖는다. 또한, 폭(W2)은 부분(20A)의 폭(W1)과 동일하거나, 또는 이보다 크거나, 또는 이보다 작을 수 있다. 본 출원의 몇몇의 실시예들에 따르면, 부분(20B)의 길이(L2)는 코일(30)의 폭(W3)보다 작고, 부분(20B)의 폭(W2)은 코일(30)의 길이(L3)와 폭(W3) 둘 다보다 작다.
또한, 부분(20A)은 양쪽의 X 방향들로 코일(30)의 가장자리들을 넘어 연장할 수 있다. 한편, 부분(20B)은 코일(30)에 의해 오버랩된 영역 내에 완전히 포함될 수 있고, (도 5에서 도시된) 코일(30)의 가장자리들을 넘어 연장하지 않는다. 대안적으로, 부분(20B)은 또한 한쪽 Y 방향 또는 양쪽 Y 방향들로 코일(30)의 가장자리들을 넘어 연장할 수 있다. 몇몇의 예시적인 실시예들에 따르면, 부분들(20A, 20B)의 교차 영역은 코일(30)에 대해 정렬된다. 이후의 단락들에서 논의되는 바와 같이, 확대 효과(magnification effect)를 최대화하기 위해, 교차 영역의 중심은 코일(30)의 중심에 대해 정렬될 수 있다.
도 5에서 도시된 InFO 코일(30)은 외부 코일(14)(도 1 또는 도 2 참조)과의 개선된 상호 인덕턴스를 갖는다. 도 1과 도 2에서 도시된 바와 같이, 코일(14)은 InFO 패키지(100) 외부에 배치되며, InFO 패키지(100)가 위치해 있는 (이동 전화기와 같은) 제품의 외부에 있을 수 있다. 코일(14)은, 예컨대 에너지를 전송하기 위한 전송기 코일로서 이용될 수 있는 반면에, InFO 코일(30)은 코일(14)에 의해 전송된 에너지를 수신하기 위한 수신기 코일로서 이용된다.
도 6, 도 7, 및 도 8은 시뮬레이션들이 수행되는 구조물들을 나타낸다. 도 6은 코일(14)과 코일(30)의 사시도를 나타낸다. InFO 코일(30)은 코일(14) 위에 있으며, InFO 코일(30)과 코일(14) 사이에는 어떠한 금속판도 있지 않다. 또한, InFO 코일(30)은 코일(14) 위에 있으며, 코일(30)의 중심은 코일(14)의 중심에 대해 정렬된다. 시뮬레이션 결과들에 따르면, InFO 코일(30)과 코일(14) 간의 상호 인덕턴스는 123.6nH이다. 이러한 설정에서, 코일(14)에 의해 생성된 전자기장은 차단되는 것 없이 InFO 코일(30)에 전송된다.
도 7은 시뮬레이션이 수행되는, 코일(14)과 코일(30)의 사시도를 나타낸다. InFO 코일(30)은 코일(14) 위에 있고 이에 대해 정렬되며, InFO 코일(30)과 코일(14) 사이에는 대형 금속판(22)이 있다(이 금속판(22)은 InFO 코일(30)과 코일(14)에 대해 정렬된다). 금속판(22)은 그 내부에 슬롯을 갖지 않으며, 이에 따라 코일(14)에 의해 생성된 전자기장이 코일(30)로 전송되는 것을 완전히 막는다. 시뮬레이션 결과들에 따르면, InFO 코일(30)과 코일(14) 간의 상호 인덕턴스는 0.1nH인데, 이것은 InFO 코일(30)과 코일(14) 사이에는 본질적으로 어떠한 상호 인덕턴스도 존재하지 않는다는 것을 나타낸다. 이에 따라, InFO 코일(30)과 코일(14)은, 이들 사이에 (전화기의 비슬롯화된 금속 백 커버와 같은) 비슬롯화된 금속판이 배치될 때 무선 전력 전송을 위해서는 이용될 수 없다. 도 6과 도 7로부터 획득된 결과들은 본 발명개시의 다양한 실시예들에 따른 다른 구조물들의 성능을 비교하기 위한 벤치마크들로서 이용된다.
도 8은 시뮬레이션이 수행되는, 코일(14)과 코일(30)의 평면도를 나타낸다. InFO 코일(30)은 코일(14) 위에 있으며, 슬롯 함유 금속판(18)(도 5에서 도시된 것과 동일함)은 InFO 코일(30)과 코일(14) 사이에 배치된다. 시뮬레이션 결과들에 따르면, InFO 코일(30)과 코일(14) 간의 상호 인덕턴스는 192nH이다. 이 상호 인덕턴스는 도 6으로부터 획득된 상호 인덕턴스(123.6nH)보다 크다는 것을 유념한다. 이것은 도 5에서 도시된 교차 형상 슬롯이 전자기장의 완전 통과(full passing-through)를 허용할뿐만이 아니라 전자기장이 확대된 것을 나타내는데, 이는 무선 충전의 보다 나은 효율성을 의미한다.
도 5로 다시 돌아가면, 슬롯(20)의 폭(W1) 및/또는 폭(W2)이 너무 크면, 예컨대, 코일(30)의 폭(W3) 이상이면, 상호 인덕턴스는 도 6으로부터 획득된 상호 인덕턴스(123.6nH)까지 감소될 것이다. 이에 따라, 폭(W1) 및/또는 폭(W2)을 너무 크지않게 유지하는 것이 상호 인덕턴스를 증가시키는 데 도움이 된다. 한편, 매우 작은 폭(W1) 및/또는 폭(W2)을 갖는 슬롯들은 전자기장이 쉽게 통과하는 것을 허용하지 않고, 상호 인덕턴스가 도 7에서 획득된 상호 인덕턴스까지 저하될 수 있기 때문에, 폭(W1) 및/또는 폭(W2)은 너무 작을 수는 없다. 몇몇의 실시예들에 따르면, 폭(W1) 및/또는 폭(W2)은 코일(14)에 인가된 전력의 파장과 같거나 또는 이보다 크다.
도 9는 몇몇의 예시적인 실시예들에 따른, 도 1과 도 2에서 도시된 구조물의 일부분의 평면도를 나타내며, 여기서는 코일(30)과 슬롯 함유 금속판(18)이 예시된다. 유전체 물질(20)은 중앙 벌크 부분(20C)과 세장형(elongated) 부분(20D)을 포함하며, 이 세장형 부분(20D)은 연속적인 유전체 영역을 형성하도록 벌크 부분(20C)에 연결된다. 벌크 부분(20C)은 (단면도로 바라봤을 때) 코일(30)과 오버랩된다. 몇몇의 예시적인 실시예들에 따르면, 벌크 부분(20C)은 (도 6에서와 같은 평면도로 봤을 때) 코일(30)보다 작다. 또한, 벌크 부분(20C)의 모든 가장자리들은 코일(30)의 각각의 가장자리들로부터 철거될 수 있으며, 이에 따라 코일(30)은 벌크 부분(20C)과 완전히 오버랩한다. 달리 말하면, 코일(30)은 벌크 부분(20C)의 가장자리들을 넘어 연장한다. 몇몇의 예시적인 실시예들에 따르면, 부분들(20A, 20B)의 교차 영역의 중심은 코일(30)의 중심에 대해 정렬된다. 코일(30)의 평면도는 원형 형상, 직사각형 형상, 육각형 형상, 팔각형 형상, 또는 다른 적용가능한 형상을 가질 수 있다.
세장형 부분(20D)은 벌크 부분(20C)에 연결된 제1 말단부와, 코일(14)의 각각의 가장자리(예시된 윗쪽 가장자리)를 넘어 연장하는 제2 말단부를 갖는다. 몇몇의 실시예들에 따르면, 도 9에서 예시된 바와 같이, 세장형 부분(20D)은 슬롯 함유 금속판(18)의 가장자리(18A)까지 연장한다. 대안적인 실시예들에 따르면, 세장형 부분(20D)은 코일(14)의 각각의 가장자리(예시된 윗쪽 가장자리)를 넘어 연장하며, 가장자리(18A)에 도달하지는 않는다. 몇몇의 실시예들에 따르면, 세장형 부분의 폭(W1)은 코일(30)의 폭(W3)보다 작다.
도 10은 시뮬레이션이 수행되는, 코일(14)과 코일(30)의 평면도를 나타낸다. InFO 코일(30)은 코일(14) 위에 있으며, 슬롯 함유 금속판(18)(도 9에서 도시된 것과 유사하며, 추가적인 슬롯을 가짐)은 InFO 코일(30)과 코일(14) 사이에 배치된다. 시뮬레이션 결과들에 따르면, InFO 코일(30)과 코일(14) 간의 상호 인덕턴스는 240.4nH이다. 추가적인 슬롯이 추가되지 않은 경우, 결과들은 유사하다. 이 상호 인덕턴스는 도 6으로부터 획득된 상호 인덕턴스(123.6nH)보다 크다는 것을 유념한다. 이것은 도 9에서 도시된 슬롯이 전자기장을 확대하는 효과를 갖는다는 것을 나타내는데, 이는 무선 충전의 보다 나은 효율성을 의미한다.
도 9로 다시 돌아가면, 부분(20C)이 너무 크면, 예컨대, 코일(30)의 크기 이상의 크기를 가지면, 상호 인덕턴스는 도 6으로부터 획득된 상호 인덕턴스와 가까워질 것이다. 이에 따라, 부분(20C)의 크기를 코일(30)의 크기보다 작게 유지하는 것이 상호 인덕턴스를 증가시키는 데 도움이 된다.
도 11은 몇몇의 예시적인 실시예들에 따른, 도 1과 도 2에서 도시된 구조물의 일부분의 평면도를 나타내며, 여기서는 코일(30)과 슬롯 함유 금속판(18)이 예시된다. 이러한 실시예들에 따른 유전체 물질(20)의 형상은, 더 짧은 부분이 존재하지 않는다는 것을 제외하고, 도 5에서와 유사하다. 유전체 물질(20)은 슬롯 함유 금속판(18)의 가장자리들(18A, 18B) 둘 다까지 연장한다. 유전체 물질(20)은 단일 스트라이프 형상 슬롯으로 되어 있으며, 이것은 슬롯 함유 금속판(18)의 가장자리(18A)로부터 반대쪽 가장자리(18B)까지 연장한다. 유전체 물질(20)은 양쪽의 X 방향들로 코일(30)의 가장자리들을 넘어 연장하며, 유전체 물질(20)의 길이(L1)는 코일(30)의 길이(L3)보다 크다. 한편, 유전체 물질(20)의 폭(W1)은 코일(30)의 폭(W3)보다 작다.
도 12는 시뮬레이션이 수행되는, 코일(14)과 코일(30)의 평면도를 나타낸다. InFO 코일(30)은 코일(14) 위에 있으며, 도 11에서 도시된 슬롯 함유 금속판(18)이 InFO 코일(30)과 코일(14) 사이에 배치된다. 시뮬레이션 결과들에 따르면, InFO 코일(30)과 코일(14) 간의 상호 인덕턴스는 137.9nH이다. 이 상호 인덕턴스는 도 6으로부터 획득된 상호 인덕턴스(123.6nH)보다 크다는 것을 유념한다. 이것은 도 11에서 도시된 슬롯이 또한 전자기장을 확대하는 효과를 갖는다는 것을 나타내는데, 이는 무선 충전의 보다 나은 효율성을 의미한다.
도 11로 다시 돌아가면, 유전체 물질(20)의 폭(W1)이 너무 크면, 예컨대, 코일(30)의 폭(W3)보다 크면, 상호 인덕턴스는 도 6으로부터 획득된 상호 인덕턴스까지 감소될 것이다. 이에 따라, 폭(W1)을 코일(30)의 폭(W3)보다 작게 유지하는 것이 상호 인덕턴스를 증가시키는 데 도움이 된다. 한편, 매우 작은 폭(W1)을 갖는 슬롯들은 전자기장이 쉽게 통과하는 것을 허용하지 않고, 상호 인덕턴스가 도 7에서 획득된 상호 인덕턴스까지 저하될 수 있기 때문에, 폭(W1)은 너무 작을 수는 없다.
도 13은 몇몇의 예시적인 실시예들에 따른, 도 1과 도 2에서 도시된 구조물의 일부분의 평면도를 나타내며, 여기서는 코일(30)과 슬롯 함유 금속판(18)이 예시된다. 이러한 실시예들에 따른 유전체 물질(20)의 형상은, 유전체 물질(20)이 가장자리(18B)까지 연장하지만 가장자리(18A)까지는 연장하지 않는다는 것을 제외하고, 도 11에서와 유사하다. 마찬가지로, 유전체 물질(20)은 양쪽 X 방향들로 코일(30)의 가장자리들을 넘어 연장하며, 유전체 물질(20)의 길이(L1)는 코일(30)의 길이(L3)보다 크다. 한편, 유전체 물질(20)의 폭(W1)은 코일(30)의 폭(W3)보다 작다.
도 14는 시뮬레이션이 수행되는, 코일(14)과 코일(30)의 평면도를 나타낸다. InFO 코일(30)은 코일(14) 위에 있으며, 도 13에서 도시된 슬롯 함유 금속판(18)이 InFO 코일(30)과 코일(14) 사이에 배치된다. 시뮬레이션 결과들에 따르면, InFO 코일(30)과 코일(14) 간의 상호 인덕턴스는 138.2nH이다. 이 상호 인덕턴스는 도 6으로부터 획득된 상호 인덕턴스(123.6nH)보다 크다는 것을 유념한다. 이것은 도 13에서 도시된 슬롯이 전자기장을 확대하는 효과를 갖는다는 것을 나타내는데, 이는 무선 충전의 보다 나은 효율성을 의미한다. 유전체 물질(20)의 폭(W1)과 길이(L1)는 도 11에서와 유사한 요건을 갖는다.
도 15는 도 1과 도 2에서 도시된 구조물의 일부분의 평면도를 나타내며, 여기서는 몇몇의 예시적인 실시예들에 따른 코일(30)과 슬롯 함유 금속판(18)이 예시된다. 이러한 실시예들에 따른 유전체 물질(20)의 형상은, 유전체 물질(20)이 금속판(18)에 의해 완전히 둘러싸여 있고, 가장자리들(18A, 18B) 중 어느 하나까지 연장하지 않는다는 것을 제외하고, 도 11에서와 유사하다. 마찬가지로, 유전체 물질(20)은 양쪽 X 방향들로 코일(30)의 가장자리들을 넘어 연장하며, 유전체 물질(20)의 길이(L1)는 코일(30)의 길이(L3)보다 크다. 한편, 유전체 물질(20)의 폭(W1)은 코일(30)의 폭(W3)보다 작다.
도 16은 시뮬레이션이 수행되는, 코일(14)과 코일(30)의 평면도를 나타낸다. InFO 코일(30)은 코일(14) 위에 있으며, 도 15에서 도시된 슬롯 함유 금속판(18)이 InFO 코일(30)과 코일(14) 사이에 배치된다. 시뮬레이션 결과들에 따르면, InFO 코일(30)과 코일(14) 간의 상호 인덕턴스는 29.8nH이다. 이 상호 인덕턴스는 도 6으로부터 획득된 상호 인덕턴스(123.6nH)보다 작다는 것을 유념한다. 이것은, 비록 전기장이 감소된 크기를 갖지만, 도 13에서 도시된 슬롯이 전자기장을 통과시킨다는 것을 나타낸다. 도 8, 도 10, 도 12, 도 14, 및 도 16에서의 결과들과 추가로 비교하면, 금속판 내 유전체 물질(슬롯)을 금속판의 가장자리까지 연장시키게 하는 것은 개선된 상호 인덕턴스를 야기시킬 수 있는 반면에, 유전체 물질(슬롯)을 가장자리들에 도달하지 못하게 하는 것은 저하된 상호 인덕턴스를 초래시킨다는 것이 관찰된다.
본 발명개시의 양태들을 본 발명분야의 당업자가 보다 잘 이해할 수 있도록 앞에서는 여러 개의 실시예들의 특징들을 약술해왔다. 본 발명분야의 당업자는 여기서 소개한 실시예들의 동일한 목적들을 수행하거나 및/또는 동일한 장점들을 달성하기 위한 다른 공정들 및 구조물들을 설계하거나 또는 수정하기 위한 기초로서 본 발명개시를 자신들이 손쉽게 이용할 수 있다는 것을 알아야 한다. 본 발명분야의 당업자는 또한 이와 같은 등가적 구성들은 본 발명개시의 사상과 범위를 이탈하지 않는다는 것과, 본 발명개시의 사상과 범위를 이탈하지 않고서 당업자가 다양한 변경들, 대체들, 및 개조들을 본 발명에서 행할 수 있다는 것을 자각해야 한다.

Claims (10)

  1. 구조물에 있어서,
    인캡슐레이팅 물질;
    쓰루 컨덕터를 포함한 코일로서, 상기 쓰루 컨덕터는 상기 인캡슐레이팅 물질 내에 있고, 상기 쓰루 컨덕터의 최상면은 상기 인캡슐레이팅 물질의 최상면과 동일 평면 상에 있으며, 상기 쓰루 컨덕터의 바닥면은 상기 인캡슐레이팅 물질의 바닥면과 동일 평면 상에 있는 것인, 상기 코일;
    상기 인캡슐레이팅 물질 아래에 있는 금속판; 및
    상기 금속판 내에 있으며, 유전체 물질로 채워지는 제1 슬롯
    을 포함하며, 상기 제1 슬롯은 상기 코일과 오버랩하는 부분을 갖는 것인 구조물.
  2. 제1항에 있어서,
    상기 제1 슬롯은 상기 코일의 가장자리를 넘어 연장하는 것인 구조물.
  3. 제1항에 있어서,
    상기 제1 슬롯은 에어 갭(air gap)이고,
    상기 구조물은 상기 제1 슬롯을 밀봉(sealing)하는 유전체 막을 더 포함하며,
    상기 유전체 막은 상기 인캡슐레이팅 물질과는 상기 금속판의 반대측 상에 있는 것인 구조물.
  4. 제1항에 있어서,
    상기 제1 슬롯은 상기 코일의 각각의 길이보다 큰 길이와, 상기 코일의 각각의 폭보다 작은 폭을 갖는 것인 구조물.
  5. 제1항에 있어서,
    상기 제1 슬롯에 대해 수직하며, 상기 제1 슬롯과 교차하는 제2 슬롯
    을 더 포함하며, 상기 제2 슬롯은 상기 코일의 가장자리들을 넘어 연장하지 않는 것인 구조물.
  6. 제1항에 있어서,
    상기 제1 슬롯은,
    상기 코일과 완전히 오버랩하는 벌크 부분; 및
    상기 벌크 부분에 연결된 세장형(elongated) 부분
    을 포함하고,
    상기 세장형 부분은 상기 코일의 각각의 폭 및 상기 벌크 부분의 각각의 폭보다 작은 폭을 가지며, 상기 세장형 부분은 상기 코일의 각각의 가장자리를 넘어 연장하는 것인 구조물.
  7. 구조물에 있어서,
    인캡슐레이팅 물질;
    상기 인캡슐레이팅 물질 내에 인캡슐레이팅된 디바이스 다이;
    상기 인캡슐레이팅 물질 내에 인캡슐레이팅된 쓰루 컨덕터들로서, 상기 쓰루 컨덕터들은 상기 디바이스 다이에 전기적으로 결합된 코일의 부분들을 형성하는 것인, 상기 쓰루 컨덕터들;
    상기 코일과 오버랩하는 부분을 갖는 금속판으로서, 상기 금속판은 상기 코일의 가장자리들을 넘어 연장하는 것인, 상기 금속판; 및
    상기 금속판을 관통하는 유전체 물질
    을 포함하고, 상기 유전체 물질은,
    제1 방향에 대해 평행한 제1 길이방향을 갖는 제1 세장형 부분으로서, 상기 제1 세장형 부분은,
    상기 코일과 오버랩하는 제1 부분; 및
    상기 코일과 오버랩하지 않는 제2 부분을 포함한 것인, 상기 제1 세장형 부분; 및
    제2 방향에 대해 평행한 제2 길이방향을 갖는 제2 세장형 부분
    을 포함하고,
    상기 제2 방향은 상기 제1 방향에 대해 평행하지 않으며, 상기 제2 세장형 부분은 상기 제1 세장형 부분에 연결되며, 상기 코일과 오버랩하는 것인 구조물.
  8. 제7항에 있어서,
    상기 제1 세장형 부분은 상기 금속판의 제1 가장자리까지 연장하는 것인 구조물.
  9. 제8항에 있어서,
    상기 제1 세장형 부분은 또한 상기 금속판의 제2 가장자리까지 연장하며, 상기 제1 가장자리와 상기 제2 가장자리는 상기 금속판의 대향하는 가장자리들인 것인 구조물.
  10. 구조물에 있어서,
    인캡슐레이팅 물질;
    상기 인캡슐레이팅 물질 내에 인캡슐레이팅된 디바이스 다이;
    상기 인캡슐레이팅 물질 내에 인캡슐레이팅된 쓰루 컨덕터들로서, 상기 쓰루 컨덕터들은 상기 디바이스 다이에 전기적으로 결합된 코일의 부분들을 형성하는 것인, 상기 쓰루 컨덕터들;
    상기 코일과 오버랩하는 부분을 갖는 금속판으로서, 상기 금속판은 상기 코일의 가장자리들을 넘어 연장하는 것인, 상기 금속판; 및
    상기 금속판을 관통하는 유전체 영역
    을 포함하고, 상기 유전체 영역은,
    상기 코일과 오버랩하는 벌크 부분; 및
    상기 벌크 부분에 연결된 세장형 부분
    을 포함하고,
    상기 세장형 부분은 상기 벌크 부분보다 폭이 좁고,
    상기 세장형 부분은 상기 코일과 오버랩하는 제1 부분과, 상기 코일의 가장자리를 넘어 연장하는 제2 부분을 포함한 것인 구조물.
KR1020160128204A 2015-12-15 2016-10-05 슬롯을 갖는 금속판 상의 info 코일 KR101831065B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562267622P 2015-12-15 2015-12-15
US62/267,622 2015-12-15
US15/061,419 2016-03-04
US15/061,419 US10074472B2 (en) 2015-12-15 2016-03-04 InFO coil on metal plate with slot

Publications (2)

Publication Number Publication Date
KR20170071406A KR20170071406A (ko) 2017-06-23
KR101831065B1 true KR101831065B1 (ko) 2018-02-21

Family

ID=59019203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160128204A KR101831065B1 (ko) 2015-12-15 2016-10-05 슬롯을 갖는 금속판 상의 info 코일

Country Status (4)

Country Link
US (3) US10074472B2 (ko)
KR (1) KR101831065B1 (ko)
CN (1) CN107017236B (ko)
TW (1) TWI636538B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203965611U (zh) * 2014-07-31 2014-11-26 西门子(深圳)磁共振有限公司 去耦电感组件、射频接收线圈和磁共振成像装置
US20160072337A1 (en) * 2014-09-04 2016-03-10 Samsung Electro-Mechanics Co., Ltd. Case and apparatus including the same
US10074472B2 (en) * 2015-12-15 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. InFO coil on metal plate with slot
US10097030B2 (en) * 2016-04-29 2018-10-09 Taiwan Semiconductor Manufacturing Co., Ltd Packaged semiconductor devices with wireless charging means
JP6920849B2 (ja) * 2017-03-27 2021-08-18 株式会社荏原製作所 基板処理方法および装置
TWI664649B (zh) * 2017-07-31 2019-07-01 瑞昱半導體股份有限公司 電感裝置
US10790244B2 (en) 2017-09-29 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
TWI653814B (zh) 2017-12-04 2019-03-11 英屬開曼群島商萬國半導體（開曼）股份有限公司 一種隔離耦合結構、裝置、元件、含隔離耦合結構的芯片及一種印製電路板
CN109872869B (zh) 2017-12-04 2021-12-28 万国半导体(开曼)股份有限公司 一种隔离耦合结构
US10431646B2 (en) * 2018-03-05 2019-10-01 International Business Machines Corporation Electronic devices having spiral conductive structures
CN108808878A (zh) * 2018-06-16 2018-11-13 江苏云之尚节能科技有限公司 一种用于确定互感系数的快速方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050136A (ja) 2008-08-19 2010-03-04 Fujikura Ltd 半導体装置
US20100289126A1 (en) 2009-05-18 2010-11-18 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a 3D Inductor from Prefabricated Pillar Frame
US20150021754A1 (en) * 2009-11-25 2015-01-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermal Lid for Balancing Warpage and Thermal Management

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788524A (en) * 1987-08-27 1988-11-29 Gte Communication Systems Corporation Thick film material system
JPH0729223A (ja) 1993-07-09 1995-01-31 Canon Inc スタンパの製造方法およびスタンパ裏面研磨装置
TW506045B (en) 2000-08-14 2002-10-11 Megic Corp Method for forming high performance system-on-chip using post passivation process
CN101733696A (zh) 2005-04-19 2010-06-16 株式会社荏原制作所 基板抛光方法及处理方法
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US9985150B2 (en) 2010-04-07 2018-05-29 Shimadzu Corporation Radiation detector and method of manufacturing the same
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
CN102184906B (zh) 2011-03-31 2013-05-08 锐迪科创微电子（北京）有限公司 带有绝缘体填充的阱结构的封装基板及其制造方法
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9673268B2 (en) * 2011-12-29 2017-06-06 Intel Corporation Integrated inductor for integrated circuit devices
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US9343442B2 (en) 2012-09-20 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Passive devices in package-on-package structures and methods for forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8900990B2 (en) * 2012-12-31 2014-12-02 Stmicroelectronics, Inc. System and method of combining damascenes and subtract metal etch for advanced back end of line interconnections
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US10074472B2 (en) * 2015-12-15 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. InFO coil on metal plate with slot

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050136A (ja) 2008-08-19 2010-03-04 Fujikura Ltd 半導体装置
US20100289126A1 (en) 2009-05-18 2010-11-18 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a 3D Inductor from Prefabricated Pillar Frame
US20150021754A1 (en) * 2009-11-25 2015-01-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermal Lid for Balancing Warpage and Thermal Management

Also Published As

Publication number Publication date
CN107017236A (zh) 2017-08-04
US20170171979A1 (en) 2017-06-15
TW201724407A (zh) 2017-07-01
US20190006085A1 (en) 2019-01-03
KR20170071406A (ko) 2017-06-23
US10074472B2 (en) 2018-09-11
CN107017236B (zh) 2019-10-25
US20210057144A1 (en) 2021-02-25
US10847304B2 (en) 2020-11-24
TWI636538B (zh) 2018-09-21
US11600431B2 (en) 2023-03-07

Similar Documents

Publication Publication Date Title
KR101831065B1 (ko) 슬롯을 갖는 금속판 상의 info 코일
US11728292B2 (en) Semiconductor package assembly having a conductive electromagnetic shield layer
JP6694931B2 (ja) 半導体パッケージ
EP3091571B1 (en) Fan-out package structure including a conductive shielding layer
US10566320B2 (en) Method for fabricating electronic package
US8901732B2 (en) Semiconductor device package and method
TW201709777A (zh) 扇出半導體封裝及其製造方法
TWI669796B (zh) 扇出型半導體封裝
KR102653213B1 (ko) 반도체 패키지
US11244919B2 (en) Package structure and method of fabricating the same
US20190139913A1 (en) Electronic package and method for fabricating the same
US8933545B2 (en) Double-side exposed semiconductor device
US8450152B2 (en) Double-side exposed semiconductor device and its manufacturing method
EP3171403A2 (en) Fan-out package structure including antenna
KR101607989B1 (ko) 패키지 온 패키지 및 이의 제조 방법
US20210159185A1 (en) Semiconductor package and manufacturing method thereof
US11251644B2 (en) Packaged semiconductor devices with wireless charging means
US20230142196A1 (en) Semiconductor package and method of fabricating the same
US20230067664A1 (en) Package structure and manufacturing method thereof
CN115706060A (zh) 半导体封装组件
CN114765144A (zh) 半导体封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant