TW201724407A - 具有槽之金屬板上之整合扇出線圈 - Google Patents

具有槽之金屬板上之整合扇出線圈 Download PDF

Info

Publication number
TW201724407A
TW201724407A TW105125582A TW105125582A TW201724407A TW 201724407 A TW201724407 A TW 201724407A TW 105125582 A TW105125582 A TW 105125582A TW 105125582 A TW105125582 A TW 105125582A TW 201724407 A TW201724407 A TW 201724407A
Authority
TW
Taiwan
Prior art keywords
coil
metal plate
encapsulating material
dielectric
conductor
Prior art date
Application number
TW105125582A
Other languages
English (en)
Other versions
TWI636538B (zh
Inventor
王垂堂
陳韋廷
陳頡彥
蔡豪益
曾明鴻
郭鴻毅
余振華
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201724407A publication Critical patent/TW201724407A/zh
Application granted granted Critical
Publication of TWI636538B publication Critical patent/TWI636538B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本發明揭示一種結構，其包含一囊封材料及包含一貫穿導體之一線圈。該貫穿導體在該囊封材料中，其中該貫穿導體之一頂面與該囊封材料之一頂面共面，且該貫穿導體之一底面與該囊封材料之一底面共面。一金屬板下伏於該囊封材料。一槽在該金屬板中且填充有一介電材料。該槽具有與該線圈重疊之一部分。

Description

具有槽之金屬板上之整合扇出線圈
本發明關於一種半導體元件。
隨著半導體技術之發展，半導體晶片/晶粒變得愈來愈小。同時，更多功能需要整合至半導體晶粒中。因此，半導體晶粒需要使愈來愈大數目個I/O墊包裝至較小區域中且I/O墊之密度隨著時間迅速提高。結果，半導體晶粒之封裝變得更困難，此不利地影響封裝之良率。
習知封裝技術可分成兩個類別。在第一類別中，在鋸切一晶圓上之晶粒之前封裝晶粒。此封裝技術具有一些有利特徵部，諸如一較大處理能力及一較低成本。此外，需要較少側填料或模製化合物。此封裝技術遭受缺點。舉例而言，晶粒之大小變得愈來愈小，且各自封裝可僅係其中各晶粒之I/O墊限於直接在各自晶粒之表面上方之區域之扇入型封裝。然而，在晶粒面積有限之情況下，I/O墊之數目歸因於I/O墊之間距之限制而有限。若減小墊之間距，則焊料區域可能彼此橋接，從而導致電路故障。另外，在固定球大小要求下，焊球必須具有一特定大小，此繼而限制一晶粒之表面上可包裝之焊球之數目。因此，已開發整合扇出(InFO)封裝。
InFO封裝不適合於製作用於某些應用(諸如無線充電)之線圈。歸因於InFO封裝之小的大小，若在InFO封裝中製作線圈，則線圈將係 小的。InFO封裝中之線圈與InFO封裝外部之線圈之間之互感將係低的，且不可滿足透過磁共振之無線電力傳送之要求。另一方面，亦不可藉由增加線圈之匝數而增加互感，此係因為此將導致電阻增加，此繼而導致電力傳送之效率之大幅降低。
本發明之實施例具有一些有利特徵。藉由在金屬板中形成(若干)槽，電磁場可通過金屬板，且改良InFO線圈與一外部線圈之間之互感。此外，可放大互感，導致無線充電效應之改良。
根據本發明之一些實施例，一種結構包含：一囊封材料；及一線圈，其包含一貫穿導體。貫穿導體在囊封材料中，其中貫穿導體之一頂面與囊封材料之一頂面實質上共面，且貫穿導體之一底面與囊封材料之一底面實質上共面。一金屬板下伏於囊封材料。一槽在金屬板中且填充有一介電材料。槽具有與線圈重疊之一部分。
根據本發明之一些實施例，一種結構包含：一囊封材料；一裝置晶粒，其囊封於囊封材料中；及貫穿導體，其等囊封於囊封材料中。貫穿導體形成電耦合至裝置晶粒之一線圈之部分。結構進一步包含一金屬板，其具有與線圈重疊之一部分，其中金屬板延伸超過線圈之邊緣。一介電材料穿透通過金屬板。介電材料包含一第一長形部分，該第一長形部分具有平行於一第一方向之一第一縱向方向。第一長形部分包含與線圈重疊之一第一部分及未與線圈重疊之一第二部分。介電材料進一步包含一第二長形部分，該第二長形部分具有平行於一第二方向之一第二縱向方向，其中第二方向非平行於第一方向。第二長形部分接合至第一長形部分且與線圈重疊。
根據本發明之一些實施例，一種結構包含：一囊封材料；一裝置晶粒，其囊封於囊封材料中；及貫穿導體，其等囊封於囊封材料中。貫穿導體形成電耦合至裝置晶粒之一線圈之部分。結構進一步包含一金 屬板，其具有與線圈重疊之一部分。金屬板延伸超過線圈之邊緣。一介電區域穿透通過金屬板。介電區域包含與線圈重疊之一塊體部分及連接至塊體部分之一長形部分。長形部分窄於塊體部分。長形部分包含與線圈重疊之一第一部分及延伸超過線圈之一邊緣之一第二部分。
14‧‧‧外部線圈
16‧‧‧介電薄膜
18‧‧‧含有槽之金屬板
18A‧‧‧邊緣
18B‧‧‧邊緣
20‧‧‧介電材料/槽
20A‧‧‧部分
20B‧‧‧部分
20C‧‧‧中心塊體部分
20D‧‧‧長形部分(元件部分)
22‧‧‧金屬板
24‧‧‧黏著薄膜
26‧‧‧囊封材料
28‧‧‧裝置晶粒
30‧‧‧整合扇出(InFO)線圈
32‧‧‧貫穿導體
34‧‧‧晶粒附接薄膜(DAF)
35‧‧‧橋
36‧‧‧半導體基板
37‧‧‧埠
38‧‧‧積體電路裝置
40‧‧‧介電層
42‧‧‧鈍化層
46‧‧‧金屬柱
48‧‧‧介電層
50‧‧‧重佈線
52‧‧‧介電層
54‧‧‧重佈線
56‧‧‧介電層
58‧‧‧電連接器
60‧‧‧鐵氧體材料
62‧‧‧黏著薄膜
100‧‧‧整合扇出(InFO)封裝
L1‧‧‧槽部分長度
L2‧‧‧介電材料部分長度
L3‧‧‧線圈長度
W1‧‧‧槽部分寬度
W2‧‧‧介電材料部分寬度
W3‧‧‧線圈寬度
當與隨附圖一起閱讀時自以下詳細描述最佳理解本發明之態樣。應注意，根據業界中之標準方法，多種特徵部未按比例繪製。事實上，為了清楚論述可任意增大或減小多種特徵部之尺寸。
圖1繪示根據一些實施例之一整合扇出(InFO)封裝之橫截面視圖。
圖2繪示根據一些實施例之包含一密封氣隙之一InFO封裝之橫截面視圖。
圖3及圖4繪示根據一些實施例之線圈及連接裝置晶粒之俯視圖。
圖5、圖9、圖11、圖13及圖15繪示根據一些實施例之線圈及各自金屬板及金屬板中之介電區域之俯視圖。
圖6至圖8、圖10、圖12、圖14及圖16繪示根據一些實施例之用於模擬之結構。
以下揭示內容提供用於實施本發明之不同特徵部之許多不同實施例或實例。在下文中描述組件及配置之具體實例以簡化本發明。當然，其等僅僅係實例且不旨在為限制性。舉例而言，在以下描述中，一第一特徵部形成在一第二特徵部上方或上可包含其中第一特徵部及第二特徵部直接接觸形成之實施例且亦可包含其中額外特徵部可形成於第一特徵部與第二特徵部之間使得第一特徵部及第二特徵部無法直接接觸之實施例。另外，本發明可在多種實例中重複元件符號及/或 字母。此重複係為了簡潔及清楚之目的且其自身不指示所論述之多種實施例及/或組態之間之一關係。
此外，可為了容易描述而在本文中使用諸如「下伏」、「下方」、「下」、「上覆」、「上」及類似者之空間相對術語以描述如圖中繪示之一元件或特徵部與其他(若干)元件或(若干)特徵部之關係。空間相對術語旨在涵蓋除了圖中描繪之定向之外之裝置在使用中或操作中之不同定向。設備可另外定向(旋轉90度或成其他定向)且可同樣對應地解譯本文中使用之空間相對描述符。
根據多項例示性實施例提供一整合扇出(InFO)封裝及InFO封裝中之一線圈。貫穿當前描述將InFO封裝中之線圈稱為InFO線圈。論述一些實施例之一些變動。貫穿多種視圖及闡釋性實施例，使用相同元件符號指定相同元件。
圖1繪示根據本發明之一些實施例之InFO封裝100之一橫截面視圖。InFO封裝100包含囊封於囊封材料26中之裝置晶粒28。另外，亦在囊封材料26中囊封形成InFO線圈30之部分之貫穿導體32。囊封材料26填充鄰近貫穿導體32之間之間隙及貫穿導體32與裝置晶粒28之間之間隙。囊封材料26可係聚合物基材料，且可包含模製化合物、模製側填料、環氧樹脂及/或樹脂。囊封材料26之頂面與裝置晶粒28之頂端一樣高，此可透過(例如)化學機械拋光(CMP)達成。
InFO線圈30充當一電感器，且可具有多種適用形狀。舉例而言，圖3及圖4繪示根據一些例示性實施例之例示性電感器/線圈之俯視圖。在圖3中，貫穿導體32形成複數個同心環，其中外環包圍內環。在圖3中，繪示兩個環，但亦預期任何其他數目個環(諸如1、3或更多)。環係具有缺口之部分環，此容許外環透過(若干)橋35而連接至內環。複數個環串聯連接至兩個埠37。線圈30之埠連接至裝置晶粒28。在圖4中，貫穿導體32係一整合螺旋之部分，該整合螺旋亦具有 埠37。圖4繪示左埠37與裝置晶粒28斷開。在替代實施例中，左埠37亦可(例如)透過如圖1及圖2中展示之重佈線50及54而連接至裝置晶粒28。
再次參考圖1，貫穿導體32具有與囊封材料26之頂面實質上共面之頂面及與囊封材料26之底面實質上共面之底面。貫穿當前描述，當使用術語「實質上共面」時，各自「平坦表面」可仍具有在各自製造程序之變動內之高度差異。
裝置晶粒28可透過晶粒附接薄膜(DAF)34而黏著至黏著薄膜24，該DAF 34係一黏著薄膜。亦可省略DAF 34，且裝置晶粒28直接黏著至黏著薄膜24。裝置晶粒28可具有以下功能：自線圈30接收電流；整流電流；且對一電池(未展示)充電。雖然繪示一個裝置晶粒28，但更多裝置晶粒可放置於黏著薄膜24上方，該等裝置晶粒可包含一中央處理單元(CPU)晶粒、一微控制單元(MCU)晶粒、一輸入-輸出(IO)晶粒、一基頻(BB)晶粒及/或一應用處理器(AP)晶粒。
裝置晶粒28可包含半導體基板36，半導體基板36可係矽基板。積體電路裝置38形成於半導體基板36上。積體電路裝置38可包含主動裝置(諸如電晶體及二極體)及/或被動裝置(諸如電阻器、電容器、電感器或類似者)。裝置晶粒28可包含電耦合至積體電路裝置38之金屬柱46。金屬柱46可嵌入介電層40中，介電層40可由(例如)PBO或聚醯亞胺形成。亦繪示鈍化層42，其中金屬柱46可延伸至鈍化層42中。鈍化層42可包含氮化矽、氧化矽或其等之多個層。
介電層48形成於囊封材料26上方。根據本發明之一些實施例，介電層48由聚合物(諸如PBO、聚醯亞胺或類似者)形成。根據本發明之替代實施例，介電層48由無機材料(諸如氮化矽、氧化矽或類似者)形成。
重佈線(RDL)50經形成以電耦合至金屬柱46及貫穿導體32。RDL 50亦可互連金屬柱46及貫穿導體32。另外，RDL 50可用於形成電感器30之橋35(圖3)或為電感的一部份。RDL 50包含介電層48上方之金屬跡線(金屬線)及延伸至介電層48中之通孔。RDL 50中之通孔連接至貫穿導體32及金屬柱46。根據本發明之一些實施例，RDL 50之形成包含：形成一毯覆銅種子層；在毯覆銅種子層上方形成且圖案化一遮罩層；執行一電鍍以形成RDL 50；移除遮罩層；及蝕刻未由RDL 50覆蓋之毯覆銅種子層之部分。RDL 50可由金屬或金屬合金(包含鋁、銅、鎳、鎢及/或其等之合金)形成。
介電層52形成於介電層48及RDL 50上方。可使用選自用於形成介電層48之相同候選材料之一材料形成介電層52。RDL 54經形成以具有在介電層52內部之某個部分及在介電層52上方之某些其他部分。RDL 54亦可由金屬或金屬合金(包含鋁、銅、鎢及/或其等之合金)形成。應瞭解，雖然在所繪示之例示性實施例中，形成兩層RDL(50及54)，但RDL可具有任何數目個層(諸如一層或兩層以上)。
介電層56形成於介電層52及RDL 54上方。可(例如)使用PBO、聚醯亞胺或BCB形成介電層56。電連接器58具有在介電層56內部之某個部分及在介電層56上方之某些其他部分。電連接器58經形成以電連接至RDL 54。電連接器58可包含凸塊下冶金(UBM)、金屬柱、焊料區域及/或類似者。根據一些例示性實施例，電連接器58電連接至一撓曲印刷電路板(PCB(FPC)，未展示)。
根據一些實施例，可係一預形成板之鐵氧體材料60黏著至一頂面層(諸如層56)。可透過黏著薄膜62達成黏著。根據一些實施例，鐵氧體材料60可包含錳-鋅、鎳-鋅或類似者。鐵氧體材料60在高頻率下具有低損耗，且用於改良InFO線圈30之效能(諸如互感)。鐵氧體材料60與囊封材料26之一部分重疊。此外，鐵氧體材料60與InFO線圈30之至少一部分重疊，且可或可不延伸超過InFO線圈30之邊緣。
貫穿本發明之描述，包含電連接器58、裝置晶粒28、囊封材料26及貫穿導體32之黏著薄膜24上方之特徵部組合地稱為InFO封裝100。含有槽之金屬板18下伏於InFO封裝100且與InFO封裝100重疊。根據本發明之一些實施例，InFO封裝100透過黏著薄膜24而黏著至含有槽之金屬板18。
含有槽之金屬板18包含金屬板22及金屬板22之槽中之介電材料20。貫穿當前描述，使用元件符號20以指含有槽之金屬板18中之槽及槽中之介電材料兩者。根據本發明之一些實施例，金屬板22由金屬或金屬合金形成，金屬合金由銅、鋁、鎳、鉻、陽極氧化金屬及/或類似者形成。介電材料20可完全或部分填充金屬板22中之槽。根據一些實施例，介電材料20由有機材料(諸如塑膠或聚合物)或無機介電材料(諸如玻璃、氧化物、陶瓷或類似者)形成。介電材料20可係透明或不透明。
金屬板22及介電材料20可具有彼此實質上共面之頂面及/或彼此共面之底面。根據本發明之一些實施例，金屬板22及介電材料20組合地形成一外殼之一部分，該外殼可係(例如)一行動電話、一平板電腦或一電腦之外殼。外殼之所繪示部分係一下部分且外殼可進一步包含上覆於所繪示部分之一上部分及在所繪示部分之左側及右側之部分(未展示)。
圖2繪示根據替代實施例之InFO封裝100及含有槽之金屬板18。含有槽之金屬板18包含其中之槽20，其中槽20係未填充有固體介電材料之一氣隙。換言之，槽20填充有空氣且因此形成一介電區域。使用介電薄膜16覆蓋槽20，其中介電薄膜16及黏著劑24密封槽20。貫穿當前描述，當提及術語「介電材料20」時，其指示介電材料20可係一固體介電材料或空氣。介電薄膜16亦可由一介電材料(諸如塑膠、玻璃、陶瓷或類似者)形成。
圖5繪示根據一些例示性實施例之圖1及圖2中展示之結構之一部分之一俯視圖，其中繪示線圈30及含有槽之金屬板18。未繪示諸如介電層48、52及56、裝置晶粒28及如圖1及圖2中展示之類似者之其他材料及區域，但其等仍存在。介電材料20包含部分20A及20B(在下文中稱為一介電部分或槽部分)。介電部分20A具有平行於一第一方向(X方向)之一縱向方向。部分20B具有非平行於部分20A之縱向方向之一縱向方向。根據本發明之一些實施例，部分20B之縱向方向沿Y方向，Y方向垂直於部分20A之縱向方向。部分20A及20B亦可既不彼此平行亦不彼此垂直。此外，部分20A可長於部分20B。部分20A及部分20B彼此接合以形成一交叉。
根據一些實施例，含有槽之金屬板18具有彼此相對之邊緣18A及18B。取決於含有槽之金屬板18之形狀及使用，邊緣18A及18B可或可不彼此平行。舉例而言，當含有槽之金屬板18用作一行動電話之後蓋時，含有槽之金屬板18之形狀由行動電話之形狀判定，且邊緣18A及18B可彼此平行。槽部分20A具有長度L1及寬度W1。根據此等實施例，長度L1大於線圈30之長度L3且等於含有槽之金屬板18之長度。槽部分20A之寬度W1小於長度L1且可小於線圈30之寬度W3。
介電材料20之部分20B具有長度L2及寬度W2，寬度W2小於長度L2。此外，寬度W2可等於、大於或小於部分20A之寬度W1。根據本申請案之一些實施例，部分20B之長度L2小於線圈30之寬度W3，且部分20B之寬度W2小於線圈30之長度L3及寬度W3兩者。
此外，部分20A可在相反的X方向上延伸超過線圈30之邊緣。另一方面，部分20B可完全處在與線圈30重疊之區域中且不延伸超過線圈30之邊緣(如圖5中展示)。替代地，部分20B亦可在Y方向之一者或兩者上延伸超過線圈30之邊緣。根據一些例示性實施例，部分20A及20B之交叉區域對準於線圈30。交叉區域之中心可對準於線圈30之中 心以最大化放大效應，如隨後段落中所論述。
如圖5中展示之InFO線圈30已改良與一外部線圈14(圖1或圖2)之互感。如圖1及圖2中展示，線圈14放置於InFO封裝100之外部且可在InFO封裝100定位於其中之產品(諸如行動電話)之外部。線圈14可用作(例如)用於傳輸能量之一傳輸器線圈而InFo線圈30用作用於接收由線圈14傳輸之能量之一接收器線圈。
圖6、圖7及圖8繪示執行模擬之結構。圖6繪示線圈14及線圈30之透視圖。InFo線圈30在線圈14上方，其中InFo線圈30與線圈14之間無金屬板。此外，InFo線圈30在線圈14上方，且線圈30之中心對準於線圈14之中心。根據模擬結果，InFo線圈30與線圈14之間之互感係123.6nH。在此設定中，由線圈14產生之電磁場在不被阻擋的情況下傳輸至InFO線圈30。
圖7繪示執行一模擬之線圈14及線圈30之透視圖。InFo線圈30在線圈14上方且對準於線圈14，其中一大金屬板22在InFO線圈30與線圈14之間(且對準於InFo線圈30及線圈14)。金屬板22在其中不具有槽，且因此完全阻擋由線圈14產生之電磁場傳輸至線圈30。根據模擬結果，InFo線圈30與線圈14之間之互感係0.1nH，其指示InFo線圈30與線圈14之間基本上不存在互感。因此，當InFO線圈30與線圈14之間放置一無槽金屬板(諸如一電話之一無槽金屬後蓋)時，InFO線圈30及線圈14不可用於無線電力傳送。自圖6及圖7獲得之結果用作基準以比較根據本發明之多項實施例之其他結構之效能。
圖8繪示執行一模擬之線圈14及線圈30之俯視圖。InFo線圈30在線圈14上方，其中含有槽之金屬板18(與圖5中展示之含有槽之金屬板18相同)放置於InFo線圈30與線圈14之間。根據模擬結果，InFo線圈30與線圈14之間之互感係192nH。應注意，此互感大於自圖6獲得之互感(123.6nH)。此指示如圖5中展示之十字形槽不僅容許電磁場之 完全通過，而且亦放大電磁場，此意謂無線充電之更佳效率。
再次參考圖5，若槽20之寬度W1及/或W2太大(例如，等於或大於線圈30之寬度W3)，則互感將被減小至自圖6獲得之互感(123.6nH)。因此，保持寬度W1及/或W2不太大對於增加互感係有利的。另一方面，寬度W1及/或W2不可太小，此係因為具有非常小之寬度W1及/或W2之槽不容許電磁場容易地通過，且互感可降級至圖7中獲得之互感。根據一些實施例，寬度W1及/或W2等於或大於施加於線圈14上之電力之波長。
圖9繪示根據一些例示性實施例之圖1及圖2中展示之結構之一部分之一俯視圖，其中繪示線圈30及含有槽之金屬板18。介電材料20包含中心塊體部分20C及長形部分20D，長形部分20D接合至塊體部分20C以形成一連續介電區域。塊體部分20C與線圈30重疊(當在橫截面視圖中觀看時)。根據一些例示性實施例，塊體部分20C小於線圈30(在如圖6中之俯視圖中)。此外，塊體部分20C之全部邊緣可自線圈30之各自邊緣撤回，且因此線圈30與塊體部分20C完全重疊。換言之，線圈30延伸超過塊體部分20C之邊緣。根據一些例示性實施例，部分20A及20B之交叉區域之中心對準於線圈30之中心。線圈30之俯視圖可具有一圓形形狀、一矩形形狀、一六邊形形狀、一八邊形形狀或另一適用形狀。
長形部分20D具有連接至塊體部分20C之一第一末端及延伸超過線圈14之各自邊緣(所繪示之上邊緣)之一第二末端。根據一些實施例，如圖9中繪示，長形部分20D延伸至含有槽之金屬板18之邊緣18A。根據替代實施例，長形部分20D延伸超過線圈14之各自邊緣(所繪示之上邊緣)且不到達邊緣18A。根據一些實施例，長形部分之寬度W1小於線圈30之寬度W3。
圖10繪示執行一模擬之線圈14及線圈30之俯視圖。InFo線圈30在 線圈14上方，其中含有槽之金屬板18(類似於圖9中展示之含有槽之金屬板18，且具有一額外槽)放置於InFo線圈30與線圈14之間。根據模擬結果，InFo線圈30與線圈14之間之互感係240.4nH。結果與不添加額外槽之情況類似。應注意，此互感大於自圖6獲得之互感(123.6nH)。此指示如圖9中展示之槽具有放大電磁場之作用，此意謂無線充電之更佳效率。
再次參考圖9，若部分20C太大，例如具有等於或大於線圈30之大小之大小，則互感將接近自圖6獲得之互感。因此，使部分20C之大小保持小於線圈30之大小對於增加互感係有利的。
圖11繪示根據一些例示性實施例之圖1及圖2中展示之結構之一部分之一俯視圖，其中繪示線圈30及含有槽之金屬板18。根據此等實施例，介電材料20之形狀類似於圖5中之形狀，惟不存在較短部分除外。介電材料20延伸至含有槽之金屬板18之邊緣18A及18B兩者。介電材料20在一單一條狀槽中，該單一條狀槽自含有槽之金屬板18之邊緣18A延伸至相對邊緣18B。介電材料20在相反的X方向上延伸超過線圈30之邊緣，且介電材料20之長度L1大於線圈30之長度L3。另一方面，介電材料20之寬度W1小於線圈30之寬度W3。
圖12繪示執行一模擬之線圈14及線圈30之俯視圖。InFo線圈30在線圈14上方，其中如圖11中展示之含有槽之金屬板18放置於InFo線圈30與線圈14之間。根據模擬結果，InFo線圈30與線圈14之間之互感係137.9nH。應注意，此互感大於自圖6獲得之互感(123.6nH)。此指示如圖11中展示之槽亦具有放大電磁場之作用，此意謂無線充電之更佳效率。
再次參考圖11，若介電材料20之寬度W1太大，例如大於線圈30之寬度W3，則互感將減小至自圖6獲得之互感。因此，使寬度W1保持小於線圈30之寬度W3對於增加互感係有利的。另一方面，寬度W1 不可太小，此係因為具有非常小之寬度W1之槽不容許電磁場容易地通過，且互感可降級至圖7中獲得之互感。
圖13繪示根據一些例示性實施例之圖1及圖2中展示之結構之一部分之一俯視圖，其中繪示線圈30及含有槽之金屬板18。根據此等實施例，介電材料20之形狀類似於圖11中之形狀，惟介電材料20延伸至邊緣18B且不延伸至邊緣18A除外。類似地，介電材料20在兩個X方向上延伸超過線圈30之邊緣，且介電材料20之長度L1大於線圈30之長度L3。另一方面，介電材料20之寬度W1小於線圈30之寬度W3。
圖14繪示執行一模擬之線圈14及線圈30之俯視圖。InFo線圈30在線圈14上方，其中如圖13中展示之含有槽之金屬板18放置於InFo線圈30與線圈14之間。根據模擬結果，InFo線圈30與線圈14之間之互感係138.2nH。應注意，此互感大於自圖6獲得之互感(123.6nH)。此指示如圖13中展示之槽具有放大電磁場之作用，此意謂無線充電之更佳效率。介電材料20之寬度W1及長度L1具有如圖11中之類似要求。
圖15繪示根據一些例示性實施例之圖1及圖2中展示之結構之一部分之一俯視圖，其中繪示線圈30及含有槽之金屬板18。根據此等實施例，介電材料20之形狀類似於圖11中之形狀，惟介電材料20完全由金屬板18包圍且不延伸至邊緣18A及18B之任一者除外。類似地，介電材料20在兩個X方向上延伸超過線圈30之邊緣，且介電材料20之長度L1大於線圈30之長度L3。另一方面，介電材料20之寬度W1小於線圈30之寬度W3。
圖16繪示執行一模擬之線圈14及線圈30之俯視圖。InFo線圈30在線圈14上方，其中如圖15中展示之含有槽之金屬板18放置於InFo線圈30與線圈14之間。根據模擬結果，InFo線圈30與線圈14之間之互感係29.8nH。應注意，此互感小於自圖6獲得之互感(123.6nH)。此指示如圖13中展示之槽容許電磁場通過(雖然具有減小之量值)。進一步比 較圖8、圖10、圖12、圖14及圖16中之結果，觀察到容許金屬板中之介電材料(槽)延伸至金屬板之一邊緣可導致改良之互感，而不容許介電材料(槽)到達邊緣導致降級之互感。
本發明之實施例具有一些有利特徵。藉由在金屬板中形成(若干)槽，電磁場可通過金屬板，且改良InFO線圈與一外部線圈之間之互感。此外，可放大互感，導致無線充電效應之改良。
根據本發明之一些實施例，一種結構包含：一囊封材料；及一線圈，其包含一貫穿導體。貫穿導體在囊封材料中，其中貫穿導體之一頂面與囊封材料之一頂面實質上共面，且貫穿導體之一底面與囊封材料之一底面實質上共面。一金屬板下伏於囊封材料。一槽在金屬板中且填充有一介電材料。槽具有與線圈重疊之一部分。
根據本發明之一些實施例，一種結構包含：一囊封材料；一裝置晶粒，其囊封於囊封材料中；及貫穿導體，其等囊封於囊封材料中。貫穿導體形成電耦合至裝置晶粒之一線圈之部分。結構進一步包含一金屬板，其具有與線圈重疊之一部分，其中金屬板延伸超過線圈之邊緣。一介電材料穿透通過金屬板。介電材料包含一第一長形部分，該第一長形部分具有平行於一第一方向之一第一縱向方向。第一長形部分包含與線圈重疊之一第一部分及未與線圈重疊之一第二部分。介電材料進一步包含一第二長形部分，該第二長形部分具有平行於一第二方向之一第二縱向方向，其中第二方向非平行於第一方向。第二長形部分接合至第一長形部分且與線圈重疊。
根據本發明之一些實施例，一種結構包含：一囊封材料；一裝置晶粒，其囊封於囊封材料中；及貫穿導體，其等囊封於囊封材料中。貫穿導體形成電耦合至裝置晶粒之一線圈之部分。結構進一步包含一金屬板，其具有與線圈重疊之一部分。金屬板延伸超過線圈之邊緣。一介電區域穿透通過金屬板。介電區域包含與線圈重疊之一塊體 部分及連接至塊體部分之一長形部分。長形部分窄於塊體部分。長形部分包含與線圈重疊之一第一部分及延伸超過線圈之一邊緣之一第二部分。
前述概述若干實施例之特徵使得熟習此項技術者可較佳理解本發明之態樣。熟習此項技術者應瞭解，其等可容易使用本發明作為用於設計或修改用於實施相同目的及/或達成本文中引入之實施例之相同優點之其他程序及結構之一基礎。熟習此項技術者亦應意識到此等等效構造不應脫離本發明之精神及範疇且其等可在本文中做出多種改變、取代及更改而不脫離本發明之精神及範疇。
14‧‧‧外部線圈
18‧‧‧含有槽之金屬板
20‧‧‧介電材料/槽
22‧‧‧金屬板
24‧‧‧黏著薄膜
26‧‧‧囊封材料
28‧‧‧裝置晶粒
30‧‧‧整合扇出(InFO)線圈
32‧‧‧貫穿導體
34‧‧‧晶粒附接薄膜(DAF)
36‧‧‧半導體基板
38‧‧‧積體電路裝置
40‧‧‧介電層
42‧‧‧鈍化層
46‧‧‧金屬柱
48‧‧‧介電層
50‧‧‧重佈線
52‧‧‧介電層
54‧‧‧重佈線
56‧‧‧介電層
58‧‧‧電連接器
60‧‧‧鐵氧體材料
62‧‧‧黏著薄膜
100‧‧‧整合扇出(InFO)封裝

Claims (10)

  1. 一種結構，其包括：一囊封材料；一線圈，其包括一貫穿導體，其中該貫穿導體在該囊封材料中，其中該貫穿導體之一頂面與該囊封材料之一頂面實質上共面，且該貫穿導體之一底面與該囊封材料之一底面實質上共面；一金屬板，其下伏於該囊封材料；及一第一槽，其在該金屬板中且填充有一介電材料，其中該第一槽具有與該線圈重疊之一部分。
  2. 如請求項1之結構，其中該第一槽延伸超過該線圈之一邊緣，或者其中該第一槽延伸至該金屬板之一邊緣。
  3. 如請求項1之結構，其中該第一槽係一氣隙，且該結構進一步包括密封該第一槽之一介電薄膜，其中該介電薄膜在該金屬板之與該囊封材料相對之一側上。
  4. 如請求項1之結構，其中該第一槽具有大於該線圈之一各自長度之一長度及小於該線圈之一各自寬度之一寬度。
  5. 如請求項1之結構，其進一步包括垂直於該第一槽且與該第一槽相交之一第二槽，其中該第二槽不延伸超過該線圈之邊緣。
  6. 如請求項1之結構，其中該第一槽包括：一塊體部分，其與該線圈完全重疊；及一元件部分，其連接至該塊體部分，其中該元件部分具有小於該線圈之一各自寬度及該塊體部分之一各自寬度之一寬度，且該元件部分延伸超過該線圈之一各自邊緣。
  7. 一種結構，其包括： 一囊封材料；一裝置晶粒，其囊封於該囊封材料中；貫穿導體，其等囊封於該囊封材料中，其中該等貫穿導體形成電耦合至該裝置晶粒之一線圈之部分；一金屬板，其具有與該線圈重疊之一部分，其中該金屬板延伸超過該線圈之邊緣；及一介電材料，其穿透通過該金屬板，其中該介電材料包括：一第一元件部分，其具有平行於一第一方向之一第一縱向方向，其中該第一元件部分包括：一第一部分，其與該線圈重疊；及一第二部分，其未與該線圈重疊；及一第二元件部分，其具有平行於一第二方向之一第二縱向方向，其中該第二方向非平行於該第一方向，其中該第二元件部分接合至該第一元件部分且與該線圈重疊。
  8. 如請求項7之結構，其中該第一元件部分延伸至該金屬板之一第一邊緣。
  9. 如請求項7之結構，其中該第一元件部分及該第二元件部分之一交叉區域之一整體與該線圈重疊。
  10. 一種結構，其包括：一囊封材料；一裝置晶粒，其囊封於該囊封材料中；貫穿導體，其等囊封於該囊封材料中，其中該等貫穿導體形成電耦合至該裝置晶粒之一線圈之部分；一金屬板，其具有與該線圈重疊之一部分，其中該金屬板延伸超過該線圈之邊緣；及一介電區域，其穿透通過該金屬板，其中該介電區域包括： 一塊體部分，其與該線圈重疊；及一元件部分，其連接至該塊體部分，其中該元件部分窄於該塊體部分，且該元件部分包括與該線圈重疊之一第一部分及延伸超過該線圈之一邊緣之一第二部分。
TW105125582A 2015-12-15 2016-08-11 整合扇出線圈結構 TWI636538B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562267622P 2015-12-15 2015-12-15
US62/267,622 2015-12-15
US15/061,419 2016-03-04
US15/061,419 US10074472B2 (en) 2015-12-15 2016-03-04 InFO coil on metal plate with slot

Publications (2)

Publication Number Publication Date
TW201724407A true TW201724407A (zh) 2017-07-01
TWI636538B TWI636538B (zh) 2018-09-21

Family

ID=59019203

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125582A TWI636538B (zh) 2015-12-15 2016-08-11 整合扇出線圈結構

Country Status (4)

Country Link
US (3) US10074472B2 (zh)
KR (1) KR101831065B1 (zh)
CN (1) CN107017236B (zh)
TW (1) TWI636538B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677926B (zh) * 2017-09-29 2019-11-21 台灣積體電路製造股份有限公司 半導體裝置和其製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203965611U (zh) * 2014-07-31 2014-11-26 西门子(深圳)磁共振有限公司 去耦电感组件、射频接收线圈和磁共振成像装置
US20160072337A1 (en) * 2014-09-04 2016-03-10 Samsung Electro-Mechanics Co., Ltd. Case and apparatus including the same
US10074472B2 (en) * 2015-12-15 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. InFO coil on metal plate with slot
US10097030B2 (en) * 2016-04-29 2018-10-09 Taiwan Semiconductor Manufacturing Co., Ltd Packaged semiconductor devices with wireless charging means
JP6920849B2 (ja) * 2017-03-27 2021-08-18 株式会社荏原製作所 基板処理方法および装置
TWI664649B (zh) * 2017-07-31 2019-07-01 瑞昱半導體股份有限公司 電感裝置
TWI653814B (zh) 2017-12-04 2019-03-11 英屬開曼群島商萬國半導體（開曼）股份有限公司 一種隔離耦合結構、裝置、元件、含隔離耦合結構的芯片及一種印製電路板
CN109872869B (zh) 2017-12-04 2021-12-28 万国半导体(开曼)股份有限公司 一种隔离耦合结构
US10431646B2 (en) * 2018-03-05 2019-10-01 International Business Machines Corporation Electronic devices having spiral conductive structures
CN108808878A (zh) * 2018-06-16 2018-11-13 江苏云之尚节能科技有限公司 一种用于确定互感系数的快速方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788524A (en) * 1987-08-27 1988-11-29 Gte Communication Systems Corporation Thick film material system
JPH0729223A (ja) 1993-07-09 1995-01-31 Canon Inc スタンパの製造方法およびスタンパ裏面研磨装置
TW506045B (en) 2000-08-14 2002-10-11 Megic Corp Method for forming high performance system-on-chip using post passivation process
CN101733696A (zh) 2005-04-19 2010-06-16 株式会社荏原制作所 基板抛光方法及处理方法
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
JP2010050136A (ja) 2008-08-19 2010-03-04 Fujikura Ltd 半導体装置
US7955942B2 (en) 2009-05-18 2011-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame
US9202769B2 (en) 2009-11-25 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming thermal lid for balancing warpage and thermal management
US9985150B2 (en) 2010-04-07 2018-05-29 Shimadzu Corporation Radiation detector and method of manufacturing the same
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
CN102184906B (zh) 2011-03-31 2013-05-08 锐迪科创微电子（北京）有限公司 带有绝缘体填充的阱结构的封装基板及其制造方法
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9673268B2 (en) * 2011-12-29 2017-06-06 Intel Corporation Integrated inductor for integrated circuit devices
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US9343442B2 (en) 2012-09-20 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Passive devices in package-on-package structures and methods for forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8900990B2 (en) * 2012-12-31 2014-12-02 Stmicroelectronics, Inc. System and method of combining damascenes and subtract metal etch for advanced back end of line interconnections
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US10074472B2 (en) * 2015-12-15 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. InFO coil on metal plate with slot

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677926B (zh) * 2017-09-29 2019-11-21 台灣積體電路製造股份有限公司 半導體裝置和其製造方法
US10790244B2 (en) 2017-09-29 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11075176B2 (en) 2017-09-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11848288B2 (en) 2017-09-29 2023-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
CN107017236A (zh) 2017-08-04
US20170171979A1 (en) 2017-06-15
US20190006085A1 (en) 2019-01-03
KR20170071406A (ko) 2017-06-23
US10074472B2 (en) 2018-09-11
CN107017236B (zh) 2019-10-25
US20210057144A1 (en) 2021-02-25
KR101831065B1 (ko) 2018-02-21
US10847304B2 (en) 2020-11-24
TWI636538B (zh) 2018-09-21
US11600431B2 (en) 2023-03-07

Similar Documents

Publication Publication Date Title
TWI636538B (zh) 整合扇出線圈結構
US11177217B2 (en) Direct bonded heterogeneous integration packaging structures
US20240014151A1 (en) Package structure and manufacturing method thereof
EP3091571B1 (en) Fan-out package structure including a conductive shielding layer
US7687899B1 (en) Dual laminate package structure with embedded elements
US20170040266A1 (en) Fan-out package structure including antenna
TW201903994A (zh) 半導體封裝
US9984900B2 (en) Semiconductor device including at least one element
US8426947B2 (en) Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
US10332844B2 (en) Manufacturing method of package structure
JP2003124433A (ja) マルチチップパッケージ
JP2009044110A (ja) 半導体装置及びその製造方法
KR102506698B1 (ko) 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
TW201813041A (zh) 半導體封裝結構
CN107240761B (zh) 电子封装件
TW201901914A (zh) 電子封裝件及其製法
US8450152B2 (en) Double-side exposed semiconductor device and its manufacturing method
EP3171403A2 (en) Fan-out package structure including antenna
EP3182449A1 (en) Semiconductor package
US11081419B2 (en) Semiconductor package and a method of manufacturing the same
US11121065B2 (en) Semiconductor packaging structure with antenna assembly
KR20210062131A (ko) 반도체 패키지 및 그 제조 방법
US20080116587A1 (en) Conductor polymer composite carrier with isoproperty conductive columns
US11837517B2 (en) Packaged semiconductor devices with wireless charging means
JP2012043888A (ja) 半導体装置および半導体装置の製造方法