CN106986298A - 半导体装置封装及其制造方法 - Google Patents

半导体装置封装及其制造方法 Download PDF

Info

Publication number
CN106986298A
CN106986298A CN201610969440.7A CN201610969440A CN106986298A CN 106986298 A CN106986298 A CN 106986298A CN 201610969440 A CN201610969440 A CN 201610969440A CN 106986298 A CN106986298 A CN 106986298A
Authority
CN
China
Prior art keywords
basal substrate
madial wall
lid
semiconductor device
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610969440.7A
Other languages
English (en)
Other versions
CN106986298B (zh
Inventor
黄敬涵
詹勋伟
蔡育轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201910446154.6A priority Critical patent/CN110228786B/zh
Publication of CN106986298A publication Critical patent/CN106986298A/zh
Application granted granted Critical
Publication of CN106986298B publication Critical patent/CN106986298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0067—Packages or encapsulation for controlling the passage of optical signals through the package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00317—Packaging optical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0292—Sensors not provided for in B81B2201/0207 - B81B2201/0285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

一种半导体装置封装包括一载体、安置于该载体上或内之一传感器组件、一盖体及一滤光器。该盖体包括一基底基板及一周边障壁。该基底基板包括一内侧壁。该基底基板之该内侧壁界定自该基底基板之顶面延伸至该基底基板之底面的一穿孔；该基底基板之该内侧壁之至少一部分为倾斜的。该周边障壁耦接至该基底基板之该底面，且接触该载体之顶面。该滤光器安置于该基底基板之该顶面上，且覆盖该穿孔。

Description

半导体装置封装及其制造方法
技术领域
本发明系关于一种半导体装置封装及一种制造该半导体装置封装之方法，且更特定言之，系关于一种具有微机电系统(MEMS)装置之半导体装置封装及其制造方法。
先前技术
对MEMS装置(诸如，MEMS晶粒)之封装要求相较于传统IC封装要求可复杂得多。包括MEMS装置之光学传感器封装借助于实例来描述。光学传感器封装应包括一孔径，以侦测透射光，且同时减少不欲之寄生光。寄生光指可对光学传感器造成干扰之任何入射光。允许特定波长范围内之光传递通过孔隙的MEMS晶粒，可被置放在光学传感器封装上或内并邻近于该孔径，诸如于该MEMS装置之盖子之外表面上或盖子之内表面上。
当MEMS晶粒藉由诸如取放(pick and place)方式而置放于盖子之内表面上时，孔径与盖子侧壁之间需要大的相对距离，以避免在置放期间发生碰撞。或者，可使用特殊设备进行置放，但此特殊设备增加制造时间及成本。
另外，不欲之寄生光可能经由用以将MEMS晶粒黏附至盖子之黏接剂进入封装。为了增强传感器之敏感度，需要减少传感器所侦测到的寄生光。
发明内容
在一实施例中，一种半导体装置封装包括一载体、安置于该载体上或内之一传感器组件、一盖体及一滤光器。该盖体包括一基底基板及一周边障壁。该基底基板包括一内侧壁。该基底基板之该内侧壁界定自该基底基板之顶面延伸至该基底基板之底面的一穿孔；该基底基板之该内侧壁之至少一部分倾斜。该周边障壁耦接至该基底基板之该底面，且安置于该载体之顶面上。该滤光器安置于该基底基板之该顶面上，且覆盖该穿孔。
在一实施例中，一种制造一半导体装置封装之方法包括：提供一载体，该载体具有安置于其上之传感器组件；及将一盖体附接至该载体，该盖体包括界定一穿孔之一基底基板，该盖体进一步包括一周边障壁。该盖体定位于该载体上，使得该盖体之该周边障壁接触该载体之一顶面。该方法进一步包括将一滤光器附接至该盖体之该基底基板之一顶面，使得该滤光器覆盖该穿孔。
图式简单说明
图1说明根据本发明之实施态样的半导体装置封装之横截面图。
图2A说明不欲寄生光之反射。
图2B说明根据本发明之实施态样所减少的不欲寄生光的反射。
图3说明根据本发明之实施态样的半导体装置封装之横截面图。
图4说明根据本发明之实施态样的半导体装置封装之横截面图。
图5A、图5B及图5C说明制造根据图3所示之实施态样之半导体装置封装的方法。
图6A、图6B及图6C说明制造根据图4所示之实施态样之半导体装置封装的方法。
图式及本文中使用共同的参考编号来指示相同或类似组件。本发明由以下详细描述结合随附图式而更为清楚。
实施方式
本发明描述适合于在不需要一或多个特殊设备之情况下制造较小传感器装置封装之技术。对于光学传感器之实施态样而言，所得传感器装置封装可减少传感器所侦测到的寄生光，因此可增强传感器的敏感度。
图1说明根据本发明之实施态样的半导体装置封装100之横截面图。半导体装置封装100包括载体10、传感器组件11、盖体12及滤光器13。
在一或多个实施态样中，载体10为包括晶粒垫及引线之预模制引线框。在一或多个实施态样中，该引线框为或包括铜或铜合金。在其他实施态样中，引线框包括以下各者中之一者或其组合：铁、铁合金、镍、镍合金，或另一金属或金属合金。在一或多个实施态样中，引线框涂布有银或铜层。
在一或多个实施态样中，载体10为基板。基板为，例如，印刷电路板(PCB)，诸如紙基铜箔层合物、复合铜箔层合物或经聚合物浸渍之玻璃纤维基底的铜箔层合物。基板可包括核心层，该核心层由双马来酰亚胺-三嗪(bismaleimide-triazine,BT)树脂或由玻璃加固之环氧树脂复合物(例如，FR-4复合物)制成。
在一或多个实施态样中，载体10为半导体晶粒。半导体晶粒可为，例如特殊应用集成电路(ASIC)晶粒。
在图1中所说明之实施态样中，传感器组件11，如红外线传感器，系安置于载体10之顶面10a上，以感测或侦测通过滤光器13传递之光。在另一实施态样中，传感器组件11安置于载体10内。传感器组件11电连接(如，藉由线接合或覆晶接合)至另一装置，诸如如图1所示电连接至处理器14或诸如连接至载体10之电极(图中未示)或其他电子装置。
盖体12安置于载体10之顶面10a上。盖体12包括基底基板121及周边障壁122。周边障壁122耦接至基底基板121之底面121b，且接触载体10之顶面10a。周边障壁122可与盖体12之基底基板121一体成形，或可作为独立于盖体12之组件。盖体12及载体10一起界定一空间以容纳并保护传感器组件11。
盖体12之基底基板121具有内侧壁121s。基底基板121之内侧壁121s界定自基底基板121之顶面121a延伸至基底基板121之底面121b的穿孔123。
在一或多个实施态样中，盖体12为或包括塑料。举例而言，盖体12可包括液晶聚合物、环氧树脂、聚邻苯二甲酰胺(PPA)树脂或其组合。在此等实施态样中，盖体12之基底基板121之内侧壁121s、顶面121a及/或底面121b可涂布反射材料，以供光反射并防止外部光经由盖体12进入半导体装置封装100。在一或多个实施态样中，反射材料为金属涂层；在其他实施态样中，反射材料为另一材料。
在其他实施态样中，盖体12为或包括用于光反射且防止外部光经由盖体12进入半导体装置封装100之金属。
用于盖体12或用于涂布于盖体12上之金属反射材料之金属可为不锈钢、铝(Al)、金(Au)、银(Ag)、铜(Cu)、镍(Ni)或其他金属，或可为具有层状结构之金属复合物，诸如，不锈钢/Ni/Au、Ni/Ag、Ni/Au、不锈钢/Cu/不锈钢及类似者。
滤光器13安置于基底基板121之顶面121a上且覆盖穿孔123。在一或多个实施态样中，取决于半导体装置封装100之所欲应用，滤光器13可经选择以允许在特定波长范围内之光通过。在一些实施态样中，传感器11为红外线传感器，且滤光器13允许红外线(例如，近红外线、中红外线或远红外线)通过，且可阻断具有其他波长之光。在一或多个实施态样中，滤光器13允许具有约5μm或以上之波长的红外线通过。
滤光器13可由合适材料制成，例如硅。
滤光器13可藉由，例如取放机(pick and place machine)而施放至基底基板121之顶面121a上，且因此，滤光器13(及周边障壁122)在置放期间不会遭受损害，如将滤光器13施放至基底基板121之底面121b上之状况一般。因此，孔径与内侧壁之间的距离可减小，而无需与置放技术相配合。
黏接剂(图中未示)可用以将滤光器13黏附至盖体12。
为了减少或最小化进入封装100的不欲寄生光(诸如自滤光器13之边缘经由黏接剂进入之光或不欲之非正入射光(如下文所描述))，使基底基板121之内侧壁121s成角度，如图1中所示。此方法之益处于图2A及图2B中讨论。
在一些实施态样中，传感器组件11划分成若干个感测区域，接收来自外部对象之对应区域之光，以识别外部对象之位置或形状。在此等实施态样中，期望大多数所接收光为正入射光(亦即，实质上垂直于传感器组件11之接收区域)，此系因非正入射光可引起传感器组件11之错误判断。非正入射光之一实例为来自外部对象左侧之光由位于传感器组件11右侧之感测区域所接收。
图2A说明在内侧壁121s1设置为垂直于基底基板121之顶面121a的情况下，不欲寄生光如何影响传感器组件11之敏感度。如图2A所示，不欲寄生光自封装100之右侧进入且在经由内侧壁121s1反射之后由传感器组件11接收，藉此减小传感器组件11之敏感度。
根据本发明，为了减少不欲寄生光，如图1所示，内侧壁121s以一角度(如图1所示之θ)倾斜。该角度小于约90度。
图2B展示对于图1之半导体装置封装100，由以一角度(如图2B所示之θ)倾斜之内侧壁121s产生之不欲寄生光反射。倾斜的内侧壁121s改变了反射光的路径，使得反射光被导向远离传感器组件11之方向。图2B中之传感器组件11相较于图2A中之传感器组件11接收更少不欲寄生光，且因此具有改良之敏感度。
可鉴于以下因素中之一或多者来调整或优化倾斜角度(θ)：内侧壁121s与最接近之传感器组件11之侧面11s间的距离、基底基板121之底面121b与传感器组件11之顶面11a之间的距离，及穿孔123之大小。在一或多个实施态样中，基底基板121之内侧壁121s相对于基底基板121之顶面121a以在约10°至小于约90°之间的角度(θ)倾斜，诸如约15°至约80°、约20°至约70°、约25°至约65°、约30°至约60°、约35°至约55°或约40°至约50°。在一或多个实施态样(例如，如图1所示)中，基底基板121之内侧壁121s相对于基底基板121之顶面以约45°的角度倾斜，诸如约42°至约48°。
在一或多个实施态样(例如，如图1所示)中，基底基板121之内侧壁121s之全部为倾斜的。在其他实施态样中，内侧壁121s之一部分以一角度倾斜，且一部分不倾斜。
图3说明根据本发明之实施态样的半导体装置封装300之横截面图。半导体装置封装300类似于图1所说明及描述的半导体装置封装100，除内侧壁121s'之一部分系实质上垂直于基底基板121之顶面121a且内侧壁121s'之一部分系倾斜以外。在图3之实施态样中，基底基板121之内侧壁121s'具有垂直部分s1及倾斜部分s2。
倾斜部分s2相对于基底基板121之顶面121a以约10°至小于约90°之间的角度(θ)倾斜，诸如约15°至约80°、约20°至约70°、约25°至约65°、约30°至约60°、约35°至约55°或约40°至约50°。在一或多个实施态样(例如，如图3所示)中，内侧壁121s'之倾斜部分s2相对于基底基板121之顶面以约45°的角度倾斜，诸如约42°至约48°。倾斜部分s2可改变不欲寄生光之路径，且减少由传感器组件11所接收到之不欲寄生性光的量。
垂直部分s1及倾斜部分s2(如图3所示)之组合可避免内侧壁121s与顶面121a之间的尖锐边缘，尖锐边缘可能发生在基底基板121之内侧壁121s全部为倾斜之实施态样(例如，如图1所示)中。此尖锐边缘在处理或制造期间可能较易断裂。为了进一步减小基底基板121边缘处断裂之潜在可能，可将边缘中之数个边缘修圆。举例而言，以下边缘中之一或多者可经修圆：内侧壁121s或121s'与顶面121a之间的边缘；垂直部分s1与倾斜部分s2之间的边缘；或倾斜部分s2与底面121b之间的边缘。
图4说明根据本发明之实施态样的半导体装置封装400之横截面图。半导体装置封装400类似于图1所描述之半导体装置封装100，其具有如图3所描述之盖体12，盖体12包括具有垂直部分s1及倾斜部分s2之内侧壁121s'，除了盖体12进一步包括一环绕滤光器13之部分以外。
盖体12包括基底基板121、周边障壁122及自基底基板121之顶面121a突出的部分124。突出部分124可与盖体12之基底基板121一体成形，或可作为独立于盖体12之组件。另外，如上文关于图1所描述，周边障壁122可与盖体12之基底基板121一体成形，或可作为独立于盖体12之组件。因此，盖体12可包括一个、两个或三个组件(例如，一个一体式组件121/122/124；一个一体式组件121/122及一个独立组件124；一个一体式组件121/124及一个独立组件122；或三个独立组件121、122、124)。
如关于图1所描述，盖体12之基底基板121界定自基底基板121之顶面121a延伸至基底基板121之底面121b的穿孔123。具体言之，在图4中所示之实施态样中，穿孔123由基底基板121之内侧壁121s'界定。
盖体12之突出部分124具有内侧壁124s，其界定一空间以容纳滤光器13；因此，可使滤光器更易对准。
在一或多个实施态样中，突出部分124之内侧壁124s实质上垂直于基底基板121之顶面121a。在其他实施态样中，突出部分124之内侧壁124s系倾斜。举例而言，内侧壁124s可相对于基底基板121之顶面121a以约10°至小于约90°之间的角度(α)倾斜，诸如约15°至约80°、约20°至约70°、约25°至约65°、约30°至约60°、约35°至约55°或约40°至约50°。在一或多个实施态样中，突出部分124之内侧壁124s相对于基底基板121之顶面121a以约45°之角度倾斜，诸如约42°至约48°。倾斜内侧壁124s可减少在滤光器13之置放期间滤光器13与突出部分124之间的碰撞。
由突出部分124之内侧壁124s所界定之该空间的一部分系经由黏接剂15填充，该黏接剂将滤光器13黏附至基底基板121之顶面121a，且将滤光器13贴附于该空间中。黏接剂15可为任何合适黏接剂。在一实施态样中，黏接剂为导电黏接剂。在一实施态样中，黏接剂包含黏合剂树脂及导电填充剂。举例而言，黏合剂树脂可为环氧树脂、聚酰亚胺、聚丙烯酸酯、聚氨脂或硅酮树脂，且导电填充剂可为碳黑、金属(例如，金、银、铜、铝、锌、铁或镍)、涂布有金属之粒子、导电化合物或其组合。在一个实施态样中，黏接剂包括选自以下之导电填充剂：碳黑、金属粒子、涂布有金属之粒子及其组合。黏接剂可经选择以将进入封装400的不欲寄生光最小化。
如关于图1所描述，盖体12可为塑料或金属，且盖体12可涂布有反射材料。细节可参照关于图1之描述。如亦关于图1及图3所描述，盖体12之基底基板121可分别具有倾斜内侧壁121s或包括倾斜部分s2之内侧壁121s'。细节可参照图1及图3之各别描述。倾斜内侧壁121s或内侧壁121s'之倾斜部分s2可改变不欲寄生光的路径且减少由传感器组件11接收到之不欲寄生光的量。如所提及，滤光器13藉由黏接剂15而附接至基底基板121之顶面121a，该黏接剂15填充由突出部分124之内侧壁124s所定义之空间的一部分中；且滤光器13覆盖穿孔123。相比于图1及图3中所示之实施态样，突出部分124及填充于由突出部分124之内侧壁124s所界定之空间中的黏接剂15不仅可固定滤光器13之位置，而且可保护滤光器13不受损害。
如关于图1所描述，在一或多个实施态样中，取决于半导体装置封装400之所欲应用，滤光器13可经选择以允许特定波长范围内之光通过。在一或多个实施态样中，传感器11为红外线传感器，且滤光器13允许红外线(例如，近红外线、中红外线或远红外线)通过且可阻断具有其他波长之光。
本发明之半导体装置封装(例如，如图1、图3及图4中所示)可应用至各种MEMS装置，诸如用于红外线摄影机、热电堆、手势传感器或近接传感器之MEMS装置。归因于界定穿孔123之内侧壁(例如，121s或121s')之设计，本发明中所描述之技术可增强传感器之敏感度。
图5A至图5C说明制造根据图3中所示之实施态样之半导体装置封装300的方法。在图5A中，提供载体10，该载体具有安置于其上或其中之传感器组件11。在图5B中，盖体12附接至该载体。盖体12包括界定穿孔123之基底基板121，且进一步包括周边障壁122。盖体12经设置使得周边障壁122接触该载体之顶面10a。在图5C中，滤光器13(例如)藉由黏接剂附接至基底基板121之顶面121a，且覆盖穿孔123。
根据图1中所示之实施态样的半导体装置封装100可以类似于图5A至图5C中针对半导体装置封装300所描述之方式来制造。
图6A至图6C说明制造根据图4中所示之实施态样之半导体装置封装400的方法。在图6A中，提供载体10，该载体具有安置于其上或其中之传感器组件11。在图6B中，盖体12附接至该载体10。盖体12包括界定穿孔123之基底基板121、周边障壁122，及自基底基板121之顶面121a突出的一部分124。该盖体12经设置使得周边障壁122接触该载体10之顶面10a。在图6C中，黏接剂15施加至至由盖体12之突出部分124之内侧壁124s所界定之空间中，且滤光器13置放于基底基板121之顶面121a上以覆盖穿孔123，滤光器13由黏接剂15黏附至基底基板121之顶面121a。如图6C(及图4)中可看出，突出部分124之内侧壁124s系自内侧壁121s'回缩，从而在基底基板121之顶面121a上留下陆棚区域(shelf area)，供涂覆黏接剂15。藉由此技术，可更好地控制黏接剂之置放。
根据本发明之半导体装置封装可使用现有设备来制备，且其制造方式为具成本效益的。举例而言，盖体12可诸如藉由模制(例如，射出模制)来预成型；且滤光器13可诸如藉由半导体封装厂中现有之取放机而置放至盖体12之基底基板121之顶面121a，且在此置放期间可避免损害滤光器13。
本发明中所描述之技术可改良传感器之敏感度。
如本文所使用，术语「实质上」及「约」用以指明小变化。举例而言，当结合数值使用时，该等术语可指小于或等于彼数值之±10％的变化范围，诸如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或者小于或等于±0.05％之变化范围。当结合事件或情况使用时，术语「实质上」及「约」可指该事件或情况之精确发生之例，以及该事件或情况大致接近地发生之例项。举例而言，「实质上垂直」可指90°之变化范围小于或等于±10％，诸如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或者小于或等于±0.05％。
另外，有时在本文中数量、比率及其他数值系以范围之形式呈现。可理解，此类范围形式为了便利及简洁起见而使用，且应被灵活地理解为不仅包括明确地指定为范围限值之数值，而且包括涵盖于该范围内之所有个别数值或子范围，如同每一数值及子范围已明确地指定般。
虽然已参考本发明之特定实施态样描述并说明了本发明，但此等描述及说明并不限制本发明。熟习此项技术者可清楚地理解，可进行各种改变，且可在实施态样内取代等效组件而不脱离如由所附申请专利范围所界定之发明之真实精神及范畴。说明可不必按比例绘制。基于制造程序中之变量等等，本发明之技艺演译与实际装置之间可能存在差别。可能存在其他并未具体说明之本发明之实施态样。本说明书及图式应视为说明性而非限制性的。可作出修改，以使特定情形、材料、物质组成、方法或程序适于本发明之目标、精神及范畴。所有该等修改均在此处随附之申请专利范围之范畴内。尽管本文中所揭示之方法系以按特定次序执行之特定操作进行描述，但可理解的是，在不脱离本发明之教示的情况下组合、再分或重新定序此等操作以形成等效方法。因此，除非在本文中具体指示，否则操作之次序及分组并非本发明之限制。
符号说明
10 载体
10a 顶面
11 传感器组件
11a 顶面
11s 最接近之侧面
12 盖体
13 滤光器
14 处理器
15 黏接剂
100 半导体装置封装
121 基底基板
121a 顶面
121b 底面
121s 内侧壁
121s' 内侧壁
121s1 内侧壁
122 周边障壁
123 穿孔
124 突出部分
124s 内侧壁
300 半导体装置封装
400 半导体装置封装
s1 垂直部分
s2 倾斜部分

Claims (20)

1.一种半导体装置封装，其包含：
一载体；
一安置于该载体上或内之传感器组件；及
一盖体，其包含：
一基底基板，其包含一内侧壁，该内侧壁界定自该基底基板之顶面延伸至该基底基板之底面之一穿孔；及
一周边障壁，其耦接至该基底基板之该底面，且安置于该载体之顶面上；及
一滤光器，其安置于该基底基板之该顶面上，且覆盖该穿孔；
其中该基底基板之该内侧壁的至少一部分为倾斜的。
2.如请求项1之半导体装置封装，其中该基底基板之该内侧壁之该至少一部分相对于该基底基板之该顶面以在约10°至小于约90°之间的角度倾斜。
3.如请求项1之半导体装置封装，其中该基底基板之该内侧壁之该至少一部分相对于该基底基板之该顶面以在约30°至约60°之间的角度倾斜。
4.如请求项1之半导体装置封装，其中该基底基板之该内侧壁之该至少一部分相对于该基底基板之该顶面以在约40°至约50°之间的角度倾斜。
5.如请求项1之半导体装置封装，其中该基底基板之该内侧壁之上部分实质上垂直于该基底基板之该顶面，且该基底基板之该内侧壁的下部分为倾斜。
6.如请求项1之半导体装置封装，其中该基底基板之的整个内侧壁为倾斜的。
7.如请求项1之半导体装置封装，其中该盖体进一步包含自该基底基板之该顶面突出之一部分，且该盖体之该突出部分包含一内侧壁，该内侧壁界定一空间以容纳该滤光器。
8.如请求项7之半导体装置封装，进一步包含一黏接剂，该黏接剂填充于由该盖体之该突出部分之内侧壁所界定之空间中。
9.如请求项8之半导体装置封装，其中该黏接剂包含选自以下之导电填充剂：碳黑、金属粒子、涂布有金属之粒子或其组合。
10.如请求项7之半导体装置封装，其中该突出部分之内侧壁为倾斜的。
11.如请求项10之半导体装置封装，其中该突出部分之内侧壁相对于该基底基板之该顶面以在约10°至小于约90°之间的角度倾斜。
12.如请求项10之半导体装置封装，其中该突出部分之该内侧壁相对于该基底基板之该顶面以在约30°至约60°之间的角度倾斜。
13.如请求项10之半导体装置封装，其中该突出部分之该内侧壁相对于该基底基板之该顶面以在约40°至约50°之间的角度倾斜。
14.如请求项1之半导体装置封装，其中该盖体之该基底基板之内侧壁与该盖体之该基底基板之底面及顶面两者中的至少一者为光反射表面。
15.如请求项14之半导体装置封装，其中该盖体为塑料盖体，且该等光反射表面涂布有反射材料。
16.如请求项14之半导体装置封装，其中该盖体为金属盖体。
17.一种制造半导体装置封装之方法，其包含：
提供一载体，该载体具有安置于其上之一传感器组件；
将一盖体附接至该载体，该盖体包括界定一穿孔之一基底基板，该盖体进一步包括一周边障壁，其中该盖体放置于该载体上，使得该盖体之周边障壁安置于该载体之顶面上；及
将一滤光器附接至该盖体之该基底基板之顶面，使得该滤光器覆盖该穿孔。
18.如请求项17之方法，其中该滤光器藉由一黏接剂附接至该基底基板之该顶面。
19.如请求项17之方法，其中该盖体进一步包含自该基底基板之该顶面突出之一部分，且该盖体之该突出部分包含一内侧壁，该内侧壁界定一空间以容纳该滤光器。
20.如请求项19之方法，其中该滤光器藉由填充于该空间中之一黏接剂而附接至该基底基板之该顶面。
CN201610969440.7A 2015-10-27 2016-10-27 半导体装置封装及其制造方法 Active CN106986298B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910446154.6A CN110228786B (zh) 2015-10-27 2016-10-27 半导体装置封装及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/923,602 US9850124B2 (en) 2015-10-27 2015-10-27 Semiconductor device package for reducing parasitic light and method of manufacturing the same
US14/923,602 2015-10-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910446154.6A Division CN110228786B (zh) 2015-10-27 2016-10-27 半导体装置封装及其制造方法

Publications (2)

Publication Number Publication Date
CN106986298A true CN106986298A (zh) 2017-07-28
CN106986298B CN106986298B (zh) 2019-06-21

Family

ID=58561865

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910446154.6A Active CN110228786B (zh) 2015-10-27 2016-10-27 半导体装置封装及其制造方法
CN201610969440.7A Active CN106986298B (zh) 2015-10-27 2016-10-27 半导体装置封装及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910446154.6A Active CN110228786B (zh) 2015-10-27 2016-10-27 半导体装置封装及其制造方法

Country Status (3)

Country Link
US (3) US9850124B2 (zh)
CN (2) CN110228786B (zh)
TW (1) TWI649859B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110779563A (zh) * 2018-07-26 2020-02-11 日月光半导体制造股份有限公司 光学设备
CN112105580A (zh) * 2018-05-09 2020-12-18 罗伯特·博世有限公司 用于具有倾斜的光学窗的微机械设备的制造方法和相应的微机械设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6398806B2 (ja) * 2015-03-12 2018-10-03 オムロン株式会社 センサパッケージ
JP6398810B2 (ja) * 2015-03-12 2018-10-03 オムロン株式会社 内部温度測定装置及び温度差測定モジュール
JP6398808B2 (ja) * 2015-03-12 2018-10-03 オムロン株式会社 内部温度測定装置及びセンサパッケージ
TWI699005B (zh) * 2016-11-02 2020-07-11 原相科技股份有限公司 光學元件封裝結構
FR3075465B1 (fr) 2017-12-15 2020-03-27 Stmicroelectronics (Grenoble 2) Sas Couvercle de boitier de circuit electronique
FR3075466B1 (fr) * 2017-12-15 2020-05-29 Stmicroelectronics (Grenoble 2) Sas Couvercle de boitier de circuit electronique
CN111198424A (zh) * 2018-11-16 2020-05-26 三营超精密光电(晋城)有限公司 垫圈及采用该垫圈的镜头
US11515220B2 (en) * 2019-12-04 2022-11-29 Advanced Semiconductor Engineering, Inc. Semiconductor package structures and methods of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1587024A (zh) * 2004-09-17 2005-03-02 中国科学院上海微系统与信息技术研究所 用掩膜和无掩膜技术一次成型原子力显微镜探针和悬臂梁
US7285834B2 (en) * 2001-08-24 2007-10-23 Schott Ag Process for producing microelectromechanical components and a housed microelectromechanical component
US20130181310A1 (en) * 2012-01-12 2013-07-18 Samsung Electronics Co., Ltd. Semiconductor apparatus and image sensor package using the same
CN203259470U (zh) * 2013-05-16 2013-10-30 江苏物联网研究发展中心 单片集成式微型红外气体传感器
CN104871042A (zh) * 2012-12-21 2015-08-26 皮克斯特隆尼斯有限公司 用于显示设备的干涉式光吸收结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5458716A (en) * 1994-05-25 1995-10-17 Texas Instruments Incorporated Methods for manufacturing a thermally enhanced molded cavity package having a parallel lid
US6953891B2 (en) * 2003-09-16 2005-10-11 Micron Technology, Inc. Moisture-resistant electronic device package and methods of assembly
JP4365743B2 (ja) * 2004-07-27 2009-11-18 富士通マイクロエレクトロニクス株式会社 撮像装置
TW200723551A (en) * 2005-12-02 2007-06-16 Altus Technology Inc Image sensor chip package
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
US20080197435A1 (en) * 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Wafer level image sensor package with die receiving cavity and method of making the same
KR100966338B1 (ko) * 2008-07-28 2010-06-28 삼성전기주식회사 웨이퍼 레벨 패키지를 이용한 카메라 모듈
US7813043B2 (en) * 2008-08-15 2010-10-12 Ether Precision, Inc. Lens assembly and method of manufacture
TWM362434U (en) * 2009-02-27 2009-08-01 Asia Optical Co Inc Image sensing module
KR20110092188A (ko) 2010-02-08 2011-08-17 이종호 지문 통장
KR20140028700A (ko) * 2012-08-30 2014-03-10 삼성전자주식회사 반도체 패키지
US8999757B2 (en) 2013-03-04 2015-04-07 Unisem (M) Berhad Top port MEMS cavity package and method of manufacture thereof
JP2015099262A (ja) 2013-11-19 2015-05-28 ソニー株式会社 固体撮像装置およびカメラモジュール、並びに電子機器
WO2015119858A1 (en) * 2014-02-05 2015-08-13 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7285834B2 (en) * 2001-08-24 2007-10-23 Schott Ag Process for producing microelectromechanical components and a housed microelectromechanical component
CN1587024A (zh) * 2004-09-17 2005-03-02 中国科学院上海微系统与信息技术研究所 用掩膜和无掩膜技术一次成型原子力显微镜探针和悬臂梁
US20130181310A1 (en) * 2012-01-12 2013-07-18 Samsung Electronics Co., Ltd. Semiconductor apparatus and image sensor package using the same
CN104871042A (zh) * 2012-12-21 2015-08-26 皮克斯特隆尼斯有限公司 用于显示设备的干涉式光吸收结构
CN203259470U (zh) * 2013-05-16 2013-10-30 江苏物联网研究发展中心 单片集成式微型红外气体传感器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112105580A (zh) * 2018-05-09 2020-12-18 罗伯特·博世有限公司 用于具有倾斜的光学窗的微机械设备的制造方法和相应的微机械设备
TWI825093B (zh) * 2018-05-09 2023-12-11 德商羅伯特博斯奇股份有限公司 具有傾斜光學窗的微機械裝置的製造方法及對應的微機械裝置
CN112105580B (zh) * 2018-05-09 2024-04-16 罗伯特·博世有限公司 用于具有倾斜的光学窗的微机械设备的制造方法和相应的微机械设备
CN110779563A (zh) * 2018-07-26 2020-02-11 日月光半导体制造股份有限公司 光学设备

Also Published As

Publication number Publication date
US20200140262A1 (en) 2020-05-07
CN110228786A (zh) 2019-09-13
US20170113922A1 (en) 2017-04-27
TWI649859B (zh) 2019-02-01
CN110228786B (zh) 2023-09-19
US10526200B2 (en) 2020-01-07
TW201715710A (zh) 2017-05-01
CN106986298B (zh) 2019-06-21
US20180072563A1 (en) 2018-03-15
US9850124B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
CN106986298B (zh) 半导体装置封装及其制造方法
US10884551B2 (en) Integrated gesture sensor module
US6757181B1 (en) Molded shield structures and method for their fabrication
US8378466B2 (en) Wafer-level semiconductor device packages with electromagnetic interference shielding
CN105990318B (zh) 半导体装置封装和其制造方法
US8138584B2 (en) Method of forming a semiconductor package and structure thereof
US8093690B2 (en) Chip package and manufacturing method thereof
US7030469B2 (en) Method of forming a semiconductor package and structure thereof
EP2342747B1 (en) Integrated sensor including sensing and processing die mounted on opposite sides of package substrate
US20100207257A1 (en) Semiconductor package and manufacturing method thereof
US20230197769A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US8050467B2 (en) Package, packaging method and substrate thereof for sliding type thin fingerprint sensor
CN108962845A (zh) 集成电路封装、其制造方法和包括所述封装的可穿戴设备
US9040335B2 (en) Side vented pressure sensor device
US9824979B2 (en) Electronic package having electromagnetic interference shielding and associated method
US20150270206A1 (en) Pressure sensor device with through silicon via
CN109196657A (zh) 光学模块、模块及其制造方法
US20150054099A1 (en) Pressure sensor device and assembly method
US20100096711A1 (en) Microelectromechanical system microphone package
CN108328564B (zh) 半导体封装装置
CN105633062B (zh) 包括堆叠的芯片的电子器件
CN110294452A (zh) 半导体装置封装及制造其的方法
US20190181095A1 (en) Emi shielding for discrete integrated circuit packages
US20130134565A1 (en) System-in-package module and method of fabricating the same
CN106409784A (zh) 一种指纹识别模块及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant