TW201715710A - 半導體裝置封裝及其製造方法 - Google Patents

半導體裝置封裝及其製造方法 Download PDF

Info

Publication number
TW201715710A
TW201715710A TW105134860A TW105134860A TW201715710A TW 201715710 A TW201715710 A TW 201715710A TW 105134860 A TW105134860 A TW 105134860A TW 105134860 A TW105134860 A TW 105134860A TW 201715710 A TW201715710 A TW 201715710A
Authority
TW
Taiwan
Prior art keywords
base substrate
cover
semiconductor device
top surface
device package
Prior art date
Application number
TW105134860A
Other languages
English (en)
Other versions
TWI649859B (zh
Inventor
黃敬涵
詹勳偉
蔡育軒
Original Assignee
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股份有限公司 filed Critical 日月光半導體製造股份有限公司
Publication of TW201715710A publication Critical patent/TW201715710A/zh
Application granted granted Critical
Publication of TWI649859B publication Critical patent/TWI649859B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0067—Packages or encapsulation for controlling the passage of optical signals through the package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00317—Packaging optical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0292—Sensors not provided for in B81B2201/0207 - B81B2201/0285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Micromachines (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Light Receiving Elements (AREA)

Abstract

一種半導體裝置封裝包括一載體、安置於該載體上或內之一感測器元件、一蓋體及一濾光器。該蓋體包括一基底基板及一周邊障壁。該基底基板包括一內側壁。該基底基板之該內側壁界定自該基底基板之頂面延伸至該基底基板之底面的一穿孔；該基底基板之該內側壁之至少一部分為傾斜的。該周邊障壁耦接至該基底基板之該底面，且接觸該載體之頂面。該濾光器安置於該基底基板之該頂面上，且覆蓋該穿孔。

Description

半導體裝置封裝及其製造方法
本發明係關於一種半導體裝置封裝及一種製造該半導體裝置封裝之方法，且更特定言之，係關於一種具有微機電系統(MEMS)裝置之半導體裝置封裝及其製造方法。
對MEMS裝置(諸如，MEMS晶粒)之封裝要求相較於傳統IC封裝要求可複雜得多。包括MEMS裝置之光學感測器封裝借助於實例來描述。光學感測器封裝應包括一孔徑，以偵測透射光，且同時減少不欲之寄生光。寄生光指可對光學感測器造成干擾之任何入射光。允許特定波長範圍內之光傳遞通過孔隙的MEMS晶粒，可被置放在光學感測器封裝上或內並鄰近於該孔徑，諸如於該MEMS裝置之蓋子之外表面上或蓋子之內表面上。 當MEMS晶粒藉由諸如取放(pick and place)方式而置放於蓋子之內表面上時，孔徑與蓋子側壁之間需要大的相對距離，以避免在置放期間發生碰撞。或者，可使用特殊設備進行置放，但此特殊設備增加製造時間及成本。 另外，不欲之寄生光可能經由用以將MEMS晶粒黏附至蓋子之黏接劑進入封裝。為了增強感測器之敏感度，需要減少感測器所偵測到的寄生光。
在一實施例中，一種半導體裝置封裝包括一載體、安置於該載體上或內之一感測器元件、一蓋體及一濾光器。該蓋體包括一基底基板及一周邊障壁。該基底基板包括一內側壁。該基底基板之該內側壁界定自該基底基板之頂面延伸至該基底基板之底面的一穿孔；該基底基板之該內側壁之至少一部分傾斜。該周邊障壁耦接至該基底基板之該底面，且安置於該載體之頂面上。該濾光器安置於該基底基板之該頂面上，且覆蓋該穿孔。 在一實施例中，一種製造一半導體裝置封裝之方法包括：提供一載體，該載體具有安置於其上之感測器元件；及將一蓋體附接至該載體，該蓋體包括界定一穿孔之一基底基板，該蓋體進一步包括一周邊障壁。該蓋體定位於該載體上，使得該蓋體之該周邊障壁接觸該載體之一頂面。該方法進一步包括將一濾光器附接至該蓋體之該基底基板之一頂面，使得該濾光器覆蓋該穿孔。
本發明描述適合於在不需要一或多個特殊設備之情況下製造較小感測器裝置封裝之技術。對於光學感測器之實施態樣而言，所得感測器裝置封裝可減少感測器所偵測到的寄生光，因此可增強感測器的敏感度。 圖1說明根據本發明之實施態樣的半導體裝置封裝100之橫截面圖。半導體裝置封裝100包括載體10、感測器元件11、蓋體12及濾光器13。 在一或多個實施態樣中，載體10為包括晶粒墊及引線之預模製引線框。在一或多個實施態樣中，該引線框為或包括銅或銅合金。在其他實施態樣中，引線框包括以下各者中之一者或其組合：鐵、鐵合金、鎳、鎳合金，或另一金屬或金屬合金。在一或多個實施態樣中，引線框塗佈有銀或銅層。 在一或多個實施態樣中，載體10為基板。基板為，例如，印刷電路板(PCB)，諸如紙基銅箔層合物、複合銅箔層合物或經聚合物浸漬之玻璃纖維基底的銅箔層合物。基板可包括核心層，該核心層由雙馬來醯亞胺-三嗪(bismaleimide-triazine,BT)樹脂或由玻璃加固之環氧樹脂複合物(例如，FR-4複合物)製成。 在一或多個實施態樣中，載體10為半導體晶粒。半導體晶粒可為，例如特殊應用積體電路(ASIC)晶粒。 在圖1中所說明之實施態樣中，感測器元件11，如紅外線感測器，係安置於載體10之頂面10a上，以感測或偵測通過濾光器13傳遞之光。在另一實施態樣中，感測器元件11安置於載體10內。感測器元件11電連接(如，藉由線接合或覆晶接合)至另一裝置，諸如如圖1所示電連接至處理器14或諸如連接至載體10之電極(圖中未示)或其他電子裝置。 蓋體12安置於載體10之頂面10a上。蓋體12包括基底基板121及周邊障壁122。周邊障壁122耦接至基底基板121之底面121b，且接觸載體10之頂面10a。周邊障壁122可與蓋體12之基底基板121一體成形，或可作為獨立於蓋體12之組件。蓋體12及載體10一起界定一空間以容納並保護感測器元件11。 蓋體12之基底基板121具有內側壁121s。基底基板121之內側壁121s界定自基底基板121之頂面121a延伸至基底基板121之底面121b的穿孔123。 在一或多個實施態樣中，蓋體12為或包括塑膠。舉例而言，蓋體12可包括液晶聚合物、環氧樹脂、聚鄰苯二甲醯胺(PPA)樹脂或其組合。在此等實施態樣中，蓋體12之基底基板121之內側壁121s、頂面121a及/或底面121b可塗佈反射材料，以供光反射並防止外部光經由蓋體12進入半導體裝置封裝100。在一或多個實施態樣中，反射材料為金屬塗層；在其他實施態樣中，反射材料為另一材料。 在其他實施態樣中，蓋體12為或包括用於光反射且防止外部光經由蓋體12進入半導體裝置封裝100之金屬。 用於蓋體12或用於塗佈於蓋體12上之金屬反射材料之金屬可為不鏽鋼、鋁(Al)、金(Au)、銀(Ag)、銅(Cu)、鎳(Ni)或其他金屬，或可為具有層狀結構之金屬複合物，諸如，不鏽鋼/Ni/Au、Ni/Ag、Ni/Au、不鏽鋼/Cu/不鏽鋼及類似者。 濾光器13安置於基底基板121之頂面121a上且覆蓋穿孔123。在一或多個實施態樣中，取決於半導體裝置封裝100之所欲應用，濾光器13可經選擇以允許在特定波長範圍內之光通過。在一些實施態樣中，感測器11為紅外線感測器，且濾光器13允許紅外線(例如，近紅外線、中紅外線或遠紅外線)通過，且可阻斷具有其他波長之光。在一或多個實施態樣中，濾光器13允許具有約5 μm或以上之波長的紅外線通過。 濾光器13可由合適材料製成，例如矽。 濾光器13可藉由，例如取放機(pick and place machine)而施放至基底基板121之頂面121a上，且因此，濾光器13(及周邊障壁122)在置放期間不會遭受損害，如將濾光器13施放至基底基板121之底面121b上之狀況一般。因此，孔徑與內側壁之間的距離可減小，而無需與置放技術相配合。 黏接劑(圖中未示)可用以將濾光器13黏附至蓋體12。 為了減少或最小化進入封裝100的不欲寄生光(諸如自濾光器13之邊緣經由黏接劑進入之光或不欲之非正入射光(如下文所描述))，使基底基板121之內側壁121s成角度，如圖1中所示。此方法之益處於圖2A及圖2B中討論。 在一些實施態樣中，感測器元件11劃分成若干個感測區域，接收來自外部物件之對應區域之光，以識別外部物件之位置或形狀。在此等實施態樣中，期望大多數所接收光為正入射光(亦即，實質上垂直於感測器元件11之接收區域)，此係因非正入射光可引起感測器元件11之錯誤判斷。非正入射光之一實例為來自外部物件左側之光由位於感測器元件11右側之感測區域所接收。 圖2A說明在內側壁121s1設置為垂直於基底基板121之頂面121a的情況下，不欲寄生光如何影響感測器元件11之敏感度。如圖2A所示，不欲寄生光自封裝100之右側進入且在經由內側壁121s1反射之後由感測器元件11接收，藉此減小感測器元件11之敏感度。 根據本發明，為了減少不欲寄生光，如圖1所示，內側壁121s以一角度(如圖1所示之θ)傾斜。該角度小於約90度。 圖2B展示對於圖1之半導體裝置封裝100，由以一角度(如圖2B所示之θ)傾斜之內側壁121s產生之不欲寄生光反射。傾斜的內側壁121s改變了反射光的路徑，使得反射光被導向遠離感測器元件11之方向。圖2B中之感測器元件11相較於圖2A中之感測器元件11接收更少不欲寄生光，且因此具有改良之敏感度。 可鑒於以下因素中之一或多者來調整或最佳化傾斜角度(θ)：內側壁121s與最接近之感測器元件11之側面11s間的距離、基底基板121之底面121b與感測器元件11之頂面11a之間的距離，及穿孔123之大小。在一或多個實施態樣中，基底基板121之內側壁121s相對於基底基板121之頂面121a以在約10°至小於約90°之間的角度(θ)傾斜，諸如約15°至約80°、約20°至約70°、約25°至約65°、約30°至約60°、約35°至約55°或約40°至約50°。在一或多個實施態樣(例如，如圖1所示)中，基底基板121之內側壁121s相對於基底基板121之頂面以約45°的角度傾斜，諸如約42°至約48°。 在一或多個實施態樣(例如，如圖1所示)中，基底基板121之內側壁121s之全部為傾斜的。在其他實施態樣中，內側壁121s之一部分以一角度傾斜，且一部分不傾斜。 圖3說明根據本發明之實施態樣的半導體裝置封裝300之橫截面圖。半導體裝置封裝300類似於圖1所說明及描述的半導體裝置封裝100，除內側壁121s'之一部分係實質上垂直於基底基板121之頂面121a且內側壁121s'之一部分係傾斜以外。在圖3之實施態樣中，基底基板121之內側壁121s'具有垂直部分s1及傾斜部分s2。 傾斜部分s2相對於基底基板121之頂面121a以約10°至小於約90°之間的角度(θ)傾斜，諸如約15°至約80°、約20°至約70°、約25°至約65°、約30°至約60°、約35°至約55°或約40°至約50°。在一或多個實施態樣(例如，如圖3所示)中，內側壁121s'之傾斜部分s2相對於基底基板121之頂面以約45°的角度傾斜，諸如約42°至約48°。傾斜部分s2可改變不欲寄生光之路徑，且減少由感測器元件11所接收到之不欲寄生性光的量。 垂直部分s1及傾斜部分s2(如圖3所示)之組合可避免內側壁121s與頂面121a之間的尖銳邊緣，尖銳邊緣可能發生在基底基板121之內側壁121s全部為傾斜之實施態樣(例如，如圖1所示)中。此尖銳邊緣在處理或製造期間可能較易斷裂。為了進一步減小基底基板121邊緣處斷裂之潛在可能，可將邊緣中之數個邊緣修圓。舉例而言，以下邊緣中之一或多者可經修圓：內側壁121s或121s'與頂面121a之間的邊緣；垂直部分s1與傾斜部分s2之間的邊緣；或傾斜部分s2與底面121b之間的邊緣。 圖4說明根據本發明之實施態樣的半導體裝置封裝400之橫截面圖。半導體裝置封裝400類似於圖1所描述之半導體裝置封裝100，其具有如圖3所描述之蓋體12，蓋體12包括具有垂直部分s1及傾斜部分s2之內側壁121s'，除了蓋體12進一步包括一環繞濾光器13之部分以外。 蓋體12包括基底基板121、周邊障壁122及自基底基板121之頂面121a突出的部分124。突出部分124可與蓋體12之基底基板121一體成形，或可作為獨立於蓋體12之組件。另外，如上文關於圖1所描述，周邊障壁122可與蓋體12之基底基板121一體成形，或可作為獨立於蓋體12之組件。因此，蓋體12可包括一個、兩個或三個組件(例如，一個一體式組件121/122/124；一個一體式組件121/122及一個獨立組件124；一個一體式組件121/124及一個獨立組件122；或三個獨立組件121、122、124)。 如關於圖1所描述，蓋體12之基底基板121界定自基底基板121之頂面121a延伸至基底基板121之底面121b的穿孔123。具體言之，在圖4中所示之實施態樣中，穿孔123由基底基板121之內側壁121s'界定。 蓋體12之突出部分124具有內側壁124s，其界定一空間以容納濾光器13；因此，可使濾光器更易對準。 在一或多個實施態樣中，突出部分124之內側壁124s實質上垂直於基底基板121之頂面121a。在其他實施態樣中，突出部分124之內側壁124s係傾斜。舉例而言，內側壁124s可相對於基底基板121之頂面121a以約10°至小於約90°之間的角度(α)傾斜，諸如約15°至約80°、約20°至約70°、約25°至約65°、約30°至約60°、約35°至約55°或約40°至約50°。在一或多個實施態樣中，突出部分124之內側壁124s相對於基底基板121之頂面121a以約45°之角度傾斜，諸如約42°至約48°。傾斜內側壁124s可減少在濾光器13之置放期間濾光器13與突出部分124之間的碰撞。 由突出部分124之內側壁124s所界定之該空間的一部分係經由黏接劑15填充，該黏接劑將濾光器13黏附至基底基板121之頂面121a，且將濾光器13貼附於該空間中。黏接劑15可為任何合適黏接劑。在一實施態樣中，黏接劑為導電黏接劑。在一實施態樣中，黏接劑包含黏合劑樹脂及導電填充劑。舉例而言，黏合劑樹脂可為環氧樹脂、聚醯亞胺、聚丙烯酸酯、聚氨脂或矽酮樹脂，且導電填充劑可為碳黑、金屬(例如，金、銀、銅、鋁、鋅、鐵或鎳)、塗佈有金屬之粒子、導電化合物或其組合。在一個實施態樣中，黏接劑包括選自以下之導電填充劑：碳黑、金屬粒子、塗佈有金屬之粒子及其組合。黏接劑可經選擇以將進入封裝400的不欲寄生光最小化。 如關於圖1所描述，蓋體12可為塑膠或金屬，且蓋體12可塗佈有反射材料。細節可參照關於圖1之描述。如亦關於圖1及圖3所描述，蓋體12之基底基板121可分別具有傾斜內側壁121s或包括傾斜部分s2之內側壁121s'。細節可參照圖1及圖3之各別描述。傾斜內側壁121s或內側壁121s'之傾斜部分s2可改變不欲寄生光的路徑且減少由感測器元件11接收到之不欲寄生光的量。如所提及，濾光器13藉由黏接劑15而附接至基底基板121之頂面121a，該黏接劑15填充由突出部分124之內側壁124s所定義之空間的一部分中；且濾光器13覆蓋穿孔123。相比於圖1及圖3中所示之實施態樣，突出部分124及填充於由突出部分124之內側壁124s所界定之空間中的黏接劑15不僅可固定濾光器13之位置，而且可保護濾光器13不受損害。 如關於圖1所描述，在一或多個實施態樣中，取決於半導體裝置封裝400之所欲應用，濾光器13可經選擇以允許特定波長範圍內之光通過。在一或多個實施態樣中，感測器11為紅外線感測器，且濾光器13允許紅外線(例如，近紅外線、中紅外線或遠紅外線)通過且可阻斷具有其他波長之光。 本發明之半導體裝置封裝(例如，如圖1、圖3及圖4中所示)可應用至各種MEMS裝置，諸如用於紅外線攝影機、熱電堆、手勢感測器或近接感測器之MEMS裝置。歸因於界定穿孔123之內側壁(例如，121s或121s')之設計，本發明中所描述之技術可增強感測器之敏感度。 圖5A至圖5C說明製造根據圖3中所示之實施態樣之半導體裝置封裝300的方法。在圖5A中，提供載體10，該載體具有安置於其上或其中之感測器元件11。在圖5B中，蓋體12附接至該載體。蓋體12包括界定穿孔123之基底基板121，且進一步包括周邊障壁122。蓋體12經設置使得周邊障壁122接觸該載體之頂面10a。在圖5C中，濾光器13(例如)藉由黏接劑附接至基底基板121之頂面121a，且覆蓋穿孔123。 根據圖1中所示之實施態樣的半導體裝置封裝100可以類似於圖5A至圖5C中針對半導體裝置封裝300所描述之方式來製造。 圖6A至圖6C說明製造根據圖4中所示之實施態樣之半導體裝置封裝400的方法。在圖6A中，提供載體10，該載體具有安置於其上或其中之感測器元件11。在圖6B中，蓋體12附接至該載體10。蓋體12包括界定穿孔123之基底基板121、周邊障壁122，及自基底基板121之頂面121a突出的一部分124。該蓋體12經設置使得周邊障壁122接觸該載體10之頂面10a。在圖6C中，黏接劑15施加至至由蓋體12之突出部分124之內側壁124s所界定之空間中，且濾光器13置放於基底基板121之頂面121a上以覆蓋穿孔123，濾光器13由黏接劑15黏附至基底基板121之頂面121a。如圖6C(及圖4)中可看出，突出部分124之內側壁124s係自內側壁121s'回縮，從而在基底基板121之頂面121a上留下陸棚區域(shelf area)，供塗覆黏接劑15。藉由此技術，可更好地控制黏接劑之置放。 根據本發明之半導體裝置封裝可使用現有設備來製備，且其製造方式為具成本效益的。舉例而言，蓋體12可諸如藉由模製(例如，射出模製)來預成型；且濾光器13可諸如藉由半導體封裝廠中現有之取放機而置放至蓋體12之基底基板121之頂面121a，且在此置放期間可避免損害濾光器13。 本發明中所描述之技術可改良感測器之敏感度。 如本文所使用，術語「實質上」及「約」用以指明小變化。舉例而言，當結合數值使用時，該等術語可指小於或等於彼數值之±10%的變化範圍，諸如，小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%或者小於或等於±0.05%之變化範圍。當結合事件或情況使用時，術語「實質上」及「約」可指該事件或情況之精確發生之例，以及該事件或情況大致接近地發生之例項。舉例而言，「實質上垂直」可指90°之變化範圍小於或等於±10%，諸如，小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%或者小於或等於±0.05%。 另外，有時在本文中數量、比率及其他數值係以範圍之形式呈現。可理解，此類範圍形式為了便利及簡潔起見而使用，且應被靈活地理解為不僅包括明確地指定為範圍限值之數值，而且包括涵蓋於該範圍內之所有個別數值或子範圍，如同每一數值及子範圍已明確地指定般。 雖然已參考本發明之特定實施態樣描述並說明了本發明，但此等描述及說明並不限制本發明。熟習此項技術者可清楚地理解，可進行各種改變，且可在實施態樣內取代等效元件而不脫離如由所附申請專利範圍所界定之發明之真實精神及範疇。說明可不必按比例繪製。基於製造程序中之變數等等，本發明之技藝演譯與實際裝置之間可能存在差別。可能存在其他並未具體說明之本發明之實施態樣。本說明書及圖式應視為說明性而非限制性的。可作出修改，以使特定情形、材料、物質組成、方法或程序適於本發明之目標、精神及範疇。所有該等修改均在此處隨附之申請專利範圍之範疇內。儘管本文中所揭示之方法係以按特定次序執行之特定操作進行描述，但可理解的是，在不脫離本發明之教示的情況下組合、再分或重新定序此等操作以形成等效方法。因此，除非在本文中具體指示，否則操作之次序及分組並非本發明之限制。
10‧‧‧載體
10a‧‧‧頂面
11‧‧‧感測器元件
11a‧‧‧頂面
11s‧‧‧最接近之側面
12‧‧‧蓋體
13‧‧‧濾光器
14‧‧‧處理器
15‧‧‧黏接劑
100‧‧‧半導體裝置封裝
121‧‧‧基底基板
121a‧‧‧頂面
121b‧‧‧底面
121s‧‧‧內側壁
121s'‧‧‧內側壁
121s1‧‧‧內側壁
122‧‧‧周邊障壁
123‧‧‧穿孔
124‧‧‧突出部分
124s‧‧‧內側壁
300‧‧‧半導體裝置封裝
400‧‧‧半導體裝置封裝
s1‧‧‧垂直部分
s2‧‧‧傾斜部分
圖1說明根據本發明之實施態樣的半導體裝置封裝之橫截面圖。 圖2A說明不欲寄生光之反射。 圖2B說明根據本發明之實施態樣所減少的不欲寄生光的反射。 圖3說明根據本發明之實施態樣的半導體裝置封裝之橫截面圖。 圖4說明根據本發明之實施態樣的半導體裝置封裝之橫截面圖。 圖5A、圖5B及圖5C說明製造根據圖3所示之實施態樣之半導體裝置封裝的方法。 圖6A、圖6B及圖6C說明製造根據圖4所示之實施態樣之半導體裝置封裝的方法。 圖式及本文中使用共同的參考編號來指示相同或類似組件。本發明由以下詳細描述結合隨附圖式而更為清楚。
10‧‧‧載體
10a‧‧‧頂面
11‧‧‧感測器元件
12‧‧‧蓋體
13‧‧‧濾光器
14‧‧‧處理器
100‧‧‧半導體裝置封裝
121‧‧‧基底基板
121a‧‧‧頂面
121b‧‧‧底面
121s‧‧‧內側壁
122‧‧‧周邊障壁
123‧‧‧穿孔

Claims (20)

  1. 一種半導體裝置封裝，其包含： 一載體； 一安置於該載體上或內之感測器元件；及 一蓋體，其包含： 一基底基板，其包含一內側壁，該內側壁界定自該基底基板之頂面延伸至該基底基板之底面之一穿孔；及 一周邊障壁，其耦接至該基底基板之該底面，且安置於該載體之頂面上；及 一濾光器，其安置於該基底基板之該頂面上，且覆蓋該穿孔； 其中該基底基板之該內側壁的至少一部分為傾斜的。
  2. 如請求項1之半導體裝置封裝，其中該基底基板之該內側壁之該至少一部分相對於該基底基板之該頂面以在約10°至小於約90°之間的角度傾斜。
  3. 如請求項1之半導體裝置封裝，其中該基底基板之該內側壁之該至少一部分相對於該基底基板之該頂面以在約30°至約60°之間的角度傾斜。
  4. 如請求項1之半導體裝置封裝，其中該基底基板之該內側壁之該至少一部分相對於該基底基板之該頂面以在約40°至約50°之間的角度傾斜。
  5. 如請求項1之半導體裝置封裝，其中該基底基板之該內側壁之上部分實質上垂直於該基底基板之該頂面，且該基底基板之該內側壁的下部分為傾斜。
  6. 如請求項1之半導體裝置封裝，其中該基底基板之的整個內側壁為傾斜的。
  7. 如請求項1之半導體裝置封裝，其中該蓋體進一步包含自該基底基板之該頂面突出之一部分，且該蓋體之該突出部分包含一內側壁，該內側壁界定一空間以容納該濾光器。
  8. 如請求項7之半導體裝置封裝，進一步包含一黏接劑，該黏接劑填充於由該蓋體之該突出部分之內側壁所界定之空間中。
  9. 如請求項8之半導體裝置封裝，其中該黏接劑包含選自以下之導電填充劑：碳黑、金屬粒子、塗佈有金屬之粒子或其組合。
  10. 如請求項7之半導體裝置封裝，其中該突出部分之內側壁為傾斜的。
  11. 如請求項10之半導體裝置封裝，其中該突出部分之內側壁相對於該基底基板之該頂面以在約10°至小於約90°之間的角度傾斜。
  12. 如請求項10之半導體裝置封裝，其中該突出部分之該內側壁相對於該基底基板之該頂面以在約30°至約60°之間的角度傾斜。
  13. 如請求項10之半導體裝置封裝，其中該突出部分之該內側壁相對於該基底基板之該頂面以在約40°至約50°之間的角度傾斜。
  14. 如請求項1之半導體裝置封裝，其中該蓋體之該基底基板之內側壁與該蓋體之該基底基板之底面及頂面兩者中的至少一者為光反射表面。
  15. 如請求項14之半導體裝置封裝，其中該蓋體為塑膠蓋體，且該等光反射表面塗佈有反射材料。
  16. 如請求項14之半導體裝置封裝，其中該蓋體為金屬蓋體。
  17. 一種製造半導體裝置封裝之方法，其包含： 提供一載體，該載體具有安置於其上之一感測器元件； 將一蓋體附接至該載體，該蓋體包括界定一穿孔之一基底基板，該蓋體進一步包括一周邊障壁，其中該蓋體放置於該載體上，使得該蓋體之周邊障壁安置於該載體之頂面上；及 將一濾光器附接至該蓋體之該基底基板之頂面，使得該濾光器覆蓋該穿孔。
  18. 如請求項17之方法，其中該濾光器藉由一黏接劑附接至該基底基板之該頂面。
  19. 如請求項17之方法，其中該蓋體進一步包含自該基底基板之該頂面突出之一部分，且該蓋體之該突出部分包含一內側壁，該內側壁界定一空間以容納該濾光器。
  20. 如請求項19之方法，其中該濾光器藉由填充於該空間中之一黏接劑而附接至該基底基板之該頂面。
TW105134860A 2015-10-27 2016-10-27 半導體裝置封裝及其製造方法 TWI649859B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/923,602 US9850124B2 (en) 2015-10-27 2015-10-27 Semiconductor device package for reducing parasitic light and method of manufacturing the same
US14/923,602 2015-10-27

Publications (2)

Publication Number Publication Date
TW201715710A true TW201715710A (zh) 2017-05-01
TWI649859B TWI649859B (zh) 2019-02-01

Family

ID=58561865

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105134860A TWI649859B (zh) 2015-10-27 2016-10-27 半導體裝置封裝及其製造方法

Country Status (3)

Country Link
US (3) US9850124B2 (zh)
CN (2) CN110228786B (zh)
TW (1) TWI649859B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6398808B2 (ja) * 2015-03-12 2018-10-03 オムロン株式会社 内部温度測定装置及びセンサパッケージ
JP6398810B2 (ja) * 2015-03-12 2018-10-03 オムロン株式会社 内部温度測定装置及び温度差測定モジュール
JP6398806B2 (ja) * 2015-03-12 2018-10-03 オムロン株式会社 センサパッケージ
TWI699005B (zh) * 2016-11-02 2020-07-11 原相科技股份有限公司 光學元件封裝結構
FR3075466B1 (fr) * 2017-12-15 2020-05-29 Stmicroelectronics (Grenoble 2) Sas Couvercle de boitier de circuit electronique
FR3075465B1 (fr) 2017-12-15 2020-03-27 Stmicroelectronics (Grenoble 2) Sas Couvercle de boitier de circuit electronique
DE102018207201A1 (de) 2018-05-09 2019-11-14 Robert Bosch Gmbh Herstellungsverfahren für eine mikromechanische Vorrichtung mit geneigten optischen Fenstern und entsprechende mikromechanische Vorrichtung
US11430906B2 (en) * 2018-07-26 2022-08-30 Advanced Semiconductor Engineering, Inc. Optical device including lid having first and second cavity with inclined sidewalls
CN111198424A (zh) * 2018-11-16 2020-05-26 三营超精密光电(晋城)有限公司 垫圈及采用该垫圈的镜头
US11515220B2 (en) * 2019-12-04 2022-11-29 Advanced Semiconductor Engineering, Inc. Semiconductor package structures and methods of manufacturing the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5458716A (en) * 1994-05-25 1995-10-17 Texas Instruments Incorporated Methods for manufacturing a thermally enhanced molded cavity package having a parallel lid
JP4485790B2 (ja) * 2001-08-24 2010-06-23 ショット アクチエンゲゼルシャフト 微小電気機械部品を製造するためのプロセス
US6953891B2 (en) * 2003-09-16 2005-10-11 Micron Technology, Inc. Moisture-resistant electronic device package and methods of assembly
JP4365743B2 (ja) * 2004-07-27 2009-11-18 富士通マイクロエレクトロニクス株式会社 撮像装置
CN1278923C (zh) * 2004-09-17 2006-10-11 中国科学院上海微系统与信息技术研究所 用掩膜和无掩膜技术一次成型原子力显微镜探针和悬臂梁
TW200723551A (en) * 2005-12-02 2007-06-16 Altus Technology Inc Image sensor chip package
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
US20080197435A1 (en) * 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Wafer level image sensor package with die receiving cavity and method of making the same
KR100966338B1 (ko) * 2008-07-28 2010-06-28 삼성전기주식회사 웨이퍼 레벨 패키지를 이용한 카메라 모듈
US7813043B2 (en) * 2008-08-15 2010-10-12 Ether Precision, Inc. Lens assembly and method of manufacture
TWM362434U (en) * 2009-02-27 2009-08-01 Asia Optical Co Inc Image sensing module
KR20110092188A (ko) 2010-02-08 2011-08-17 이종호 지문 통장
KR20130083249A (ko) * 2012-01-12 2013-07-22 삼성전자주식회사 반도체 장치 및 이를 이용한 이미지 센서 패키지
KR20140028700A (ko) * 2012-08-30 2014-03-10 삼성전자주식회사 반도체 패키지
US20140176570A1 (en) * 2012-12-21 2014-06-26 Pixtronix, Inc. Interferometric light absorbing structure for display apparatus
US8999757B2 (en) 2013-03-04 2015-04-07 Unisem (M) Berhad Top port MEMS cavity package and method of manufacture thereof
CN203259470U (zh) * 2013-05-16 2013-10-30 江苏物联网研究发展中心 单片集成式微型红外气体传感器
JP2015099262A (ja) 2013-11-19 2015-05-28 ソニー株式会社 固体撮像装置およびカメラモジュール、並びに電子機器
WO2015119858A1 (en) * 2014-02-05 2015-08-13 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods

Also Published As

Publication number Publication date
TWI649859B (zh) 2019-02-01
US20200140262A1 (en) 2020-05-07
CN106986298A (zh) 2017-07-28
CN110228786B (zh) 2023-09-19
US20180072563A1 (en) 2018-03-15
US10526200B2 (en) 2020-01-07
CN110228786A (zh) 2019-09-13
US20170113922A1 (en) 2017-04-27
US9850124B2 (en) 2017-12-26
CN106986298B (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
TWI649859B (zh) 半導體裝置封裝及其製造方法
KR101942141B1 (ko) 지문센서 패키지
US10381280B2 (en) Semiconductor packages and methods for forming semiconductor package
KR102472566B1 (ko) 반도체 패키지
US20140340302A1 (en) Integrated gesture sensor module
US8314485B2 (en) Electronic component
US11226399B2 (en) Proximity sensor with integrated ALS
US20100207257A1 (en) Semiconductor package and manufacturing method thereof
JP2008092417A (ja) 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
EP2256471B1 (en) Radiation sensor device and method
US10529759B2 (en) Optical sensor package module and manufacturing method thereof
US20190081028A1 (en) Optical module, module, and methods for manufacturing optical module and module
US7417327B2 (en) IC chip package with cover
US10689249B2 (en) Semiconductor device package including a wall and a grounding ring exposed from the wall
US7365421B2 (en) IC chip package with isolated vias
US8664758B2 (en) Semiconductor package having reliable electrical connection and assembling method
CN107799476B (zh) 具有挡止件的封装基板及感测器封装结构
JP6131308B2 (ja) カメラモジュール及びその製造方法
US20100181636A1 (en) Optical device, solid-state imaging device, and method of manufacturing optical device
CN109300862B (zh) 指纹感测芯片封装结构
JP2017032471A (ja) 光センサ
US8097888B2 (en) Package carrier for effectively blocking optical signal transmission between light emitting device and light receiving device
KR101688077B1 (ko) 반도체 패키지 구조물 및 그 제작 방법
US7838981B2 (en) Component assembly
US9868632B2 (en) Molded cavity package with embedded conductive layer and enhanced sealing