CN110294452A - 半导体装置封装及制造其的方法 - Google Patents

半导体装置封装及制造其的方法 Download PDF

Info

Publication number
CN110294452A
CN110294452A CN201810444637.8A CN201810444637A CN110294452A CN 110294452 A CN110294452 A CN 110294452A CN 201810444637 A CN201810444637 A CN 201810444637A CN 110294452 A CN110294452 A CN 110294452A
Authority
CN
China
Prior art keywords
semiconductor device
distance
encapsulation object
carrier
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810444637.8A
Other languages
English (en)
Inventor
张永兴
陈俊雄
陈永琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN110294452A publication Critical patent/CN110294452A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00309—Processes for packaging MEMS devices suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0074—3D packaging, i.e. encapsulation containing one or several MEMS devices arranged in planes non-parallel to the mounting board
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种半导体装置封装，其包含：载体；第一半导体装置，其安置于所述载体上；第二半导体装置，其安置于所述第一半导体装置上；导线，其将所述第一半导体装置电连接到所述载体；和包封物，其包封所述第一半导体装置、所述第二半导体装置和所述导线。所述第二半导体装置限定空穴。所述包封物暴露所述空穴。所述导线的顶点比所述第二半导体装置的表面低第一距离(s)。所述导线的所述顶点与所述包封物的第一表面间隔第二距离(t)。所述包封物的第一表面比所述第二半导体装置的表面低第三距离(D)。所述第三距离小于或等于所述第一距离与所述第二距离之间的差值。

Description

半导体装置封装及制造其的方法
技术领域
本公开涉及一种半导体装置封装，所述半导体装置封装包含包封物和半导体装置，所述包封物的表面低于所述半导体装置的表面。
背景技术
一种半导体装置封装可包含限定空穴(或媒体端口)的半导体装置。在制造半导体装置封装的过程期间，封装材料(例如，模制化合物/包封物)或其它污染物可能流入空穴中。
发明内容
在一些实施例中，根据一个方面，半导体装置封装包含：载体；第一半导体装置，其安置于载体上；第二半导体装置，其安置于第一半导体装置上；导线，其将第一半导体装置电连接到载体；和包封物，其包封第一半导体装置、第二半导体装置和导线。第二半导体装置限定空穴，且具有表面。包封物暴露第二半导体装置的空穴，且具有第一表面。导线的顶点比第二半导体装置的表面低第一距离s。导线与包封物的第一表面间隔第二距离t。包封物的第一表面比第二半导体装置的表面低第三距离D。第三距离小于或等于第一距离与第二距离之间的差值。
在一些实施例中，根据另一方面，半导体装置封装包含：载体；第一半导体装置，其安置于载体上的；第二半导体装置，其安置于第一半导体装置上、具有表面和侧壁且限定空穴；和包封物，其包封第一半导体装置和第二半导体装置、具有第一表面且暴露第二半导体装置的空穴。包封物包含邻接于第二半导体装置的侧壁的倾斜部分。包封物的第一表面比第二半导体装置的表面低第一距离。第一距离大于或等于22μm。
在一些实施例中，根据另一方面，公开一种用于制造半导体装置封装的方法。所述方法包含：提供半导体装置模块，所述半导体装置模块包含载体、安置于载体上的第一半导体装置和安置于第一半导体装置上、具有侧壁且限定空穴的第二半导体装置；提供其上安置有膜的模套；移动模套以使得膜覆盖第二半导体装置的空穴和第二半导体装置的侧壁；用包封物来包封第一半导体装置和第二半导体装置；和去除模套以暴露第二半导体装置的空穴和第二半导体装置的侧壁。
在一些实施例中，根据另一方面，公开一种用于制造半导体装置封装的方法。所述方法包含：提供半导体装置模块，所述半导体装置模块包含载体、安置于载体上的第一半导体装置和安置于第一半导体装置上的第二半导体装置，所述第二半导体装置限定空穴；确定压力参数；确定第二半导体装置的表面与载体的表面之间的距离；基于压力参数和距离来确定膜厚度；将具有所述膜厚度的膜安置于模套上；和使用模套来包封第一半导体装置和第二半导体装置。
附图说明
图1A说明根据本公开的一些实施例的半导体装置封装的截面图。
图1B说明根据本公开的一些实施例的半导体装置封装的截面图。
图2A说明根据本公开的一些实施例的制造半导体装置封装的方法。
图2B说明根据本公开的一些实施例的制造半导体装置封装的方法。
图2C说明根据本公开的一些实施例的制造半导体装置封装的方法。
图2D说明根据本公开的一些实施例的制造半导体装置封装的方法。
图2E说明根据本公开的一些实施例的制造半导体装置封装的方法。
图3A说明比较半导体装置封装的截面图。
图3B说明比较半导体装置封装的截面图。
图4说明比较半导体装置封装的截面图。
图5A说明比较半导体装置封装的截面图。
图5B说明比较半导体装置封装的截面图。
具体实施方式
贯穿图式和详细描述使用共同参考标号来指示相同或类似组件。根据结合随附图式作出的以下详细描述将容易地理解本公开的实施例。
相对于某一组件或组件群组或组件或组件群组的某一平面来指定空间描述，例如“在…上”、“在…下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“在…上方”、“在…下”等等，以用于定向如相关联图式中所示的一或多个组件。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本公开的实施例的优点是不会因这类布置而有偏差。
图1是根据本公开的一些实施例的半导体装置封装1的截面图。半导体装置封装1包含具有上部表面10u的载体10、半导体装置11、具有上部表面12u的包封物12、具有上部表面13u的半导体装置13和导线15。在一些实施例中，载体10可包含有机衬底或引线框。
半导体装置11经由粘合层111安置于载体10上。半导体装置11可包含逻辑裸片，例如专用集成电路(ASIC)。半导体装置11通过导线15电连接到载体10。
半导体装置13安置于半导体装置11上。半导体装置13可包含微机电系统(MicroElectro Mechanical System；MEMS)裸片。在一些实施例中，半导体装置13可以是MEMS传感器，例如运动传感器、化学传感器、电化学传感器、环境传感器或生物医学传感器。半导体装置13电连接到半导体装置11。半导体装置13可安置于半导体装置11上(例如直接地安置于半导体装置11上)。半导体装置13限定空穴131。空穴131由半导体装置13的上部表面13u限定。半导体装置13可限定包含空穴131的多个空穴。
包封物12的上部表面12u包含平坦表面12u1和弯曲表面12u2。包封物12的表面12u2高于包封物的表面12u1。包封物12安置于载体10上。包封物包含树脂和填充物。包封物12包封半导体装置11、半导体装置13和导线15。半导体装置13的一部分从包封物12中暴露。空穴131从包封物12中暴露。包封物12包含倾斜部分121(例如具有作为顶部表面的上部表面12u)。倾斜部分121邻接于半导体装置13的侧壁。
包封物12的平坦表面12u1比半导体装置13的上部表面13u低距离D(例如，更接近于衬底10)。半导体装置13的上部表面13u与载体10的上部表面10u间隔距离H。包封物12的平坦表面12u1与载体10的上部表面10u间隔距离h。距离D基本上等于距离H与距离h之间的差值。导线15的拐点A比半导体装置13的上部表面13u低距离s(例如，更接近于衬底10)。拐点A是导线15的顶点(例如，峰顶或最高点)。导线15的点A与包封物12的平坦表面12u1间隔距离t。
距离D小于或约等于距离s与距离t之间的差值(例如，距离D是距离s与距离t之间的差值的约0.95倍或更小，是距离s与距离t之间的差值的约0.90倍或更小，或是距离s与距离t之间的差值的约0.85倍或更小)。距离D大于或等于约22微米(μm)。在一些实施例中，距离D介于大约22μm到大约65μm的范围内。距离s小于或等于约75μm(例如，是约72μm或更小，是约69μm或更小，或是约66μm或更小)。距离t大于或等于约5μm(例如，是约6μm或更大、约7μm或更大或约8μm或更大)。
图1B是根据本公开的一些实施例的半导体装置封装的截面图，且展示图1A中用虚线定界的区域的放大视图。包封物12具有上部表面12u。包封物12的上部表面12u包含平坦表面12u1和弯曲表面12u2。
包封物12包含倾斜部分121。倾斜部分121包围半导体装置13的侧壁。倾斜部分121覆盖半导体装置13的侧壁的第一部分。半导体装置13的侧壁的第二部分从倾斜部分121中暴露。倾斜部分121具有表面12u2。
图2A到2E说明根据本公开的一些实施例的制造半导体装置封装1的方法的一些实施例。
参考图2A，用于制造半导体装置封装1的方法包含提供或组装半导体装置模块23。半导体装置模块23包含具有上部表面10u的载体10、半导体装置11、具有上部表面13u的半导体装置13和导线15。半导体装置11经由粘合层111(图2A中未展示)安置于载体10上。在一些实施例中，多个半导体装置模块23可邻接地安置(例如，成一行)，且所述多个半导体装置模块23可共用载体10。半导体装置11通过导线15电连接到载体10。半导体装置11可包含逻辑裸片。半导体装置13电连接到半导体装置11。半导体装置13限定空穴131。空穴131由半导体装置13的上部表面13u限定。半导体装置13可包含MEMS裸片。
在模制操作(例如，本文中所描述的模制操作)期间，可使用模套20，且计算设备可用于确定模套20的夹持压力参数。计算设备可包含处理器和机器可读指令，所述机器可读指令在由所述处理器执行时使得处理器执行本文中所描述的方法。计算设备可用于确定模套20的传送压力参数。夹持压力参数可具有介于大约85吨到大约100吨或大约20662千帕(kPa)到大约24308kPa范围内的值。传送压力参数可具有介于大约0.7吨到大约0.8吨或大约5148kpa到大约5884kpa范围内的值。可根据设计规格来选择半导体装置13的上部表面13u与载体10的上部表面10u之间的距离H。可提供膜21，且可将所述膜安置于模套与半导体模块23之间。基于所确定的夹持压力参数和距离H来确定(例如，确定且选择)膜21的厚度。膜21的厚度可大于或等于大约125μm。在一些实施例中，膜21具有介于大约25μm到大约200μm范围内的厚度。膜21包含单一材料。膜21可包含铁氟龙(Teflon)。膜21可包含单层结构(例如，相较于包含基础层和释放层两者的膜)。
将半导体装置模块23提供于模套20上。模套20包含部分201和部分202。可经由粘合剂将半导体装置模块23提供于模套20的部分202上。将膜21邻近提供于模套20的部分201。
参考图2B，膜21安置于模套20的部分201上(例如，直接位于模套20的部分201上)。可将膜21按压到模套20的部分201中以使得膜21与模套20的部分201的表面相符。
参考图2C，使用由夹具施加的压力将部分201按压到部分202。将膜21按压到载体10和半导体装置模块23。膜21覆盖半导体装置13的上部表面13u。膜21覆盖空穴131。模套21的部分201覆盖空穴131。由夹具施加的压力可使得将膜21推按超出半导体装置13的上部表面13u。
参考图2D，半导体装置模块23在模制操作期间经受由模套20导致的传送压力。半导体装置11、半导体装置13和导线15由包封物12包封。包封物12具有上部表面12u。包封物12的上部表面12u比半导体装置13的上部表面13u低距离D(例如，更接近于衬底10)。距离D大于或等于约22μm。在一些实施例中，距离D介于大约22μm到大约65μm的范围内。
在一或多个实施例中，当夹持压力是大约85吨且传送压力是大约0.7吨时，距离D介于大约22μm到大约40μm的范围内。当夹持压力是大约100吨且传送压力是大约0.8吨时，距离D介于大约50μm到大约65μm的范围内。
包封物12的上部表面12u与载体10的上部表面10u间隔距离H。距离D等于距离H与距离h之间的差值。导线15的拐点A与包封物12的上部表面12u间隔距离t。距离t可在后续激光标记操作期间帮助确保导线15将不从包封物12中暴露。覆盖导线15的包封物12可在后续一或多个操作中保护导线15免受损害。拐点A是导线15的顶点。导线15的拐点A与半导体装置13的上部表面13u间隔距离s。距离s小于或等于约75μm(例如，是约72μm或更小，是约69μm或更小，或是约66μm或更小)。距离t大于或等于约5μm(例如，是约6μm或更大、约7μm或更大或约8μm或更大)。
膜21可有助于在模制操作期间防止模制化合物渗移到空穴131中。当将部分201按压到部分202时，膜21可有助于防止空穴131受到模套20的损坏。使用计算设备，可选择膜21的厚度以使得导线15不受模套20的按压，和/或以使得在模制操作期间导线15不与模套20接触。
参考图2E，去除模套20以暴露半导体装置13的空穴131和半导体装置13的侧壁。在一或多个实施例中，膜21是单层结构和/或包含铁氟龙，铁氟龙提供膜21的即刻去除以使得膜不保持覆盖半导体装置13的空穴131。随后，半导体装置封装1可在单一化操作期间形成。
图3A是比较半导体装置封装2的截面图。半导体装置封装2包含载体10、半导体装置11、包封物22、半导体装置23、电介质层24和导线15。
半导体装置11经由粘合层111安置于载体10上。半导体装置11可包含逻辑裸片，例如专用集成电路(ASIC)。半导体装置11通过导线15电连接到载体10。
半导体装置23安置于半导体装置11上。半导体装置23可包含MEMS裸片。半导体装置23电连接到半导体装置11。半导体装置23限定空穴231。空穴231由电介质层24覆盖。电介质层24的材料可与包封物22的材料相同。电介质层24和包封物22可在包覆模制操作期间形成。电介质层24和包封物22可同时形成。
电介质层24的材料可能渗移到空穴231中。另外，包封物22的材料也可能在包覆模制操作期间渗移到空穴231中。
图3B是比较半导体装置封装2'的截面图。除半导体装置23的空穴231从包封物22'中暴露且不由电介质层24覆盖以外，图3B的半导体装置封装2'的结构类似于图3A的半导体装置封装2的结构。电介质层24和包封物22的上部部分可在研磨操作期间去除。
然而，半导体装置23的空穴231可在研磨操作期间损坏。另外，空穴231可在研磨操作期间受到污染(例如，污染物(例如电介质层24的碎片)可掉落到空穴231中)。
图4是比较半导体装置封装3的截面图。半导体装置封装3包含载体10、半导体装置11、包封物32、半导体装置33、电介质层34、导线15和罩盖元件36。
半导体装置11经由粘合层111安置于载体10上。半导体装置11可包含逻辑裸片，例如专用集成电路(ASIC)。半导体装置11通过导线15电连接到载体10。
半导体装置33安置于半导体装置11上。半导体装置33可包含MEMS裸片。半导体装置33电连接到半导体装置11。半导体装置33限定空穴331。空穴331由电介质层34覆盖。电介质层34的材料可与包封物32的材料不同或相同。电介质层34安置于载体10上。电介质层34覆盖半导体装置33。电介质层34包围半导体装置33。在半导体装置33与电介质层34之间存在间隙。空穴331通过间隙与电介质层34间隔开。空穴331在一定程度上受电介质层34保护(例如免受污染)。罩盖元件36安置于电介质层34上。罩盖元件36安置于半导体装置33上方。半导体装置33可在一定程度上受电介质层34和罩盖元件36保护。然而，半导体装置封装3的制造操作可能是复杂的。并且，制造操作的成本可能较高。
图5A是在模制操作期间的比较半导体装置封装4的截面图。半导体装置封装4包含载体40、半导体装置41和包封物42。
半导体装置41在模制操作期间受膜44和模套46的按压。半导体装置41在模制操作期间由包封物42包封。半导体装置41可以是集成电路(IC)装置。
膜44是双层结构。膜44包含基础层和释放层。基础层具有介于大约25μm到大约45μm范围内的厚度。释放层具有介于大约3μm到大约25μm范围内的厚度。当去除膜44时，释放层可保留于半导体装置41的上方(例如，覆盖半导体装置41)。
图5B是比较半导体装置封装4'的截面图。半导体装置封装4'包含载体40、半导体装置41和包封物42。
半导体装置41安置于载体40上。半导体装置41经由多个连接元件而非导线来电连接到载体40。连接元件可以是导电垫。半导体装置41可以是IC装置。半导体装置41由包封物42包封。
如本文中所使用且不另外定义，术语“基本上”、“大体上”、“大约”和“约”用于描述并考虑较小变化。当与事件或情况结合使用时，所述术语可涵盖事件或情况精确发生的例子以及事件或情况极近似地发生的例子。举例来说，当结合数值使用时，术语可涵盖小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。术语“大体上共面”可指位于沿同一平面的数微米内的两个表面，例如位于沿着同一平面的40μm内、30μm内、20μm内、10μm内或1μm内。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含复数指示物。在一些实施例的描述中，提供于另一组件“上”或“上方”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。
虽然已参考本公开的具体实施例描述并说明本公开，但这些描述及说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。图解可能未必按比例绘制。由于制造过程和公差，本公开中的艺术再现与实际设备之间可存在区别。可存在并未具体说明的本公开的其它实施例。应将本说明书和图式视为说明性的而非限定性的。可进行修改，以使特定情形、材料、物质组成、方法或过程适宜于本公开的目标、精神和范围。所有这类修改是既定在随附权利要求书的范围内。虽然本文中所公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非在本文中具体指示，否则操作的次序和分组并非限制性的。

Claims (26)

1.一种半导体装置封装，其包括：
载体；
第一半导体装置，其安置于所述载体上；
第二半导体装置，其安置于所述第一半导体装置上且具有表面，所述第二半导体装置限定空穴；
导线，其将所述第一半导体装置电连接到所述载体；和
包封物，其包封所述第一半导体装置、所述第二半导体装置和所述导线，所述包封物具有第一表面且暴露所述第二半导体装置的所述空穴，
其中所述导线的顶点比所述第二半导体装置的所述表面低第一距离，所述导线的所述顶点与所述包封物的所述第一表面间隔第二距离，且所述包封物的所述第一表面比所述第二半导体装置的所述表面低第三距离，且
其中所述第三距离小于或等于所述第一距离与所述第二距离之间的差值。
2.根据权利要求1所述的半导体装置封装，其中所述第三距离大于或等于大约22μm。
3.根据权利要求2所述的半导体装置封装，其中所述第三距离介于大约22μm到大约65μm的范围内。
4.根据权利要求1所述的半导体装置封装，其中所述第一距离小于或等于大约75μm。
5.根据权利要求1所述的半导体装置封装，其中所述第二距离大于或等于大约5μm。
6.根据权利要求1所述的半导体装置封装，其中所述包封物包括倾斜部分，所述第二半导体装置具有侧壁，且所述第二半导体装置的所述侧壁的一部分从所述包封物的所述倾斜部分中暴露。
7.根据权利要求6所述的半导体装置封装，其中所述包封物的所述倾斜部分具有第二表面，且其中所述包封物的所述倾斜部分的所述第二表面高于所述包封物的所述第一表面。
8.根据权利要求1所述的半导体装置封装，其中所述包封物包括树脂和填充物。
9.根据权利要求1所述的半导体装置封装，其中所述第一半导体装置是逻辑裸片。
10.根据权利要求1所述的半导体装置封装，其中所述第二半导体装置是微机电系统MEMS裸片。
11.一种半导体装置封装，其包括：
载体；
第一半导体装置，其安置于所述载体上；
第二半导体装置，其安置于所述第一半导体装置上，所述第二半导体装置具有表面和侧壁且限定空穴；和
包封物，其包封所述第一半导体装置和所述第二半导体装置，所述包封物具有第一表面且暴露所述第二半导体装置的所述空穴，所述包封物包括邻接于所述第二半导体装置的所述侧壁的倾斜部分，
其中所述包封物的所述第一表面比所述第二半导体装置的所述表面低第一距离，且
其中所述第一距离大于或等于大约22μm。
12.根据权利要求11所述的半导体装置封装，其中所述第一距离介于大约22μm到大约65μm的范围内。
13.根据权利要求11所述的半导体装置封装，其另外包括将所述第一半导体装置电连接到所述载体的导线。
14.根据权利要求13所述的半导体装置封装，其中所述导线的顶点比所述第二半导体装置的所述表面低第二距离，且其中所述第二距离小于或等于大约75μm。
15.根据权利要求14所述的半导体装置封装，其中所述导线的所述顶点与所述包封物的所述第一表面间隔第三距离，且其中所述第三距离大于或等于大约5μm。
16.根据权利要求11所述的半导体装置封装，其中所述倾斜部分覆盖所述第二半导体装置的所述侧壁的至少一部分。
17.根据权利要求11所述的半导体装置封装，其中所述第一半导体装置是逻辑裸片。
18.根据权利要求11所述的半导体装置封装，其中所述第二半导体装置是MEMS裸片。
19.一种用于制造半导体装置封装的方法，其包括：
提供半导体装置模块，所述半导体装置模块包括：
载体；
第一半导体装置，其安置于所述载体上，和
第二半导体装置，其安置于所述第一半导体装置上，所述第二半导体装置具有侧壁且限定空穴；
提供其上安置有膜的模套；
移动所述模套以使得所述膜覆盖所述第二半导体装置的所述空穴和所述第二半导体装置的所述侧壁；
用包封物来包封所述第一半导体装置和所述第二半导体装置；和
去除所述模套以暴露所述第二半导体装置的所述空穴和所述第二半导体装置的所述侧壁。
20.根据权利要求19所述的方法，其中所述半导体装置模块另外包括将所述第一半导体装置电连接到所述载体的导线。
21.根据权利要求19所述的方法，其中所述第二半导体装置具有表面，且执行所述包封以使得所述包封物具有比所述第二半导体装置的所述表面低第一距离的第一表面，所述第一距离介于大约22μm到大约65μm的范围内。
22.根据权利要求21所述的方法，其中移动所述模套包括使所述模套施加压力，其中所述压力介于大约85吨到大约100吨的范围内。
23.根据权利要求21所述的方法，其中所述第一距离介于大约50μm到大约65μm的范围内。
24.根据权利要求21所述的方法，其中所述第一距离介于大约22μm到大约40μm的范围内。
25.根据权利要求19所述的方法，其中所述膜具有介于大约25μm到大约200μm范围内的厚度。
26.一种用于制造半导体装置封装的方法，其包括：
提供半导体装置模块，所述半导体装置模块包括：
载体；
第一半导体装置，其安置于所述载体上；和
第二半导体装置，其安置于所述第一半导体装置上，所述第二半导体装置限定空穴；
确定压力参数；
确定所述第二半导体装置的表面与所述载体的表面之间的距离；
基于所述压力参数和所述距离来确定膜厚度；
将具有所述膜厚度的膜安置于模套上；和
使用所述模套来包封所述第一半导体装置和所述第二半导体装置。
CN201810444637.8A 2018-03-23 2018-05-10 半导体装置封装及制造其的方法 Pending CN110294452A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/934,582 US20190295914A1 (en) 2018-03-23 2018-03-23 Semiconductor device package and a method of manufacturing the same
US15/934,582 2018-03-23

Publications (1)

Publication Number Publication Date
CN110294452A true CN110294452A (zh) 2019-10-01

Family

ID=67983747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810444637.8A Pending CN110294452A (zh) 2018-03-23 2018-05-10 半导体装置封装及制造其的方法

Country Status (2)

Country Link
US (1) US20190295914A1 (zh)
CN (1) CN110294452A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11562969B2 (en) * 2019-09-12 2023-01-24 Advanced Semiconductor Engineering, Inc. Semiconductor device package including reinforced structure

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652341A (zh) * 2004-02-02 2005-08-10 松下电器产业株式会社 光学器件
CN101331080A (zh) * 2005-10-14 2008-12-24 意法半导体股份有限公司 用于集成器件的衬底级组件、其制造工艺及相关集成器件
US7564123B1 (en) * 2008-05-19 2009-07-21 Powertech Technology Inc. Semiconductor package with fastened leads
CN103489797A (zh) * 2012-06-12 2014-01-01 星科金朋有限公司 具有薄膜辅助的集成电路封装系统及其制造方法
EP2680304A2 (en) * 2012-06-28 2014-01-01 Freescale Semiconductor, Inc. Film-assist molded gel-fill cavity package with overflow reservoir
CN103972219A (zh) * 2013-01-29 2014-08-06 Lg伊诺特有限公司 灯单元
CN105621343A (zh) * 2014-11-26 2016-06-01 意法半导体股份有限公司 用于诸如mems压力传感器之类的对机械和热机械应力敏感的半导体器件的封装
CN106531715A (zh) * 2015-09-11 2017-03-22 联发科技股份有限公司 系统级封装及用于制造系统级封装的方法
CN107342235A (zh) * 2016-04-29 2017-11-10 台湾积体电路制造股份有限公司 堆叠式封装装置的制造方法
US20180061805A1 (en) * 2016-08-31 2018-03-01 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016006704T5 (de) * 2016-04-02 2018-12-13 Intel Corporation Halbleiterbaugruppe mit abgestütztem gestapeltem Halbleiterplättchen

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652341A (zh) * 2004-02-02 2005-08-10 松下电器产业株式会社 光学器件
CN101331080A (zh) * 2005-10-14 2008-12-24 意法半导体股份有限公司 用于集成器件的衬底级组件、其制造工艺及相关集成器件
US7564123B1 (en) * 2008-05-19 2009-07-21 Powertech Technology Inc. Semiconductor package with fastened leads
CN103489797A (zh) * 2012-06-12 2014-01-01 星科金朋有限公司 具有薄膜辅助的集成电路封装系统及其制造方法
EP2680304A2 (en) * 2012-06-28 2014-01-01 Freescale Semiconductor, Inc. Film-assist molded gel-fill cavity package with overflow reservoir
CN103972219A (zh) * 2013-01-29 2014-08-06 Lg伊诺特有限公司 灯单元
CN105621343A (zh) * 2014-11-26 2016-06-01 意法半导体股份有限公司 用于诸如mems压力传感器之类的对机械和热机械应力敏感的半导体器件的封装
CN106531715A (zh) * 2015-09-11 2017-03-22 联发科技股份有限公司 系统级封装及用于制造系统级封装的方法
CN107342235A (zh) * 2016-04-29 2017-11-10 台湾积体电路制造股份有限公司 堆叠式封装装置的制造方法
US20180061805A1 (en) * 2016-08-31 2018-03-01 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same

Also Published As

Publication number Publication date
US20190295914A1 (en) 2019-09-26

Similar Documents

Publication Publication Date Title
US9818665B2 (en) Method of packaging a semiconductor chip using a 3D printing process and semiconductor package having angled surfaces
CN105470212B (zh) 用于半导体器件的封装及其组装方法
CN109891430B (zh) 指纹传感器模块以及用于制造指纹传感器模块的方法
US9546089B1 (en) Pressure sensor and packaging method thereof
US20220285249A1 (en) Bottom package exposed die mems pressure sensor integrated circuit package design
US9899290B2 (en) Methods for manufacturing a packaged device with an extended structure for forming an opening in the encapsulant
CN106373946A (zh) 堆叠裸片的应力隔离特征
CN104422553A (zh) 微机械传感器装置及相应的制造方法
CN102009946A (zh) 制造包含微结构化或纳米结构化的元器件的构件的方法
CN108100985A (zh) 用于传感器应用的有贯穿端口的半导体封装体和制造方法
CN106033753A (zh) 封装模块及其基板结构
CN108735686A (zh) 半导体封装装置和其制造方法
KR102437933B1 (ko) 3d 플렉스-포일 패키지
CN109545768A (zh) 具有采用改善引线设计的引线框架的封装体及其制造
US11501553B2 (en) Cost-efficient fingerprint sensor component and manufacturing method
CN104051399B (zh) 晶圆级芯片尺寸封装中间结构装置和方法
CN110294452A (zh) 半导体装置封装及制造其的方法
US11655143B2 (en) Semiconductor component and method for producing same
CN103367174A (zh) 制造半导体器件的方法以及半导体器件
CN109616489A (zh) 照相机模块及其制造方法
CN105264657B (zh) 模塑封装以及其制造方法
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
CN104760920B (zh) 具有mems ic的紧凑电子封装体和相关方法
TWI729681B (zh) 光學封裝結構
CN104465545A (zh) 半导体封装件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination