CN106910723B - 半导体封装件和制造该半导体封装件的方法 - Google Patents

半导体封装件和制造该半导体封装件的方法 Download PDF

Info

Publication number
CN106910723B
CN106910723B CN201710192846.3A CN201710192846A CN106910723B CN 106910723 B CN106910723 B CN 106910723B CN 201710192846 A CN201710192846 A CN 201710192846A CN 106910723 B CN106910723 B CN 106910723B
Authority
CN
China
Prior art keywords
substrate
lattice portion
chip
semiconductor package
rib
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710192846.3A
Other languages
English (en)
Other versions
CN106910723A (zh
Inventor
顾立群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201710192846.3A priority Critical patent/CN106910723B/zh
Publication of CN106910723A publication Critical patent/CN106910723A/zh
Application granted granted Critical
Publication of CN106910723B publication Critical patent/CN106910723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

提供了一种半导体封装件和制造该半导体封装件的方法。半导体封装件包括：基板；至少一个芯片，设置在基板上；包封层，设置在基板上并包封所述至少一个芯片；以及至少一个网格部，设置在包封层中，并且包括由第一肋和第二肋限定的多个开口的主体部分。

Description

半导体封装件和制造该半导体封装件的方法
本申请是申请日为2015年7月29日、申请号为201510454059.2、题为“半导体封装件和制造该半导体封装件的方法”的专利申请的分案申请。
技术领域
本发明的示例性实施例涉及半导体封装领域，具体地讲，涉及一种半导体封装件和制造该半导体封装件的方法。
背景技术
目前，在半导体封装件中，由于半导体封装件内的各元件的热膨胀系数(Coefficient of ThermalExpansion，CTE)不同，因此会导致该半导体封装件发生翘曲现象，继而影响后续的基板的贴装工艺和切割工艺。例如，当利用诸如环氧树脂的包封材料在基板上对半导体芯片进行包封时，会因包封材料的热膨胀和收缩而导致半导体封装件发生翘曲。
图1是示出了根据现有技术的半导体封装件的翘曲的示意性剖视图，图2是示出了根据现有技术的半导体封装件的翘曲的另一示意性剖视图。
参照图1和图2，图1和图2分别示出了在将芯片(未示出)贴装到基板110上并在基板110和芯片上形成包封层130之后，半导体封装件在室温下的封装状态。包封基板110和芯片的包封层130通常在相对高的温度下固化，使得在该固化步骤期间实际上将基板110加热至该温度下。在这样的温度下，热膨胀系数不同的基板101、芯片和包封层103彼此结合，因此在温度降至室温时，包封层130的收缩会导致基板110沿其上安装了芯片的表面凹进(参见图1)的方向的翘曲，或者会导致基板110沿其上安装了芯片的表面凸起(参见图2)的方向的翘曲。
此外，随着半导体封装件的日渐轻薄化，半导体封装件的翘曲问题也越来越严重。因此，需要一种新的翘曲解决方案。
发明内容
为了解决现有技术中存在的上述问题，本发明的示例性实施例的目的在于提供一种改进的半导体封装件和制造该半导体封装件的方法。
根据本发明的实施例，提供了一种半导体封装件，所述半导体封装件包括：基板；至少一个芯片，设置在基板上；包封层，设置在基板上并包封所述至少一个芯片；以及网格部，设置在包封层中，并且包括由第一肋和第二肋限定的多个开口的主体部分。
网格部可以具有刚性和/或导电性。
网格部的主体部分的数量可以为多个，多个主体部分彼此分隔开并沿着与基板平行的方向布置，并且彼此相邻的主体部分的开口可以交错布置。
网格部还可以包括从基板向主体部分延伸并固定到第一肋和/或第二肋上的多个支撑部分。
所述包封层可以包括环氧树脂。
芯片与基板可以通过凸块或键合线电连接。
所述键合线可以为金线。
根据本发明的另一实施例，提供了一种制造半导体封装件的方法，所述方法包括：准备贴装有芯片的基板；在基板的其上贴装有芯片的表面上设置网格部，并使网格部的主体部分位于芯片之上；以及在基板上形成包封层以包封芯片和网格部，其中，网格部包括由第一肋和第二肋限定的多个开口的主体部分。
网格部还可以包括从基板向主体部分延伸并固定到第一肋和/或第二肋上的多个支撑部分，以使网格部的主体部分位于芯片之上。
根据本发明的再一实施例，提供了一种制造半导体封装件的方法，所述方法包括：准备贴装有芯片的基板；将贴装有芯片的基板设置在第二包封基底上，将网格部设置在与第二包封基底相对的第一包封基底上并使网格部面对芯片；以及在第一包封基底和第二包封基底之间的基板上形成包封层，以包封芯片和网格部，其中，网格部包括由第一肋和第二肋限定的多个开口的主体部分。
网格部还可以包括从基板向主体部分延伸并固定到第一肋和/或第二肋上的多个支撑部分。
如上所述，在半导体封装件中，通过在包封层中形成网格部，将包封层分割为具有若干个块的结构，限制了包封层的膨胀，从而降低了半导体封装件的翘曲。另外，由于网格部具有刚性和/或导电性，因此能够减少半导体封装件的信号干扰，增强半导体封装件的机械强度，并且改善半导体封装件的散热性。
附图说明
通过以下结合附图对实施例的描述，这些和/或其它方面将变得清楚且更容易理解，在附图中：
图1是示出了根据现有技术的半导体封装件的翘曲的示意性剖视图；
图2是示出了根据现有技术的半导体封装件的翘曲的另一示意性剖视图；
图3是示出了根据本发明的示例性实施例的半导体封装件的结构示意图；
图4是示出了图3中的部分A的网格部的透视图；
图5是示出了网格部包括多个主体部分的半导体封装件的图；
图6A至图6C是示出了根据本发明的示例性实施例的制造半导体封装件的方法的剖视图；
图7A至图7C是示出了根据本发明的另一示例性实施例的制造半导体封装件的方法的剖视图。
具体实施方式
现在将参照附图更充分地描述本发明的实施例，在附图中示出了本发明的示例性实施例。然而，本发明可以以许多不同的形式实施，而不应被解释为局限于在此阐述的实施例；相反，提供这些实施例使得本公开将是彻底的和完整的，并且这些实施例将向本领域的普通技术人员充分地传达本发明的实施例的构思。在下面详细的描述中，通过示例的方式阐述了多处具体的细节，以提供对相关教导的充分理解。然而，本领域技术人员应该清楚的是，可以实践本教导而无需这样的细节。在其它情况下，以相对高的层次而没有细节地描述了公知的方法、步骤、组件和电路，以避免使本教导的多个方面不必要地变得模糊。附图中的同样的标号表示同样的元件，因此将不重复对它们的描述。在附图中，为了清晰起见，可能会夸大层和区域的尺寸和相对尺寸。
现在将在下文中参照附图更充分地描述本发明。
图3是示出了根据本发明的示例性实施例的半导体封装件100的结构示意图。
参照图3，根据本发明的当前实施例的半导体封装件100包括：基板110；芯片120，设置在基板110上；包封层130，设置在基板110上并包封芯片120；网格部140，布置在包封层130中。
根据本发明的半导体封装件100的基板110可以采用本领域常用的材料制成，在此不作特别限定。如图3所示，根据本发明的实施例的芯片120可以通过键合线150(例如，金线)与基板110电连接，然而，本发明不限于此，例如，也可以通过在芯片120和基板110之间设置凸块，以实现芯片120与基板110之间的电连接。根据本发明的示例性实施例，包封层130设置在基板110的其上贴附有芯片120的表面上并包封芯片120，从而保护芯片120免受外部环境(例如，湿气和/或空气)的影响，并使芯片120与外部绝缘。另外，包封层130可以包括环氧树脂，然而本发明并不限于此。
下面将参照图4和图5详细描述本发明的半导体封装件100的网格部140的结构。
图4是示出了图3中的部分A的网格部的透视图。图5是示出了网格部包括多个主体部分的半导体封装件的图。
参照图4，本发明的示例性实施例的半导体封装件100的网格部140可以包括主体部分141和用于支撑主体部分141的支撑部分142。
主体部分141包括第一肋1411、与第一肋相交的第二肋1412以及由第一肋1411和第二肋1412限定的开口1413。多个第一肋1411相对于彼此平行，且其排列方式为在各第一肋1411之间隔开相等的间隔。第一肋1411在第一方向(例如，图4的Y方向)上延伸。多个第二肋1412相对于彼此平行，且其排列方式为在各第二肋1412之间隔开相等的间隔。第二肋1412可以在第二方向(例如，图4的X方向)上延伸。第一肋1411和第二肋1412彼此相交以形成多个开口1413，如图4所示。
支撑部分142从基板110的其上形成有芯片120的表面向主体部分141延伸并固定到主体部分141的第一肋1411和/或第二肋1412上，从而支撑主体部分141，以使主体部分141位于包封层130中。另外，相邻支撑部分142之间的间隔可以大于将要形成在基板110上的芯片120的长度，即相邻的支撑部分142之间可以设置一个芯片120，然而，本发明并不限于此，例如，相邻的支撑部分142之间也可以设置两个或更多个芯片。支撑部分142的高度(即从基板110的其上形成有芯片120的表面到主体部分141之间的距离)可以大于设置在基板110上的芯片120的厚度，然而，本发明不限于此，例如，只要能够保证被支撑部分142支撑的主体部分141位于包封层130中的任何适合的长度即可。
根据本发明的示例性实施例，通过在包封层130中形成具有多个开口的网格部140，将包封层130分割成具有若干个块的结构，限制了包封层130的膨胀，从而减小了半导体封装件的翘曲。
根据本发明的示例性实施例，如图5所示，网格部140还可以包括多个主体部分141。多个主体部分141彼此分隔开并沿着与基板110平行的方向布置，并且彼此相邻的主体部分141的开口还可以在与基板110垂直的方向上交错地布置。通过将彼此相邻的网格部的主体部分的开口交错布置，使得包封层被分割成具有更多个独立的块的结构，从而进一步限制包封层的膨胀，改善半导体包封层的翘曲。另外，根据本发明的示例性实施例，可以将多个主体部分141形成为一体，只要满足多个主体部分在与基板垂直的方向上彼此分隔开预定距离即可。
当网格部140包括多个主体部分时，多个支撑部分142位于基板110和靠近将要形成在基板110上的芯片120的主体部分141之间，并且支撑部分142从基板110的其上形成有芯片120的表面向主体部分141延伸并固定到主体部分141的第一肋和/或第二肋上，从而支撑多个主体部分141，以使多个主体部分141均位于包封层130中。
根据本发明的示例性实施例，网格部130可以由具有刚性和/或导电的材料制成。通过由具有导电材料制成的网格部130可以在接地之后起到信号屏蔽的作用。通过由具有刚性材料制成的网格部130可以增加半导体封装件的机械强度。而且考虑到网格部具有较好的导热性，能够提高半导体封装件的散热性。
下面将参照图6A至图6C来详细地描述制造根据本发明的示例性实施例的半导体封装件的方法。
图6A至图6C是示出了根据本发明的示例性实施例的制造半导体封装件的方法的剖视图。
参照图6A，首先，准备贴装有芯片120的基板110，其中，芯片120通过键合线150与基板110连接。具体地讲，将芯片120贴装在事先准备好的基板110上，然后使芯片120与基板110通过键合线150连接，以实现芯片120与基板110之间的电连接。
接下来，参照图6B，在基板110的其上贴装有芯片120的表面上设置网格部140，并使网格部140的主体部分141位于芯片120之上。具体地讲，可以通过将网格部140的支撑部分142粘附在基板110的其上贴装有芯片120的表面上，从而使网格部140的主体部分141位于芯片120之上。
然后，参照图6C，在基板110上形成包封层130以包封芯片120和网格部140，从而形成半导体封装件100。具体地讲，可以将诸如环氧树脂的包封材料注入到基板110上并使其固化，从而包封芯片120和网格部140。
在参照图6A至图6C描述的制造根据本发明的具有网格部的半导体封装件的方法中，本领域技术人员可以选用常用方法或手段来完成其它步骤。
下面将参照图7A至图7C来详细地描述制造根据本发明的另一示例性实施例的半导体封装件的方法。
图7A至图7C是示出了根据本发明的另一示例性实施例的制造半导体封装件的方法的剖视图。
参照图7A，首先，准备贴装有芯片120的基板110，其中，芯片120通过键合线150与基板110连接。具体地讲，将芯片120贴装在事先准备好的基板110上，然后使芯片120与基板110通过键合线150连接，以实现芯片120与基板110之间的电连接。
接下来，参照图7B，将贴装有芯片120的基板110设置在第二包封基底2上，将网格部140设置在与第二包封基底2相对的第一包封基底1上并使网格部140面对芯片120。根据本发明的示例性实施例，可以将网格部140的支撑部分142与基板110接触，从而使网格部140面对芯片120。根据本发明的示例性实施例，可以通过定位孔将网格部定位并固定在第一包封基底1上，从而将网格部设置在第一包封基底1上。根据本发明的示例性实施例，第一包封基底1和第二包封基底2可以是后续执行真空注入包封材料时所使用的基底。
然后，参照图7C，在第一包封基底1和第二包封基底2之间的基板110上形成包封层130，以包封芯片120和网格部140，从而形成半导体封装件100。具体地讲，可以将诸如环氧树脂的包封材料注入到基板110上并使其固化，从而包封芯片120和网格部140。
在参照图7A至图7C描述的制造根据本发明的具有网格部的半导体封装件的方法中，本领域技术人员可以选用常用方法或手段来完成其它步骤。
在本发明的半导体封装件中，通过在包封层中设置网格部，可以将包封层分割成具有若干个块的结构，限制了包封层的膨胀，从而降低了半导体封装件的翘曲。
另外，由于网格部具有刚性和/或导电性，因此能够减少半导体封装件的信号干扰，增强半导体封装件的机械强度，并且改善了半导体封装件的散热性。
虽然已经参照本发明的示例性实施例具体地示出并描述了本发明，但是本领域普通技术人员将理解，在不脱离如所附权利要求和它们的等同物所限定的本发明的精神和范围的情况下，可以在此做出形式和细节上的各种改变。应当仅仅在描述性的意义上而不是出于限制的目的来考虑实施例。因此，本发明的范围不是由本发明的具体实施方式来限定，而是由权利要求书来限定，该范围内的所有差异将被解释为包括在本发明中。

Claims (10)

1.一种半导体封装件，其特征在于所述半导体封装件包括：
基板；
至少一个芯片，设置在基板上；
包封层，设置在基板上并包封所述至少一个芯片；以及
网格部，设置在包封层中，并且包括由第一肋和第二肋限定的多个开口的主体部分,
其中，网格部包括多个主体部分，所述多个主体部分彼此分隔开并在与基板垂直的方向上堆叠。
2.根据权利要求1所述的半导体封装件，其特征在于网格部具有刚性和/或导电性。
3.根据权利要求1所述的半导体封装件，其特征在于多个主体部分彼此分隔开并沿着与基板平行的方向布置，并且彼此相邻的主体部分的开口交错布置。
4.根据权利要求1所述的半导体封装件，其特征在于网格部还包括从基板向主体部分延伸并固定到第一肋和/或第二肋上的多个支撑部分。
5.根据权利要求1所述的半导体封装件，其特征在于所述包封层包括环氧树脂。
6.根据权利要求1所述的半导体封装件，其特征在于芯片与基板通过凸块或键合线电连接。
7.一种制造半导体封装件的方法，其特征在于所述方法包括：
准备贴装有芯片的基板；
在基板的其上贴装有芯片的表面上设置网格部，并使网格部的主体部分位于芯片之上；以及
在基板上形成包封层以包封芯片和网格部，
其中，网格部的主体部分包括由第一肋和第二肋限定的多个开口，
其中，网格部包括多个主体部分，所述多个主体部分彼此分隔开并在与基板垂直的方向上堆叠。
8.根据权利要求7所述的方法，其特征在于网格部还包括从基板向主体部分延伸并固定到第一肋和/或第二肋上的多个支撑部分，以使网格部的主体部分位于芯片之上。
9.一种制造半导体封装件的方法，其特征在于所述方法包括：
准备贴装有芯片的基板；
将贴装有芯片的基板设置在第二包封基底上，将网格部设置在与第二包封基底相对的第一包封基底上并使网格部面对芯片；以及
在第一包封基底和第二包封基底之间的基板上形成包封层，以包封芯片和网格部，
其中，网格部包括由第一肋和第二肋限定的多个开口的主体部分，
其中，网格部包括多个主体部分，所述多个主体部分彼此分隔开并在与基板垂直的方向上堆叠。
10.根据权利要求9所述的方法，其特征在于网格部还包括从基板向主体部分延伸并固定到第一肋和/或第二肋上的多个支撑部分。
CN201710192846.3A 2015-07-29 2015-07-29 半导体封装件和制造该半导体封装件的方法 Active CN106910723B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710192846.3A CN106910723B (zh) 2015-07-29 2015-07-29 半导体封装件和制造该半导体封装件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710192846.3A CN106910723B (zh) 2015-07-29 2015-07-29 半导体封装件和制造该半导体封装件的方法
CN201510454059.2A CN105140190A (zh) 2015-07-29 2015-07-29 半导体封装件和制造该半导体封装件的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510454059.2A Division CN105140190A (zh) 2015-07-29 2015-07-29 半导体封装件和制造该半导体封装件的方法

Publications (2)

Publication Number Publication Date
CN106910723A CN106910723A (zh) 2017-06-30
CN106910723B true CN106910723B (zh) 2019-05-24

Family

ID=54725488

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510454059.2A Pending CN105140190A (zh) 2015-07-29 2015-07-29 半导体封装件和制造该半导体封装件的方法
CN201710192846.3A Active CN106910723B (zh) 2015-07-29 2015-07-29 半导体封装件和制造该半导体封装件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510454059.2A Pending CN105140190A (zh) 2015-07-29 2015-07-29 半导体封装件和制造该半导体封装件的方法

Country Status (2)

Country Link
KR (1) KR102432860B1 (zh)
CN (2) CN105140190A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128766A (zh) * 2019-12-20 2020-05-08 江苏长电科技股份有限公司 一种改善翘曲的封装方法
CN111465169A (zh) * 2020-03-25 2020-07-28 万安裕维电子有限公司 一种防翘曲pcb板
CN113345846B (zh) * 2021-06-03 2022-03-22 长鑫存储技术有限公司 封装结构及用于制造封装结构的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1849052A (zh) * 2005-04-05 2006-10-18 鸿富锦精密工业（深圳）有限公司 电磁干扰屏蔽封装体及其制程
US20110169150A1 (en) * 2010-01-13 2011-07-14 Advanced Semiconductor Engineering, Inc. Semiconductor Package with Single Sided Substrate Design and Manufacturing Methods Thereof
CN102347305A (zh) * 2011-10-24 2012-02-08 上海凯虹科技电子有限公司 引线框架的阵列结构
CN103715150A (zh) * 2012-09-30 2014-04-09 申宇慈 芯片帽及戴有芯片帽的倒装芯片封装

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166772A (en) * 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
US6707168B1 (en) * 2001-05-04 2004-03-16 Amkor Technology, Inc. Shielded semiconductor package with single-sided substrate and method for making the same
US6627987B1 (en) * 2001-06-13 2003-09-30 Amkor Technology, Inc. Ceramic semiconductor package and method for fabricating the package
US7122891B2 (en) * 2003-12-23 2006-10-17 Intel Corporation Ceramic embedded wireless antenna
US7787250B2 (en) * 2007-12-28 2010-08-31 Universal Scientific Industrial (Shanghai) Co., Ltd. Metallic cover of miniaturization module
JP5633210B2 (ja) * 2010-06-28 2014-12-03 富士通セミコンダクター株式会社 半導体装置
US8293572B2 (en) * 2011-01-20 2012-10-23 ADL Engineering Inc. Injection molding system and method of chip package
US9237647B2 (en) * 2013-09-12 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with through molding via

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1849052A (zh) * 2005-04-05 2006-10-18 鸿富锦精密工业（深圳）有限公司 电磁干扰屏蔽封装体及其制程
US20110169150A1 (en) * 2010-01-13 2011-07-14 Advanced Semiconductor Engineering, Inc. Semiconductor Package with Single Sided Substrate Design and Manufacturing Methods Thereof
CN102347305A (zh) * 2011-10-24 2012-02-08 上海凯虹科技电子有限公司 引线框架的阵列结构
CN103715150A (zh) * 2012-09-30 2014-04-09 申宇慈 芯片帽及戴有芯片帽的倒装芯片封装

Also Published As

Publication number Publication date
KR20170015077A (ko) 2017-02-08
CN106910723A (zh) 2017-06-30
KR102432860B1 (ko) 2022-08-16
CN105140190A (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
US11776945B2 (en) Package-on-package structure including a thermal isolation material
US5841192A (en) Injection molded ball grid array casing
CN108807333A (zh) 半导体器件封装和半导体设备
CN103346136B (zh) 功率模块及其封装方法
CN205428897U (zh) 电子装置
CN106910723B (zh) 半导体封装件和制造该半导体封装件的方法
US20170127567A1 (en) Electronic device equipped with a heat sink
US8368192B1 (en) Multi-chip memory package with a small substrate
CN109390239A (zh) 半导体封装件的制造方法
JP2009513029A (ja) 封止の改善された半導体装置
CN103915405A (zh) 半导体器件和制造半导体器件的方法
CN105609490B (zh) 一种复合传感器模块的封装结构及其制造方法
CN109671696A (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN104425426A (zh) 压力传感器装置及装配方法
CN209418492U (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
US8906749B2 (en) Method for fabricating a semiconductor device
CN104282635B (zh) 具有互锁连接的半导体模块
CN203367261U (zh) 功率模块
CN205004326U (zh) 集成电路器件
CN105990304A (zh) 芯片封装结构及其制造方法
CN109742032A (zh) 包括两步包封的制造电子器件的方法和相关器件
TW201308548A (zh) 小基板多晶片記憶體封裝構造
CN106571343A (zh) 集成被动元件的晶圆级扇出型封装件及其制造方法
KR101391081B1 (ko) 플립칩 반도체 패키지 및 그 제조방법
US20050258552A1 (en) Semiconductor molding method and structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant