CN108807333A - 半导体器件封装和半导体设备 - Google Patents

半导体器件封装和半导体设备 Download PDF

Info

Publication number
CN108807333A
CN108807333A CN201810258640.0A CN201810258640A CN108807333A CN 108807333 A CN108807333 A CN 108807333A CN 201810258640 A CN201810258640 A CN 201810258640A CN 108807333 A CN108807333 A CN 108807333A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor chip
semiconductor packages
built
packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810258640.0A
Other languages
English (en)
Other versions
CN108807333B (zh
Inventor
任允赫
李稀裼
申宅均
赵汊济
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108807333A publication Critical patent/CN108807333A/zh
Application granted granted Critical
Publication of CN108807333B publication Critical patent/CN108807333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供了一种半导体器件封装和半导体设备。所述半导体器件封装包括：第一半导体封装、第二半导体封装以及位于第一半导体封装和第二半导体封装之间的内插板。第一半导体封装包括第一半导体封装衬底和第一半导体芯片。第二半导体封装包括第二半导体封装衬底和第二半导体芯片。内插板将第一半导体封装电连接到第二半导体封装，并且包括穿过内插板的第一内插板孔。第一半导体芯片包括从第一部分突出的第二部分，并且第二部分插入到第一内插板孔中。

Description

半导体器件封装和半导体设备
相关申请的交叉引用
本公开要求2017年4月26日在韩国知识产权局提交的题为 “SemiconductorDevice Package and Method for Fabricating the Same”的韩国专利申请No.10-2017-0053633的优先权，其全部公开通 过引用合并于此。
技术领域
本文所述的一个或多个实施例涉及一种半导体器件封装和用于制 造半导体器件封装的方法。
背景技术
减小电子器件的大小仍然是系统设计人员的目标。一种减小电子器 件大小的方法是减小这些器件中的半导体器件封装的厚度。减小半导体 器件封装的厚度带来了这些封装中半导体芯片所产生的热量的有效散 逸的问题。
发明内容
根据一个或多个实施例，一种半导体器件封装包括：第一半导体封 装，所述第一半导体封装包括第一半导体封装衬底和第一半导体芯片； 第二半导体封装，所述第二半导体封装包括第二半导体封装衬底和第二 半导体芯片；以及内插板，位于所述第一半导体封装和所述第二半导体 封装之间以将所述第一半导体封装电连接到所述第二半导体封装，其中 所述内插板包括穿过所述内插板的第一内插板孔，并且其中所述第一半 导体芯片包括第一部分和从第一部分突出并插入到所述第一内插板孔 中的第二部分。
根据一个或多个其他实施例，一种半导体器件封装包括：第一半导 体封装，所述的一半导体封装包括第一半导体封装衬底和第一半导体芯 片，所述第一半导体芯片包括第一部分和从所述第一部分突出的第二部 分；第二半导体封装，所述第二半导体封装包括第二半导体封装衬底和 第二半导体芯片；内插板，位于所述第一半导体封装和所述第二半导体 封装之间，所述内插板包括暴露所述第二部分的第一内插板孔，所述内 插板包括面向第二表面的第一表面；以及连接器，位于所述内插板的第 一表面上，其中所述第一部分的宽度大于所述第二部分的宽度，并且其 中所述第一部分的一部分与所述连接器重叠。
根据一个或多个其他实施例，一种装置包括：第一半导体封装；第 二半导体封装；以及内插板，用于将所述第一半导体封装电连接到所述 第二半导体封装，其中所述内插板包括孔，并且所述第一半导体封装中 的半导体芯片的第一部分在所述孔中并且沿着所述第二半导体封装的 方向延伸。
附图说明
通过参考附图详细描述示例性实施例，特征对于本领域技术人员将 变得显而易见，在附图中：
图1至图24示出了半导体器件封装的实施例；以及
图25A至图25D、图26A、图26B、图27A至图27C、图28A至图 28D、图29A和图29B示出了用于制造半导体器件封装的方法的实施例 中的各个阶段。
具体实施方式
图1示出了半导体器件封装的实施例。图2A和图2B示出了根据一 个或多个实施例的沿着图1中的线A-A'截取的截面图。图2C示出了图 2A中的区域k的实施例的放大图。图3示出了半导体器件封装中的半 导体芯片的实施例。图4A至4C示出了根据一些实施例的沿着图1中的 线A-A'截取的截面图。
图1示出了上面将要安装多个半导体封装的衬底10的一部分区域 的实施例。图1中，为了说明清楚，仅示出了衬底10和内插板300。 在图2A、图2B和图4A至图4C中，为了清楚说明，未示出衬底10。
参考图1和图2A，根据一些实施例的半导体器件封装可以包括第 一半导体封装100和第二半导体封装200，并且内插板300位于衬底10 上。第一半导体封装100可以位于在衬底10上。第一半导体封装100 可以包括第一半导体封装衬底101、第一半导体芯片110和第一模塑材 料120。
第一半导体封装衬底101可以是用于封装的衬底，例如印刷电路板 (PCB)或陶瓷衬底。第一半导体封装衬底101可以包括彼此面对的第 一表面和第二表面。第一半导体芯片110可以安装在第一半导体封装衬 底101的第一表面上。第一连接元件(例如连接器)103可以附着到第 一半导体封装衬底101的第二表面。示出了预定数量的第一连接元件 (或连接器)103。在另一实施例中，不同数量的第一连接元件103可 以附着到第一半导体封装衬底101的第二表面。
第一连接元件103可以是例如是导电球或焊球。例如，第一连接元 件103可以是导电块、导电间隔件和引脚栅格阵列(PGA)之一。第一 半导体封装100可以通过第一连接元件103电连接到外部器件。
第一半导体芯片110可以是例如倒装芯片。第一半导体芯片110 的下表面可以是第一半导体器件电路区域111。第二连接元件113可以 位于第一半导体器件电路区域111中。第二连接元件113可以是例如焊 球或导电块。
第一半导体芯片110可以通过第二连接元件113电连接到第一半导 体封装衬底101。示出了预定数量的第二连接元件113。其他实施例中 可以包括不同数量的第二连接元件113。
参考图1、图2A和图3，第一半导体芯片110的形状可以是例如阶 梯形状。在一些实施例中，第一部分110_1的宽度W1可以大于第二部 分110_2的宽度W2。第一半导体芯片110可以包括第一部分110_1和 第二部分110_2。第二部分110_2可以从第一部分110_1突出。在一些 实施例中，第一部分110_1可以包括例如第一半导体器件电路区域111。 在一些实施例中，第一部分110_1和第二部分110_2可以彼此连接。
第一部分110_1和第二部分110_2中的每一个可以是一个第一半导 体芯片110的一部分。在一个实施例中，第一部分110_1和第二部分 110_2可以是不同的半导体芯片。在一个实施例中，第一半导体芯片110 可以包括两个不同的半导体芯片。
第一半导体芯片110的形状可以不同于图2A所示的形状。例如， 参考图2B的半导体封装100’，第一半导体芯片110'的形状可以没有 任何阶梯。第一半导体芯片110'的第一部分110'_1可以是没有插入到 第一内插板孔300h_1中的部分。第一半导体芯片110'的第二部分 110'_2可以插入到第一内插板孔300h_1中。第一半导体芯片110'可以 是一个半导体芯片，或者在另一个实施例中可以包括多个半导体芯片的 堆叠。
再次参考图1和图2A，第一模塑材料120可以包括用于接纳第三 连接元件310的孔310h。第一模塑材料120可以完全填充第一半导体 芯片110和第一半导体封装衬底101之间的空间。第一模塑材料120可 以完全包围第一部分110_1的侧表面和第三连接元件310的侧表面。第 一模塑材料120可以完全填充例如第一半导体芯片的第一部分110_1的 上表面和内插板300之间的空间。
例如，第一模塑材料120可以仅包围第二部分110_2的侧表面的一 部分。在一个实施例中，第一模塑材料120可以完全填充第一部分110_1 的上表面和内插板300之间的空间，但是可以不接触第二部分110_2的 侧表面。相应地，第二部分110_2的侧表面和第一模塑材料120之间可 以存在空白空间。第一模塑材料120可以是例如环氧模塑料(EMC)。
第二半导体封装200可以在衬底10上，并且可以包括第二半导体 封装衬底201、第二半导体芯片210和第二模塑材料220。
第二半导体封装衬底201可以与第一半导体封装衬底101相同或不 同。第二半导体封装衬底201可以包括彼此面对的第一表面和第二表 面。第二半导体芯片210可以安装在第二半导体封装衬底201的第一表 面上。第四连接元件203可以附着到第二半导体封装衬底201的第二表 面。第四连接元件203可以与第一连接元件103相同或不同。第二半导 体封装200可以通过第四连接元件203电连接到外部器件或另一半导体 封装。
第二半导体芯片210可以通过第一粘合件215附着到第二半导体封 装衬底201。第二半导体芯片210可以通过例如第五连接元件213电连 接到第二半导体封装衬底201。第二半导体芯片210的上表面可以是第 二半导体器件电路区域211。第五连接元件213可以例如是引线接合。 第二半导体芯片210是一个半导体芯片，或者在另一个实施例中可以包 括多个半导体芯片的堆叠。
第一半导体芯片110和第二半导体芯片210中的每一个可以是例如 存储器芯片、逻辑芯片或其他类型的芯片。当第一半导体芯片110和/ 或第二半导体芯片210是逻辑芯片时，考虑将要执行的操作，对第一半 导体芯片110和/或第二半导体芯片210进行各种设计。当第一半导体 芯片110和/或第二半导体202是存储器芯片时，存储器芯片可以是例 如非易失性存储器芯片。
第二模塑材料220可以位于第二半导体封装衬底201上。第二模塑 材料220可以密封第二半导体封装衬底201的上表面、第二半导体芯片 210和第五连接元件213。第二模塑材料220可以包括例如与第一模塑 材料120相同的材料。
内插板300可以位于第一半导体封装100与第二半导体封装200 之间。内插板300可以将第一半导体封装100电连接到第二半导体封装 200。内插板300可以包括彼此面对的第一表面和第二表面。内插板300 上的半导体封装的连接元件可以位于内插板300的第一表面上。第三连 接元件310可以附着到内插板300的第二表面。内插板300可以包括穿 过内插板300的第一内插板孔300h_1。第一内插板孔300h_1可以从内 插板300的第一表面延伸到第二表面。
在一些实施例中，第二半导体封装200可以位于第一半导体封装 100上。例如，第一半导体封装100和第二半导体封装200可以具有封 装上封装(PoP)结构。第一半导体芯片110的第一部分110_1可以位 于第二部分110_2和第一半导体封装衬底101之间。内插板300可以位 于第一半导体封装100与第二半导体封装200之间。可以将第三连接元 件310插入第一模塑材料120的孔310h中。第四连接元件203可以位 于内插板300的第一表面上。例如，第四连接元件203可以位于内插板300的第一表面和第二半导体封装衬底201之间。第四连接元件203可 以位于内插板300的第一表面上除了形成第一内插板孔300h_1的部分 之外的部分上。
第一半导体封装衬底101可以通过第三连接元件310电连接到内插 板300。内插板300可以通过第四连接元件203电连接到第二半导体封 装衬底201。
可以将第一半导体芯片的第二部分110_2插入到第一内插板孔 300h_1中。例如，如图1所示，当从内插板300的第一表面向内插板 300的第二表面的方向上观察时，第一内插板孔300h_1可以暴露第一 半导体芯片的第二部分110_2。
第一半导体芯片的第二部分110_2可以从内插板300的第一表面的 上表面突出。在一个实施例中，根据半导体芯片制造工艺，第二部分 110_2可以不从内插板300的第一表面的上表面突出。
参考图1、图2A和图2C，第一半导体芯片的第一部分的部分110_1a 可以至少部分地与第四_第一连接元件203_1重叠。重叠方向可以是例 如相对于第一半导体安装衬底101的垂直方向。例如，第四连接元件 203可以包括用于将内插板300与第二半导体封装200电连接的多个连 接元件。例如，第四连接元件203的多个连接元件可以包括第四-第一 连接元件203_1。第四_第一连接元件203_1可以是第四连接元件203 中的多个连接元件中最靠近第一内插板孔300h_1的连接元件。第一半 导体芯片的第一部分的部分110_1a可以是包括第一半导体芯片的第一 部分的端部110_1e的部分。例如，第一半导体芯片的第一部分的部分 110_1a可以不与第一半导体芯片的第二部分110_2重叠。
再次参考图1和图2A，空白空间可以位于第一内插板孔300h_1的 侧壁与第一半导体芯片的第二部分110_2的侧壁之间。例如，第一内插 板孔300h_1的面积可以大于第一半导体芯片的第二部分110_2的上表 面的面积。而且例如，空白空间可以位于第一半导体芯片的第二部分 110_2的上表面与第二半导体封装衬底201的第二表面之间。
如图4A所示，第四连接元件203'和焊盘203p可以位于第一半导 体芯片110的上表面和第二半导体封装衬底201的第二表面之间。第四 连接元件203'可以包括用于将第一半导体封装100的热量传递到外部 的材料(例如传热材料)。焊盘203p可以是例如包括易浸润材料的浸 润层。焊盘203p可以是例如金属浸润层。第一半导体芯片110可以通 过第四连接元件203’和第一半导体芯片110的上表面上的焊盘203p 热连接到第二半导体封装200。
传热材料可以例如位于第一内插板孔300h_1的侧壁与第一半导体 芯片的第二部分110_2的侧壁之间。此外例如，如图4B所示，传热材 料层400可以进一步形成在第一半导体芯片的第二部分110_2的上表面 与第二半导体封装衬底201的第二表面之间。传热材料层400可以是例 如热界面材料(TIM)。图4B中，传热材料层400仅形成在第一半导体 芯片的第二部分110_2的上表面和第二半导体封装衬底201的第二表面 之间。
在一个实施例中，传热材料层400可以部分地沿着第一半导体芯片 的第二部分110_2的侧壁，以及在第一半导体芯片的第二部分110_2的 上表面与第二半导体封装衬底201的第二表面之间形成。传热材料层 400可以填充第一半导体芯片的第二部分110_2的侧壁与第一内插板孔 300h_1的侧壁之间的空白空间的至少一部分。第一半导体芯片110可以通过传热材料层400热连接到第二半导体封装200。
如图4C所示，插入粘合层401可以位于传热材料层400与第二半 导体封装衬底201的第二表面之间。
根据一些实施例，在半导体器件封装中，可以将第一半导体芯片 110的一部分插入到第一内插板孔300h_1中以增加第一半导体芯片110 的整体厚度。当第一半导体芯片110的整体厚度增加时，第一半导体芯 片110产生的热量可以沿水平方向有效传递。当热量沿水平方向有效传 递时，热阻减小并且可以提高半导体器件封装的性能。此外，当热量沿水平方向有效传递时，半导体芯片内的温度分布变得均匀。由此，可以 提高半导体器件封装的可靠性。
根据一些实施例，在半导体器件封装中，可以将第一半导体芯片的 第二部分110_2插入到第一中间层孔300h_1中。因此，第一半导体芯 片110产生的热量可以沿垂直方向有效传递。当热量沿垂直方向有效传 递时，热阻减小并且可以提高半导体器件封装的性能。
图5示出了半导体器件封装的另一实施例。图6A示出了根据一个 实施例的沿图5中的线B-B’截取的截面图。图6B示出了图6A中的区 域l的放大图的实施例。图7示出了根据一个实施例的沿图5中的线 B-B’截取的截面图。图5仅示出了上面可以安装多个半导体封装的衬 底10的部分区域。图5中，为了说明清楚，仅示出了衬底10和中间层 300。
参考图5和图6A，第一半导体封装100可以位于第二半导体封装 200上。第一半导体封装100包括第一半导体封装衬底101、第一半导 体芯片110、第二连接元件113、第二粘合件115和第一模塑材料120。 第一半导体封装衬底101可以包括穿过第一半导体封装衬底101的第一 衬底孔101h_1。第一衬底孔101h_1可以从第一半导体封装衬底101的 第一表面延伸到第二表面。
第一半导体芯片110的上表面可以是第一半导体器件电路区域 111。第二连接元件113可以是例如引线接合。第一半导体芯片110可 以通过第二连接元件113电连接到第一半导体封装衬底101。
第一半导体芯片120A可以通过第二粘合件121A附着到封装衬底 101。第二粘合件115可以布置在第一半导体芯片的第一部分110_1与 第一半导体封装衬底101之间。
第一模塑材料120可以密封第一半导体封装衬底101的第一表面、 第一半导体芯片110、第二连接元件113和第二粘合件115。
第二半导体封装200包括第二半导体封装衬底201、第二半导体芯 片210、第五连接元件113和第二模塑材料220。第二半导体芯片210 可以是倒装芯片。第二半导体芯片210的下表面可以是第二半导体器件 电路区域211。第五连接元件213可以在第二半导体器件电路区域211 中。第五连接元件213可以是例如焊球或导电块。
第二模塑材料220可以包括用于接纳第三连接元件310的孔310h。 第二模塑材料220可以完全填充第二半导体芯片210和第二半导体封装 衬底201之间的空间。第二模塑材料220可以完全包围第二半导体芯片 210的侧表面和第三连接元件310的侧表面。第二模塑材料220可以位 于第二半导体芯片210的上表面上以覆盖第二半导体芯片210的上表 面。在一个实施例中，第二模塑材料220可以仅覆盖第二半导体芯片 210的上表面的一部分。
第一连接元件103可以位于内插板300的第一表面上。第一连接元 件103可以位于内插板300的第一表面和第一半导体封装衬底101之 间。第一连接元件103可以位于内插板300的第一表面上除了形成第一 内插板孔300h_1的部分之外的部分上。
第一半导体封装衬底101可以通过第一连接元件103电连接到内插 板300。内插板300可以通过第三连接元件310电连接到第二半导体封 装衬底201。
第一半导体芯片的第一部分110_1可以包括第一半导体器件电路 区域111。参考图5、6A和6B，第一半导体芯片的第一部分的部分110_1a 可以至少部分地与第一连接元件103_1重叠。重叠方向可以是例如相对 于第二半导体安装衬底201的垂直方向。
第一连接元件103可以包括例如用于将内插板300电连接到第一半 导体封装100的多个连接元件。在一个实施例中，第一连接元件103的 多个连接元件可以包括第一_第一连接元件103_1。第一_第一连接元件 103_1可以是第一连接元件103中的多个连接元件中最靠近第一内插板 孔300h_1和第一衬底孔101h_1的连接元件。
再次参考图5和图6A，第一半导体芯片的第一部分的宽度W1可以 大于第一半导体芯片的第二部分的宽度W2。第一半导体芯片的第二部 分110_2可以通过第一衬底孔101h_1插入到第一内插板孔300h_1中。 第一半导体芯片的第二部分110_2可以位于第一半导体芯片的第一部 分110_1与第二半导体芯片210之间。当沿着从内插板300的第二表面 向内插板300的第一表面的方向观察时，可以通过第一衬底孔101h_1 和第一内插板孔300h_1暴露第一半导体芯片的第二部分110_2。当从 内插板300的第一表面向内插板300的第二表面观察时，可以暴露第二 模塑材料220，如图5所示。
第一半导体芯片的第二部分110_2可以不从内插板300的第二表面 突出。空白空间可以位于第一半导体芯片的第二部分110_2的上表面和 第二模塑材料220的上表面之间。此外，空白空间可以位于第一半导体 芯片的第二部分110_2的侧壁与第一衬底孔101h_1的侧壁之间以及第 一半导体芯片的第二部分110_2的侧壁与第一内插板孔300h_1的侧壁之间。例如，第一内插板孔300h_1的面积和第一衬底孔101h_1的面积 可以大于第一半导体芯片的第二部分110_2的上表面的面积。
在一个实施例中，如图7所示，传热材料层400可以进一步形成在 第一半导体芯片的第二部分110_2的上表面和第二模塑材料220的上表 面之间。此外例如，传热材料层400可以填充形成在第一内插板孔 300h_1的侧壁与第一半导体芯片的第二部分110_2的侧壁之间的空白 空间的至少一部分。传热材料层400可以进一步包括可选的插入粘合 层。
图8A示出了根据实施例的沿图1中的线A-A’截取的截面图。图 8B示出了根据实施例的图8A中的区域m的放大图。图9示出了根据实 施例的沿图1的线A-A’截取的截面图。
参考图1、图2A和图8A，第二半导体封装200可以位于第一半导 体封装100上。图2A的半导体器件封装和图8A的半导体器件封装可以 基本相同，除了第一半导体芯片的第二衬底孔201h和第二部分110_2 之外。第二半导体封装衬底201可以包括上面布置有第二半导体芯片 210的第一表面和上面附着有第四连接元件203的第二表面。第一表面 和第二表面可以是彼此不同的。
第二半导体封装衬底201可以包括穿过第二半导体封装衬底201 的第二衬底孔201h。第二衬底孔201h_1可以从第二半导体封装衬底101 的第一表面延伸到第二表面。第一半导体芯片的第二部分110_2可以通 过第一内插板孔300h_1插入到第二衬底孔201h中。例如，第一半导体 芯片的第二部分110_2的至少一部分可以插入到第二半导体封装衬底201中。
在一个实施例中，第一半导体芯片的第二部分110_2可以包括要插 入到第一内插板孔300h_1中的部分和要插入到第二衬底孔201h中的部 分。第一半导体芯片的第二部分110_2的上表面可以位于要插入到第二 衬底孔201h中的部分中。第一半导体芯片的第二部分110_2的上表面 可以位于第二半导体封装衬底201的第一表面下方。在一些实施例中，第一半导体芯片的第一部分110_1的宽度W1可以与第一半导体芯片的 第二部分110_2的宽度W2基本相同。在这种情况下，要插入到第一内 插板孔300h_1和第二衬底孔201h中的部分可以是第一半导体芯片的第 二部分110_2。剩余部分可以是第一半导体芯片的第一部分110_1。
空白空间可以位于第一半导体芯片的第二部分110_2的上表面和 第一粘合件215之间。而且，空白空间可以位于第一半导体芯片的第二 部分110_2的侧壁与第二衬底孔201h的侧壁之间、第一半导体芯片的 第二部分110_2的侧壁与第一内插板孔300h_1的侧壁之间、以及第一 半导体芯片的第二部分110_2的侧壁与第四连接元件203之间。在一个 实施例中，用于将第一半导体封装100热连接到第二半导体封装200的 焊盘和第四连接元件(例如参见图4A)可以进一步布置在第一半导体 芯片封装100的第二部分110_2的上表面和第一粘合件215之间。
而且，如图9所示，传热材料层400可以位于第一半导体芯片的第 二部分110_2的上表面和第一粘合件215之间。传热材料层400可以填 充例如第一半导体芯片的第二部分110_2的侧壁和第二衬底孔201h的 侧壁之间的空白空间的至少一部分。传热材料层400可以进一步包括可 选的插入粘合层。
再次参考图1、图2A、图8A和图8B，第一半导体芯片的第一部分 的部分110_1a可以至少部分地与第四_第一连接元件203_1重叠。重叠 方向可以是例如相对于第一半导体安装衬底101的垂直方向。
图10示出了根据另一实施例的沿图1中的线A-A’截取的截面图。 参考图1、图8A、图8B和图10，第二半导体封装200可以位于第一半 导体封装100上。图8A的半导体器件封装和图10的半导体器件封装可 以基本相同，除了腔体201c之外。例如，与图8A的第二半导体封装衬 底201相比，图10的第二半导体封装衬底201可以包括腔体201c而不 是第二衬底孔201h。腔体201c可以不穿过第二半导体封装衬底201。 可以通过去除第二半导体封装衬底201的第二表面的一部分来形成腔 体201c。
第一半导体芯片的第二部分110_2可以通过第一内插板孔300h_1 插入到腔体201c中。第一半导体芯片的第二部分110_2可以包括要插 入到第一内插板孔300h_1中的部分和要插入到腔体中的部分。第一半 导体芯片的第二部分110_2的上表面可以位于要插入到腔体201c中的 部分中。在一些实施例中，第一半导体芯片的第一部分110_1的宽度 W1可以与第一半导体芯片的第二部分110_2的宽度W2基本相同。在这 种情况下，要插入到第一内插板孔300h_1和腔体201c中的部分可以是 第一半导体芯片的第二部分110_2。第一半导体芯片的其余部分可以是 第一半导体芯片的第一部分110_1。
空白空间可以位于第一半导体芯片的第二部分110_2的上表面和 腔体201c之间。在一个实施例中，传热材料层(例如，参见图4B)和 第四连接元件(例如，参见图4A)中的一个可以位于第一半导体芯片 的第二部分110_2的上表面和腔体201c。由此，第一半导体封装100 可以热连接到第二半导体封装200。当第四连接元件位于第一半导体芯 片的第二部分110_2的上表面与腔体201c之间的空白空间中时，焊盘 (例如浸润层)可以位于第四连接元件与第一半导体芯片的第二部分 110_2的上表面之间。
根据一些实施例，在半导体器件封装中，如上所述，第一半导体芯 片110等产生的散热可以是有效的。另外，通过在第一半导体封装100 上的第二半导体封装200的第二半导体封装衬底201中形成第二衬底孔 201h或腔体201c，可以减少翘曲的可能性。
图11A示出了根据实施例的沿图1中的线A-A’截取的截面图。图 11B示出了根据实施例的图11A中的区域n的放大图。图12示出了根 据实施例的沿图1的线A-A’截取的截面图。
参考图1和图11A，第二半导体封装200可以位于第一半导体封装 100上。图11A的第一半导体封装100可以与图2A的第一半导体封装 100基本相同。在一些实施例中，第一半导体芯片的第一部分110_1的 宽度W1可以与第一半导体芯片的第二部分110_2的宽度W2基本相同。 在这种情况下，要插入到第一内插板孔300h_1中的部分可以是第一半 导体芯片的第二部分110_2。第一半导体芯片的其余部分可以是第一半 导体芯片的第一部分110_1。
第二半导体封装200包括第二半导体封装衬底201、第二半导体芯 片210、第五连接元件113、第一粘合件215和第二模塑材料220。包 括图11A的第二衬底孔201h的第二半导体封装衬底201包括可以与图 8A的第二半导体封装衬底201基本相同。
第二半导体芯片210可以具有例如阶梯形状。第二半导体芯片210 可以包括第三部分210_1和第四部分210_2。第二半导体芯片的第四部 分210_2可以从第二半导体芯片的第三部分210_1突出。第二半导体芯 片的第三部分210_1可以包括例如第二半导体器件电路区域211。第二 半导体芯片的第三部分210_1和第四部分210_2可以彼此连接。
第二半导体芯片的第三部分210_1和第四部分210_2中的每一个被 示为是一个第二半导体芯片210的一部分。在一个实施例中，第二半导 体芯片的第三部分210_1和第四部分210_2可以分别是不同的半导体芯 片。在一个实施例中，第二半导体芯片210可以例如被两个不同的半导 体芯片替代。第二半导体芯片的第三部分210_1的宽度W3可以不同于 (例如，大于)第二半导体芯片的第四部分210_2的宽度W4。
第二半导体芯片210可以通过第五连接元件213电连接到第二半导 体封装衬底201。第五连接元件213可以例如是引线接合。例如，第二 半导体芯片210可以通过第一粘合件215电连接到第二半导体封装衬底 201。第一粘合件215可以位于第二半导体芯片的第三部分210_1与第 二半导体封装衬底201之间。
第二半导体芯片的第四部分210_2可以被插入到第二衬底孔201h 中。第二半导体芯片的第四部分210_2的上表面可以面对插入到第一内 插板孔300h_1中的第一半导体芯片的第二部分110_2的上表面。第一 半导体芯片的第二部分110_2可以布置在第二半导体芯片的第四部分 210_2和第一半导体芯片的第一部分110_1之间。
空白空间可以位于第二半导体芯片的第四部分210_2的上表面和 插入到第一内插板孔300h_1中的第一半导体芯片的第二部分110_2的 上表面之间。此外，空白空间可以位于第二半导体芯片的第四部分210_2 的侧壁和第二衬底孔201h的侧壁之间。
如图12所示，在一个实施例中，传热材料层400可以位于第二半 导体芯片的第四部分210_2的上表面和插入到第一内插板孔300h_1中 的第一半导体芯片的第二部分110_2的上表面之间。传热材料层被示为 仅位于第二半导体芯片的第四部分210_2的上表面和插入到第一内插 板孔300h_1中的第一半导体芯片的第二部分110_2的上表面之间。在 一个实施例中，传热材料层400可以填充第二半导体芯片的第四部分 210_2的侧壁与第二衬底孔201h的侧壁之间的空白空间的至少一部分。
而且，传热材料层400可以例如填充第一半导体芯片的第二部分 110_2的侧壁和第一内插板孔300h_1的侧壁之间的空白空间的至少一 部分。在一些实施例中，用于将第一半导体封装100热连接到第二半导 体封装200的焊盘和第四连接元件(例如，参见图4A)可以位于第二 半导体芯片的第四部分210_2的上表面和第一半导体芯片的第二部分 110_2的上表面之间。焊盘可以位于第四连接元件与第二半导体芯片的 第四部分210_2的上表面之间，以及第四连接元件与第一半导体芯片的 第二部分110_2的上表面之间。
再次参考图1、11A和11B，第一半导体芯片的第一部分的部分 110_1a和第二半导体芯片的第三部分的部分210_1a可以至少部分地与 第四_第一连接元件203_1重叠。重叠方向可以是例如相对于第一半导 体安装衬底101的垂直方向。第二半导体芯片的第三部分的部分210_1a 可以包括第二半导体芯片的第三部分210_1的端部210_1e。
图13示出了半导体器件封装的另一实施例。图14示出了根据一个 实施例的沿图13中的线C-C’截取的截面图。图13仅示出了上面可以 安装多个半导体封装的衬底10的部分区域的实施例。图13中，为了说 明清楚，仅示出了衬底10和中间层300。
参考图2A、图2C、图13和图14，内插板300可以包括第一区域 (区域1)和第二区域(区域2)。内插板300可以位于第一半导体封 装衬底101上。内插板300的第一区域和第二区域可以是彼此间隔开的 区域。由于半导体芯片，第一区域可以是比第二区域产生更多热量的区 域。内插板300的第一区域可以包括第一内插板孔300h_1。内插板300 的第二区域可以不包括穿过内插板300的第二区域的孔。
内插板300的第一区域可以包括第二连接元件113、第一半导体芯 片110和第一内插板孔300h_1。第二连接元件113和第一半导体芯片 110可以与图2A中的第二连接元件113和第一半导体芯片110基本相 同。可以将第一半导体芯片的第二部分110_2插入到第一内插板孔 300h_1中。第一内插板孔300h_1可以暴露第一半导体芯片的第二部分 110_2。当另一半导体封装在内插板300上时，半导体封装的连接元件 中的一个(例如，图2C中的第四连接元件203_1)可以与半导体封装 的第一部分110_1的连接元件的部分(例如，图2C的第一半导体芯片 的第一部分的部分110_1a)重叠。
在一些实施例中，第一半导体芯片的第一部分110_1的宽度W1可 以与第一半导体芯片的第二部分110_2的宽度W2基本相同。在这种情 况下，要插入到第一内插板孔300h_1中的部分可以是第一半导体芯片 的第二部分110_2。第一半导体芯片的其余部分可以是第一半导体芯片 的第一部分110_1。
内插板300的第二区域可以包括第三半导体芯片510和第六连接元 件513。第三半导体芯片510可以位于第一半导体封装衬底101上，并 且与第一半导体芯片110间隔开。第三半导体芯片510可以是倒装芯片。 第三半导体芯片510的下表面可以是第三半导体器件电路区域511。第 六连接元件513可以位于第三半导体器件电路区域511中。第六连接元 件513可以是例如焊球或导电块。
第三半导体芯片510可以通过第六连接元件513电连接到第一半导 体封装衬底101。示出了预定数量的第六连接元件513。在另一实施例 中，可以提供不同数量的第六连接元件513。
第三半导体芯片510的一部分可以不插入到内插板300中。内插板 300可以不暴露第三半导体芯片510。第三半导体芯片510可以位于内 插板300和第一半导体封装衬底101之间，并且被第一模塑材料120包 围。示出了预定数量的第三连接元件310。在另一实施例中，可以提供 不同数量的第三连接元件310。在各种实施例中，不同类型的其他半导 体封装可以位于第一半导体封装100上。
根据一些实施例，在半导体器件封装中，内插板孔(例如，第一内 插板孔300h_1)可以选择性地形成在内插板300的比周围区域产生更 多热量的部分中，以促进垂直方向和水平方向上的热传递。
图15示出了沿图13中的线C-C’截取的截面图。参考图2A、图 13、图14和图15，第一半导体封装衬底101可以包括彼此间隔开的第 一衬底腔101c_1和第二衬底腔101c_2。第一衬底腔101c_1和第二衬 底腔101c_2可以通过去除第一半导体封装衬底101的一部分来形成。 第一衬底腔101c_1可以位于内插板300的第一区域(区域1)中。第 二衬底腔101c_2可以位于内插板300的第二区域(区域2)中。第一 半导体芯片110可以与图2A和14中的第一半导体芯片110基本相同。 在一个实施例中，第一半导体芯片的第一部分110_1可以在第一衬底腔 101c_1中，并且第一半导体芯片的第二部分110_2可以插入到第一内 插板孔300h_1中。第三半导体芯片510可以与图14中的第三半导体芯 片510基本相同。在一个实施例中，第三半导体芯片510可以位于第二 衬底腔101c_2中。
在一些实施例中，第一半导体芯片的第一部分110_1的宽度W1可 以与第一半导体芯片的第二部分110_2的宽度W2基本相同。在这种情 况下，将插入到第一内插板孔300h_1中的部分可以是第一半导体芯片 的第二部分110_2，并且第一衬底腔101c_1中的部分可以是第一半导 体芯片的第一部分110_1。在一个实施例中，各种类型的其他半导体封 装可以布置在第一半导体封装100上。
图16示出了根据一个实施例的沿图13中的线C-C’截取的截面 图。在图16中，为了清楚说明没有示出衬底10。另外，在图16中， 为了清楚说明，没有示出第一半导体封装100和可以布置在第三半导体 封装500上的其他半导体封装。
参考图2A、图6A图13和图16，第一半导体封装100可以位于内 插板300的第一区域(区域1)中，并且第三半导体封装500可以位于 内插板300的第二区域(区域2)中。第一半导体封装100可以与图2A 的第一半导体封装100基本相同。第三半导体封装500可以与图6A的第二半导体封装200基本相同。
在一些实施例中，第一半导体芯片的第一部分110_1的宽度W1可 以与第一半导体芯片的第二部分110_2的宽度W2基本相同。在这种情 况下，要插入到第一内插板孔300h_1中的部分可以是第一半导体芯片 的第二部分110_2。第一半导体芯片的其余部分可以是第一半导体芯片 的第一部分110_1。
第一半导体封装100和第三半导体封装500可以共享内插板300。 在其他实施例中，各种类型的其他半导体封装可以位于第一半导体封装 100和第三半导体封装500上。
图17示出了半导体器件封装的另一实施例。图18示出了根据一个 实施例的沿图17中的线D-D’截取的截面图。图19是图17的第一半 导体芯片110的透视图，也是根据一些实施例的半导体器件封装中的半 导体芯片的透视图。
图17仅示出了根据一个实施例的上面可以安装多个半导体封装的 衬底10的部分区域。图17中，为了说明清楚，仅示出了衬底10和中 间层300。图18中，为了清楚说明，没有示出衬底10和可以位于第一 半导体封装100上的其他半导体封装。
参考图17、图18和图19，第一半导体芯片110还可以包括与第二 部分110_2间隔开并且从第一部分110_1突出的第五部分110_3。第一 半导体芯片的第一部分110_1可以包括第一半导体器件电路区域111。 第一半导体芯片的第五部分110_3的宽度W5可以小于第一半导体芯片 的第一部分110_1的宽度W1。
内插板300还可以包括与第一内插板孔300h_1间隔开的第二内插 板孔300h_2。第二内插板孔300h_2可以穿过内插板300。第一半导体 芯片的第五部分110_3可以插入到第二内插板孔300h_2中。例如，第 二内插板孔300h_2可以暴露第一半导体芯片的第五部分110_3。在一 个实施例中，各种类型的其他半导体封装可以位于第一半导体封装100 上。
图20示出了半导体器件封装的另一实施例。图21是根据一个实施 例的沿图20中的线E-E’截取的截面图。图20仅示出了根据一个实施 例的上面可以安装多个半导体封装的衬底10的部分区域。图20中，为 了说明清楚，仅示出了衬底10和中间层300。图21中，为了清楚说明， 没有示出衬底10和可以位于第一半导体封装100下方的其他半导体封 装。
参考图6A、图14、图20和图21，第一半导体封装衬底101可以 位于内插板300上。内插板300的第一区域(区域1)可以包括：包括 第二连接元件113、第一半导体芯片110和第一衬底孔101h_1在内的 第一半导体封装衬底101，以及第一内插板孔300h_1。包括第二连接元 件113、第一半导体芯片110和第一衬底孔101h_1在内的第一半导体 封装衬底101可以与图6A中的基本相同。
内插板300的第二区域(区域2)可以包括第三半导体芯片510和 第六连接元件513。第三半导体芯片510和第六连接元件513可以与图 16中的基本相同。在至少一个实施例中，各种类型的其他半导体封装 可以位于第一半导体封装100下方。
图22示出了根据一个实施例的沿图20中的线E-E’截取的截面 图。在图22中，为了清楚说明，没有示出衬底10。另外在图22中， 为了清楚说明，没有示出可以位于内插板300下方的其他半导体封装。
参考图6A、图20和图22，第一半导体封装100可以在内插板300 的第一区域(区域1)中，并且第三半导体封装500可以在内插板300 的第二区域(区域2)中。第一半导体封装100和第三半导体封装500 可以共享内插板300。
第一半导体封装100可以与图6A的第一半导体封装100基本相同。 第三半导体封装500可以与图6A的第二半导体封装200基本相同。与 图6A的第一模塑材料120不同，图22的第一模塑材料可以不包括用于 接纳第三连接元件310的孔310h。根据一个实施例，各种类型的其他 半导体封装可以位于第一半导体封装100和第三半导体封装500下方。
图23示出了半导体器件封装的另一实施例。图24示出了根据一个 实施例的沿图23中的线F-F’截取的截面图。图23是仅示出可以安装 多个半导体封装的衬底10的部分区域的图。图23中，为了说明清楚， 仅示出了衬底10和中间层300。图24中，为了清楚说明，没有示出可 以布置在内插板300下方的其他半导体封装。
参考图23和图24，第一半导体芯片110还可以包括与第二部分 110_2间隔开并且从第一部分110_1突出的第五部分110_3。第一半导 体芯片的第一部分110_1可以包括第一半导体器件电路区域111。第一 半导体芯片的第五部分110_3的宽度W5可以小于第一半导体芯片的第 一部分110_1的宽度W1。
内插板300还可以包括与第一内插板孔300h_1间隔开的第二内插 板孔300h_2。第二内插板孔300h_2可以穿过内插板300。第一半导体 芯片的第五部分110_3可以插入到第二内插板孔300h_2中。例如，第 二内插板孔300h_2可以暴露第一半导体芯片的第五部分110_3。根据 一个实施例，各种类型的其他半导体封装可以位于第一半导体封装100 下方。
图25A至图25D示出了用于制造半导体器件封装的方法的实施例的 各个阶段。图25A至图25D示出了根据一些实施例的用于形成第一半导 体芯片110(例如，图3的第一半导体芯片110)和第二半导体芯片210 (例如，图11A的第二半导体芯片210)的方法。
参考图25A，晶片1000可以包括彼此面对的第一表面1000_1和第 二表面1000_2。第一胶带1300可以附着在晶片的第二表面1000_2上。
参考图25B，晶片的第一表面1000_1的一部分可以被去除以形成 彼此间隔开的多个凹部。多个凹部可以包括第一凹部r1和第二凹部r2。 第一凹部r1和第二凹部r2被示出为具有矩形形状，但是在另一实施例 中可以具有不同的形状。例如，取决于工艺中使用的刀片的形状，第一 凹部r1和第二凹部r2可以具有圆形形状。取决于工艺中使用的刀片的 形状，第一凹部r1和第二凹部r2中的每一个的侧壁可以具有例如斜面。 第一凹部r1和第二凹部r2被示出为空白空间。在一个实施例中，可以 在第一凹部r1和第二凹部r2中填充牺牲层，以确保工艺的可靠性。
参考图25C，穿过晶片1000的多个沟槽可以分别位于多个凹部的 底面上。多个沟槽可以包括第一沟槽t1和第二沟槽t2。第一沟槽t1 可以形成在第一凹部r1的底面上。第二沟槽t2可以形成在第二凹部 r2的底面上。
当牺牲层填充在第一凹部r1和第二凹部r2中时，第一沟槽t1和 第二沟槽t2可以形成为分别穿过第一凹部r1和第二凹部r2中的牺牲 层。多个凹部中的每一个的宽度可以大于多个沟槽中的每一个的宽度。 例如，第一凹部r1的宽度Wr可以大于第一沟槽t1的宽度Wt。
参考图3、图11A和图25D，可以从晶片的第二表面1000_2上去除 第一胶带1300，由此制造多个半导体芯片。多个半导体芯片中的每一 个的形状可以是阶梯形状。多个半导体芯片可以包括具有相同形状的第 一半导体芯片110(例如，如图3所示)和第二半导体芯片210(例如， 如图11A所示)。例如，第一半导体芯片的第一部分110_1可以包括第 一沟槽t1的侧壁t1_s和第二沟槽t2的侧壁t2_s。第一半导体芯片的 第二部分110_2可以包括第一凹部r1的侧壁r1_s和第二凹部r2的侧 壁r2_s。通过在图25B中的第一凹部r1和第二凹部r2之间进一步形 成第三凹部，可以制造图19的包括第一至第五部分110_1、110_2和 110_3在内的第一半导体芯片。接着，在图25C中，沟槽可以不形成在 第三凹部的底面上。
图26A和26B示出了用于形成第一半导体芯片110(例如，如图3 所示)和第二半导体芯片210(例如，如图11A所示)的方法的实施例。 图26A是执行图25A和25B的步骤之后的视图。
参考图26A，在晶片1000上执行图25A和图25B的步骤之后，可 以从晶片的第二表面1000_2上去除第一胶带1300。第二胶带1310可 以附着到晶片的第一表面1000_1。在附着了第二胶带1310之后，可以 形成包括第一沟槽t1和第二沟槽t2在内的多个沟槽。参考图26B，可 以从晶片的第一表面1000_1去除第二胶带1310，由此制造多个半导体 芯片。
图27A至27C示出了用于形成第一半导体芯片110(例如，如图3 所示)和第二半导体芯片210(例如，如图11A所示)的方法的实施例。 参考图27A，具有研磨过的后表面的晶片1000可以包括彼此面对的第 一表面1000_1和第二表面1000_2。
参考图27B，晶片的第一表面1000_1的一部分可以被去除以形成 彼此间隔开的多个凹部。例如，通过对晶片的第一表面1000_1局部照 射激光束，可以改变晶片1000的晶体。例如，在硅晶片的情况下，被 激光束照射的部分可以变成多晶硅。可以通过蚀刻工艺去除晶片的第一 表面1000_1上被局部照射激光束的部分来形成多个凹部。在一个实施 例中，可以将硼局部注入到晶片的第一表面1000_1中。通过选择性蚀 刻工艺去除晶片的第一表面1000_1中注入硼的部分，可以形成多个凹 槽。在一个实施例中，例如，通过沿着相对于晶片的第一表面1000_1 的水平或垂直方向旋转刀片，可以形成多个凹部。
参考图27C，穿过晶片1000的多个沟槽可以分别形成多个凹部的 底面上。例如，通过使用上述激光或硼注入的蚀刻工艺，可以形成多个 沟槽。在一个实施例中，可以使用例如激光器或锯切刀片来形成多个沟 槽。
图28A至图28D示出了用于制造包括使用图25A至图25D的过程、 图26A至图26B的过程或图27A至图27C的过程所形成的第一半导体芯 片110的半导体器件封装的方法的实施例。
参考图28A，根据一些实施例的用于制造半导体器件封装的方法可 以包括在第一半导体封装衬底101上安装第一半导体芯片110。
参考图28B，根据一些实施例的用于制造半导体器件封装的方法可 以包括在第一半导体封装衬底101上形成预制模塑材料120p以包围第 一半导体芯片110的侧壁。预制模塑材料120p可以通过例如模制底部 填充(MUF)方法来形成。
参考图28C，根据一些实施例的用于制造半导体器件封装的方法可 以包括在预制模塑材料120p中形成孔310h以形成第一模塑材料120。 可以通过去除预制模塑材料120p的一部分而形成孔310h。
参考图28D，根据一些实施例的用于制造半导体器件封装的方法可 以包括布置第一半导体芯片的第二部分110_2以便与第一内插板孔 300h_1重叠。例如，内插板300可以被布置为使得第一半导体芯片的 第二部分110_2插入到第一内插板孔300h_1中。此外，内插板300可 以被布置为使得第三连接元件310插入到孔310h中。在布置了内插板 300之后，可以进一步形成第一模塑材料120以填充内插板300和第一 半导体封装衬底101之间的空白空间。
参考图2A，根据一些实施例的用于制造半导体器件封装的方法可 以包括在内插板300上布置另一个半导体封装(例如，第二半导体封装 200)。
参考图29A，根据一些实施例的用于制造半导体器件封装的方法可 以包括在第一半导体封装衬底101上安装没有阶梯的预制半导体芯片 110p。
参考图29B，根据一些实施例的用于制造半导体器件封装的方法可 以包括在第一半导体封装衬底101上形成预制模塑材料120p以包围预 制半导体芯片110p的侧表面。预制模塑材料120p可以形成为填充预制 半导体芯片110p和第一半导体封装衬底101之间的空间。预制模塑材 料120p可以暴露预制半导体芯片110p的上表面。
参考图28B，根据一些实施例的用于制造半导体器件封装的方法可 以包括通过去除预制模塑材料120p的一部分和预制半导体芯片110p的 一部分来形成第一半导体芯片110。例如，根据一些实施例的用于制造 半导体器件封装的方法可以包括去除预制模塑材料120p的一部分以减 小预制模塑材料120p的高度。在这种情况下，也可以去除预制半导体芯片110p的侧壁上与预制模塑材料120p相邻的一部分。预制半导体芯 片110p的侧壁上被去除的与预制模塑材料120p相邻的部分可以是第一 半导体芯片的第二部分110_2。被预制模塑材料120p包围的高度减小 的部分可以是第一半导体芯片的第一部分110_1。
本文已经公开了示例实施例，并且尽管采用了特定术语，但是它们 仅用于且将被解释为一般的描述性意义，而不是为了限制的目的。在一 些情况下，如本领域技术人员在提交本申请时将清楚的，除非另有说明， 否则结合特定实施例描述的特征、特性和/或元件可以单独地使用，或 与结合其他实施例描述的特征、特性和/或元件相组合地使用。因此，在不脱离权利要求中阐述的实施例的精神和范围的情况下，可以进行形 式和细节上的各种改变。

Claims (20)

1.一种半导体器件封装，包括：
第一半导体封装，包括第一半导体封装衬底和第一半导体芯片；
第二半导体封装，包括第二半导体封装衬底和第二半导体芯片；以及
内插板，位于所述第一半导体封装和所述第二半导体封装之间以将所述第一半导体封装电连接到所述第二半导体封装，其中所述内插板包括穿过所述内插板的第一内插板孔，并且其中所述第一半导体芯片包括第一部分和从第一部分突出并插入到所述第一内插板孔中的第二部分。
2.根据权利要求1所述的半导体器件封装，其中：
所述内插板包括位于所述内插板上的连接器，
所述第一部分的宽度大于所述第二部分的宽度，以及
所述第一部分的一部分与所述连接器重叠。
3.根据权利要求1所述的半导体器件封装，其中：
所述第二半导体封装位于所述第一半导体封装上，并且
所述第一部分位于所述第二部分与所述第一半导体封装衬底之间。
4.根据权利要求1所述的半导体器件封装，其中：
所述第一半导体封装位于所述第二半导体封装上，
所述第一半导体封装衬底包括穿过所述第一半导体封装衬底的第一衬底孔，
所述第二部分通过所述第一衬底孔插入到所述第一内插板孔中，以及
所述第二部分位于所述第一部分和所述第二半导体芯片之间。
5.根据权利要求1所述的半导体器件封装，其中：
所述第二半导体封装位于所述第一半导体封装上，
所述第二半导体封装衬底包括穿过所述第二半导体封装衬底的至少一部分的第二衬底孔，
所述第一半导体芯片的所述第二部分包括要插入到所述第一内插板孔中的部分和要插入到所述第二衬底孔中的部分，以及
要插入到所述第一内插板孔中的部分和要插入到所述第二衬底孔中的部分位于所述第一部分和所述第二半导体芯片之间。
6.根据权利要求1所述的半导体器件封装，其中：
所述第二半导体封装位于所述第一半导体封装上，
所述第二半导体封装衬底包括穿过所述第二半导体封装衬底的第二衬底孔，
所述第二半导体芯片包括第三部分和从所述第三部分突出并插入到所述第二衬底孔中的第四部分，
所述第三部分的宽度大于所述第四部分的宽度，以及
所述第二部分位于所述第四部分和所述第一部分之间。
7.根据权利要求1所述的半导体器件封装，其中：
所述第一半导体封装包括与所述第一半导体芯片间隔开的第三半导体芯片，以及
所述第三半导体芯片的一部分没有插入到所述内插板中。
8.根据权利要求7所述的半导体器件封装，其中：
第一半导体封装衬底包括第一腔体和与所述第一腔体间隔开的第二腔体，
所述第一部分位于所述第一腔体中，
所述第三半导体芯片位于所述第二腔体中，以及
所述第三半导体芯片的一部分没有插入到所述内插板中。
9.根据权利要求1所述的半导体器件封装，还包括：
第三半导体封装，包括第三半导体封装衬底和第四半导体芯片，
所述第三半导体封装与所述第一半导体封装和所述第二半导体封装共享所述内插板，以及
所述第四半导体芯片的一部分没有插入到所述内插板中。
10.根据权利要求1所述的半导体器件封装，其中：
所述第一部分的宽度大于所述第二部分的宽度，
所述第一半导体芯片包括与所述第二部分间隔开并且从所述第一部分突出的第三部分，
所述第三部分的宽度小于所述第一部分的宽度，
所述内插板包括与所述第一内插板孔间隔开并且穿过所述内插板的第二内插板孔，以及
所述第三部分插入到所述第二内插板孔中。
11.一种半导体器件封装，包括：
第一半导体封装，包括第一半导体封装衬底和第一半导体芯片，所述第一半导体芯片包括第一部分和从所述第一部分突出的第二部分；
第二半导体封装，包括第二半导体封装衬底和第二半导体芯片；
内插板，位于所述第一半导体封装和所述第二半导体封装之间，所述内插板包括暴露所述第二部分的第一内插板孔，所述内插板包括面向第二表面的第一表面；以及
连接器，位于所述内插板的第一表面上，其中所述第一部分的宽度大于所述第二部分的宽度，并且其中所述第一部分的一部分与所述连接器重叠。
12.根据权利要求11所述的半导体器件封装，其中：
所述第二半导体封装位于第一半导体封装上，以及
所述连接器位于所述内插板的第一表面和所述第二半导体封装衬底之间。
13.根据权利要求12所述的半导体器件封装，其中所述第二部分的至少一部分插入到所述第二半导体封装衬底中。
14.根据权利要求12所述的半导体器件封装，其中：
所述第二半导体芯片包括第三部分和从所述第三部分突出的第四部分，
所述第三部分的宽度大于所述第四部分的宽度，
所述第四部分的至少一部分插入到所述第二半导体封装衬底中，以及
所述第三部分的一部分与所述连接器和所述第一部分重叠。
15.根据权利要求11所述的半导体器件封装，其中：
所述第一半导体封装位于所述第二半导体封装上，
所述第一半导体封装衬底包括穿过所述第一半导体封装衬底的第一衬底孔，
所述连接器位于所述内插板的第一表面和所述第一半导体封装衬底之间，以及
通过所述第一衬底孔和所述第一内插板孔暴露所述第二部分。
16.一种装置，包括：
第一半导体封装；
第二半导体封装；以及
内插板，用于将所述第一半导体封装电连接到所述第二半导体封装，其中所述内插板包括孔，并且所述第一半导体封装中的半导体芯片的第一部分在所述孔中并且沿着所述第二半导体封装的方向延伸。
17.根据权利要求16所述的装置，其中所述第二半导体封装与所述第一半导体封装重叠。
18.根据权利要求16所述的装置，其中：
所述第二半导体芯片包括第二部分；以及
所述半导体芯片的所述第二部分与所述内插板的表面重叠。
19.根据权利要求16所述的装置，其中所述内插板包括用于建立与所述第一半导体封装或所述第二半导体封装的电接触的连接器。
20.根据权利要求16所述的装置，其中：
所述内插板具有第一宽度，
所述第一半导体封装具有第二宽度，以及
所述第二宽度大于所述第一宽度。
CN201810258640.0A 2017-04-26 2018-03-27 半导体器件封装和半导体设备 Active CN108807333B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170053633A KR102255758B1 (ko) 2017-04-26 2017-04-26 반도체 패키지 및 이의 제조 방법
KR10-2017-0053633 2017-04-26

Publications (2)

Publication Number Publication Date
CN108807333A true CN108807333A (zh) 2018-11-13
CN108807333B CN108807333B (zh) 2023-09-12

Family

ID=63916834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810258640.0A Active CN108807333B (zh) 2017-04-26 2018-03-27 半导体器件封装和半导体设备

Country Status (4)

Country Link
US (2) US20180315740A1 (zh)
KR (1) KR102255758B1 (zh)
CN (1) CN108807333B (zh)
TW (1) TWI749212B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110759311A (zh) * 2019-10-29 2020-02-07 太极半导体（苏州）有限公司 一种基于窗口式基板的无引线mems芯片封装结构及其工艺
CN116508151A (zh) * 2020-11-10 2023-07-28 高通股份有限公司 包括基板间梯度互连结构的封装

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102255758B1 (ko) * 2017-04-26 2021-05-26 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US10757800B1 (en) 2017-06-22 2020-08-25 Flex Ltd. Stripline transmission lines with cross-hatched pattern return plane, where the striplines do not overlap any intersections in the cross-hatched pattern
KR102419154B1 (ko) * 2017-08-28 2022-07-11 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
KR102518803B1 (ko) * 2018-10-24 2023-04-07 삼성전자주식회사 반도체 패키지
US10964660B1 (en) 2018-11-20 2021-03-30 Flex Ltd. Use of adhesive films for 3D pick and place assembly of electronic components
US10896877B1 (en) * 2018-12-14 2021-01-19 Flex Ltd. System in package with double side mounted board
KR20210006115A (ko) * 2019-07-08 2021-01-18 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
KR20220001311A (ko) 2020-06-29 2022-01-05 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지
KR20220025551A (ko) 2020-08-24 2022-03-03 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150084170A1 (en) * 2013-09-23 2015-03-26 Hohyeuk Im Semiconductor package and method of fabricating the same
CN104576557A (zh) * 2013-10-29 2015-04-29 三星电子株式会社 包括插入件开口的半导体封装件装置
CN105934822A (zh) * 2014-01-23 2016-09-07 高通股份有限公司 基板和形成基板的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1130629A1 (en) 1999-07-30 2001-09-05 Nippon Sheet Glass Co., Ltd. Method of dicing semiconductor wafer into chips, and structure of groove formed in dicing area
JP3399453B2 (ja) 2000-10-26 2003-04-21 松下電器産業株式会社 半導体装置およびその製造方法
KR20020065273A (ko) 2001-02-06 2002-08-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 반도체 패키지의 마더보드 실장방법
US7332819B2 (en) 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
KR100594229B1 (ko) 2003-09-19 2006-07-03 삼성전자주식회사 반도체 패키지 및 그 제조방법
SG153627A1 (en) 2003-10-31 2009-07-29 Micron Technology Inc Reduced footprint packaged microelectronic components and methods for manufacturing such microelectronic components
KR101019708B1 (ko) 2009-03-02 2011-03-07 주식회사 하이닉스반도체 반도체 패키지
US8058706B2 (en) * 2009-09-08 2011-11-15 Texas Instruments Incorporated Delamination resistant packaged die having support and shaped die having protruding lip on support
US20120159118A1 (en) * 2010-12-16 2012-06-21 Wong Shaw Fong Lower IC Package Structure for Coupling with an Upper IC Package to Form a Package-On-Package (PoP) Assembly and PoP Assembly Including Such a Lower IC Package Structure
US8409917B2 (en) * 2011-03-22 2013-04-02 Stats Chippac Ltd. Integrated circuit packaging system with an interposer substrate and method of manufacture thereof
KR102298728B1 (ko) * 2014-08-19 2021-09-08 삼성전자주식회사 반도체 패키지
US10134972B2 (en) * 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
KR102372300B1 (ko) * 2015-11-26 2022-03-08 삼성전자주식회사 스택 패키지 및 그 제조 방법
CN106971993B (zh) * 2016-01-14 2021-10-15 三星电子株式会社 半导体封装件
KR102255758B1 (ko) * 2017-04-26 2021-05-26 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150084170A1 (en) * 2013-09-23 2015-03-26 Hohyeuk Im Semiconductor package and method of fabricating the same
CN104576557A (zh) * 2013-10-29 2015-04-29 三星电子株式会社 包括插入件开口的半导体封装件装置
CN105934822A (zh) * 2014-01-23 2016-09-07 高通股份有限公司 基板和形成基板的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110759311A (zh) * 2019-10-29 2020-02-07 太极半导体（苏州）有限公司 一种基于窗口式基板的无引线mems芯片封装结构及其工艺
CN116508151A (zh) * 2020-11-10 2023-07-28 高通股份有限公司 包括基板间梯度互连结构的封装

Also Published As

Publication number Publication date
TWI749212B (zh) 2021-12-11
CN108807333B (zh) 2023-09-12
US11244936B2 (en) 2022-02-08
KR102255758B1 (ko) 2021-05-26
KR20180119916A (ko) 2018-11-05
TW201907520A (zh) 2019-02-16
US20180315740A1 (en) 2018-11-01
US20190295998A1 (en) 2019-09-26

Similar Documents

Publication Publication Date Title
CN108807333A (zh) 半导体器件封装和半导体设备
CN102623441B (zh) 半导体装置及其制造方法
CN102117798B (zh) 堆叠封装
CN103077933B (zh) 三维的芯片到晶圆级集成
US7432599B2 (en) Memory module having interconnected and stacked integrated circuits
CN105552039B (zh) 具有改进电可接入性的封装结构的电子装置和制造方法
CN105428337B (zh) 半导体封装及其制造方法
CN109690761A (zh) 具有高效热路径及模制底填充的堆叠式半导体裸片组合件
US7838417B2 (en) Semiconductor package with a chip on a support plate
KR102327548B1 (ko) 반도체 패키지
CN101425486A (zh) 一种封装结构
KR102284598B1 (ko) 패키징된 반도체 다이에 대한 내열 확산을 위한 장치 및 방법
CN103208465A (zh) 用于3d封装的应力补偿层
US8368192B1 (en) Multi-chip memory package with a small substrate
CN106471619A (zh) 包括由印刷电路板制成的承载结构的电子组件
CN103915405A (zh) 半导体器件和制造半导体器件的方法
CN104658987A (zh) 半导体器件及其制造方法
WO2017040646A1 (en) Semiconductor die substrate with integral heat sink
US9006904B2 (en) Dual side package on package
CN106910723B (zh) 半导体封装件和制造该半导体封装件的方法
TW201308548A (zh) 小基板多晶片記憶體封裝構造
US20080122062A1 (en) Wafer level package configured to compensate size difference in different types of packages
US11508644B2 (en) Semiconductor device package having thermally conductive pathways
CN106298549A (zh) 倒装芯片封装
CN105097680A (zh) 用于集成电路器件的保护性封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant