CN106899289A - 一种可控式电平位移电路 - Google Patents

Abstract

本发明属于集成电路技术领域，具体涉及一种可控式电平位移电路。相对于传统的电平位移电路，本发明的方案实现了可控式的电平位移电路，即输出高低电平同时可控。其中输出高电平由电源电压控制，输出低电平由调制模块输出函数控制。从而克服了传统的电平位移电路只能输出为固定电平的缺陷。由此可以避免当供电电压在较大的范围内变化时，驱动下一级MOS管栅极时可能出现的栅极击穿现象。另一方面，由于本发明提出的可控式电平位移电路的输出可控，从而也实现了传统的电平位移电路无法实现的下一级输出信号的上升时间可控。以上两方面使得本发明的方案克服了在采用传统的电平位移电路时导致的对供电电压变化范围限制的缺陷。

Description

一种可控式电平位移电路

技术领域

本发明属于集成电路技术领域，涉及MOS栅极驱动电路，具体涉及一种可控式电平位移电路。

背景技术

在半导体电源芯片内部，输出级一般都要求大电流或者大电压，而其他部分(比如振荡器)基于功耗的考虑一般都工作在低电压或小电流模式下。所以，信号在低压和高压之间的转换越来越重要。目前的解决方案一般都是通过传统的电平位移电路(如图1所示)，将低压信号转换成固定电平的高压控制信号之后，再通过相应的驱动电路去驱动输出MOS管的栅极。这种解决方案一般只适用于电源电压VDD在较小范围内变化的情况，当电源电压VDD在较大的范围内变化时，这种方案就可能会出现下一级MOS管栅极击穿的危险。另一方面，当电源电压VDD在较大的范围内变化时，由于传统的电平位移电路输出的控制信号只能随着VDD而被动的变化，使得下一级输出信号的上升时间只能保持为定值，这会导致输出信号的dv/dt也会随着电源电压的变化而在很大的范围内发生变化。这些问题使得传统的电平位移电路在电源电压变化范围较大的情况下面临这巨大的挑战。另一方面，当采用传统的电平位移电路时，可能会大大的限制供电电压的变化范围。

发明内容

本发明的目的是为了解决当供电电压在较大的范围内变化时，无法直接采用传统的电平位移电路来实现低压控制信号和高压控制信号之间的转换，提出了一种输出高低电平同时可控的可控式电平位移电路。

本发明的技术方案为：

一种可控式电平位移电路，包括调制模块、电平位移模块和输出模块，其特征在于，所述电平位移模块由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3构成；第一PMOS管MP1的源极接电源，其栅极接第二PMOS管MP2的漏极；第二PMOS管MP2的源极接电源，其栅极接第三PMOS管MP3的漏极；第三PMOS管MP3的源极接电源，其栅极接第二PMOS管MP2的漏极；第四PMOS管MP4的源极接第一PMOS管MP1的漏接，其栅极接调制模块的输出端；第五PMOS管MP5的源极接第二PMOS管MP2的漏极，其栅极接调制模块的输出端；第六PMOS管MP6的源极接第三PMOS管MP3的漏极，其栅极接调制模块的输出端；第一NMOS管MN1的漏接接第四PMOS管MP4的漏极，其栅极接外部低压输出信号的反相信号，其源极接地；第二NMOS管MN2的漏极接第五PMOS管MP5的漏极，其栅极接外部低压输出信号，其源极接地；第三NMOS管MN3的漏极接第六PMOS管MP6的漏极，其栅极接外部低压输出信号的反相信号，其源极接地；第四PMOS管源极与第一PMOS管漏极的连接点为电平位移模块的输出端；

所述的输出模块由第七PMOS管MP7、第四NMOS管MN4构成；第七PMOS管MP7的源极接电源，第七PMOS管MP7的栅极接电平位移模块的输出，第七PMOS管MP7的漏极接第四NMOS管MN4的漏极；第四NMOS管MN4漏极与第七PMOS管MP7漏极的连接点为输出级模块的输出端，第四NMOS管MN4的栅极接外部输入信号，第四NMOS管MN4的源极接地。

本发明的有益效果为，相对于传统的电平位移电路，本发明的方案中增加了第五PMOS管MP5、第六PMOS管MP6，实现了可控式的电平位移电路，即输出高低电平同时可控。其中输出高电平由电源电压控制，输出低电平由调制模块输出函数控制。从而克服了传统的电平位移电路只能输出为固定电平的缺陷。由此可以避免当供电电压在较大的范围内变化时，驱动下一级MOS管栅极时可能出现的栅极击穿现象。另一方面，由于本发明提出的可控式电平位移电路的输出可控，从而也实现了传统的电平位移电路无法实现的下一级输出信号的上升时间可控。以上两方面使得本发明的方案克服了在采用传统的电平位移电路时导致的对供电电压变化范围限制的缺陷。

附图说明

图1为传统的电平位移电路结构示意图；

图2为本发明的系统框图；

图3为本发明的电平位移电路以及输出模块的一种具体的实现电路示意图；

图4为本发明的调制电路的两种具体的输出函数曲线示意图；

图5为本发明的两种具体的输出信号随电源电压变化时的关系曲线示意图。

具体实施方式

下面结合附图，详细描述本发明的技术方案：

图1为传统的电平位移电路结构示意图，V_in1和V_in2为外部低压控制信号输入端，V_out为电平位移输出端，R₁和R₂一般由有源负载构成。传统的电平位移电路的输出V_out只由电源电压VDD来决定，即只能输出固定电平的控制信号。

图2为本发明的系统框图。如图所示，本发明提出的电平位移电路相对于传统的电平位移电路来说，增加了调制电路模块。其目的是为了对电平位移模块的输出信号进行控制，从而实现对下一级MOS管的栅极信号的控制，使其可以避免下一级MOS管的栅极驱动信号在电源电压较大时可能导致的击穿问题，同时也实现了下一级输出信号的上升时间可控，从而避免dv/dt在电源电压较大时可能过大的问题。因为本发明采用的是传统的调制模块，因此不再赘述其具体电路结构，在后文对其输出控制函数以及原理进行了阐述。

如图3所示，本发明的电平位移模块包括电平位移核心电路部分和驱动电路部分；

所述电平位移模块由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3构成；第一PMOS管MP1的源极接电源，第一PMOS管MP1的栅极接第二PMOS管MP2的漏极、第三PMOS管MP3的栅极以及第五PMOS管MP5的源极，第一PMOS管MP1的漏极接第四PMOS管MP4的源极；第二PMOS管MP2的源极接电源，第二PMOS管MP2的栅极接第三PMOS管MP3的漏极以及第六PMOS管MP6的源极；第三PMOS管MP3的源极接电源；第四PMOS管MP4的源极为电平位移模块的输出端，第四PMOS管MP4的栅极接外部调制模块的输出端，第四PMOS管MP4的漏极接第一NMOS管MN1的漏极；第五PMOS管MP5的栅极接第四PMOS管MP4的栅极以及第六PMOS管MP6的栅极，第五PMOS管MP5的漏极接第二NMOS管MN2的漏极；第六PMOS管MP6的漏极接第三NMOS管MN3的漏极；第一NMOS管MN1的栅极接外部低压输出信号的反相信号，第一NMOS管MN1的源极接地；第二NMOS管MN2的栅极接外部低压输出信号，第二NMOS管MN2的源极接地；第三NMOS管MN3的栅极接第一NMOS管MN1的栅极，第三NMOS管MN3的源极接地。

如图3所示，本发明给出了一种具体的输出模块的实现电路；

所述的输出模块由第七PMOS管MP7和第四NMOS管MN4构成；第七PMOS管MP7的源极接电源，第七PMOS管MP7的栅极接电平位移模块的输出，第七PMOS管MP7的漏极接第四NMOS管MN4的漏极；第四NMOS管MN4的漏极为输出级模块的输出端，第四NMOS管MN4的栅极接外部输入信号，第四NMOS管MN4的源极接地。

如图4所示，本发明给出了两种具体的调制电路的输出函数。曲线1表示调制电路输出不随电源电压变化而变化的控制函数，曲线2表示调制电路输出与电源电压成正比的控制函数。

如图5所示，本发明给出了当调制模块输出两种不同的控制函数时，输出模块的输出信号随电源电压VDD变化时的输出信号曲线。曲线0表示当电源电压为VDD1时，输出信号的波形示意图；曲线1表示当电源电压由VDD1变化为VDD2时，若调制模块输出函数为一常量，其输出信号的波形示意图；曲线2表示当电源电压由VDD1变化为VDD2时，若调制模块输出为与VDD成正比的函数，其输出信号的波形实意图。

本发明的工作原理是：

调制电路：调制电路的目的是产生所需要的控制函数。其输出为：

V_set＝k*VDD+V_cont0(k,V_cont0＝constant)

当k＝0，即Vset＝V_cont0时，调制电路产生一个固定电压V_cont0；当0<k<1时，调制电路产生一个与电源电压VDD成正比的控制函数Vset。

电平位移电路：本模块为本发明的核心电路。如图3所示，本发明中的电平位移电路在常见的电平位移的基础上增加了第五PMOS管MP5、第六PMOS管MP6，这两个PMOS管又各自构成一个电平位移电路，即本发明提出的可控式电平位移电路是由两个电平位移环节构成的一个整体，外部大环的电平位移电路控制整个电平位移电路的输出最大值，内部小环的电平位移电路控制整个电平位移电路的输出最小值。其中最大值为电源电压VDD，最小值由调制模块输出函数和PMOS管对应的V_GS决定，即最小值为：

Vo_s＝V_set+|V_GS|

当V_in1为高时，如果没有增加由第四PMOS管MP4构成的电平位移电路，则其输出V_gp应该为低电平0，但现在增加第四PMOS管MP4之后，由于MP4电平位移的作用，其输出变为：

V_gp＝V_os＝V_set+|V_GS|

由于V_set的表达式已在前面给出，故可得到：

V_gp＝V_set+|V_GS|＝k*VDD+V_co_nt0+|V_GS|＝k*VDD+V_co_nt(k,V_co_nt＝constant)

输出模块：本模块给出的目的仅仅是为了说明本发明的工作原理，具体输出模块的实现方式并不局限于此。如图3所示，当第七PMOS管导通时，其输出电流为：

可以得到其电流大小与V_GS成正比，在本发明中，其V_GS的表达式为

|V_GS|＝|V_gp-VDD|＝|k*VDD+V_cont-VDD|＝|(k-1)VDD+V_cont|(k,V_cont＝constant)

所以，第七PMOS管MP7的电流大小由调制模块输出函数的比例系数k和常量系数V_cont0决定，而MP7导通电流的大小又决定了其输出的上升时间。当k＝0时，即V_set为常数V_cont0，V_gp也为常数V_cont，此时V_cont的大小决定了第七PMOS管MP7栅极的驱动电压大小，通过适当设置V_cont的大小可以实现灵活调节MP7栅极的驱动电压大小，从而可以避免当电源电压VDD很大时，可能会出现的MP7栅极击穿的情况，即可以实现更大范围的电源电压。当0<k<1时，即V_set与电源电压VDD成正比，V_gp也与电源电压VDD成正比，此时通过比例系数k可以灵活的调节第七PMOS管MP7的驱动电流大小，从而实现灵活调节输出上升时间的目的，即可以解决传统的电平位移电路无法实现的上升时间可调的目的。如图4所示，给出了调制模块输出的两种不同的控制函数曲线。如图5所示，给出了当调制模块输出两种不同的控制函数时，随着电源电压VDD的变化，输出信号的波形变化示意图。曲线1表示k＝0，V_set＝V_cont0(常数)时，即V_gp＝V_cont(常数)时，当电源电压VDD从VDD1变化到VDD2时，输出的上升沿由原来的曲线0变化为曲线1，即上升时间t_r保持为t_r1不变。曲线2表示k＝1，V_cont0＝0，V_set与电源电压成正比时，即丨V_GS丨＝V_cont(常数)时，当电源电压VDD从VDD1变化到VDD2时，输出的上升沿保持原有的上升斜率，即上升时间由t_r1变化为t_r2。

综上可以看出，本发明所提出的可控式电平位移电路的技术优点：相对于传统的电平位移电路，可以实现输出信号高低电平同时可控，高电平由电源电压VDD控制，低电平由调制模块输出函数控制。由此避免了当电源电压变化范围较大时，可能导致的下一级MOS管栅极击穿的问题，另一方面，实现了下一级输出信号上升时间的可控，从而避免了当电源电压变化范围较大时，输出信号dv/dt变化范围太大的缺陷。因此，解决了当供电电压范围较大时，无法直接采用传统的电平位移电路来实现低压控制信号和高压控制信号之间转换的缺陷。

Claims (1)

1.一种可控式电平位移电路，包括调制模块、电平位移模块和输出模块，其特征在于，所述电平位移模块由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3构成；第一PMOS管MP1的源极接电源，其栅极接第二PMOS管MP2的漏极；第二PMOS管MP2的源极接电源，其栅极接第三PMOS管MP3的漏极；第三PMOS管MP3的源极接电源，其栅极接第二PMOS管MP2的漏极；第四PMOS管MP4的源极接第一PMOS管MP1的漏接，其栅极接调制模块的输出端；第五PMOS管MP5的源极接第二PMOS管MP2的漏极，其栅极接调制模块的输出端；第六PMOS管MP6的源极接第三PMOS管MP3的漏极，其栅极接调制模块的输出端；第一NMOS管MN1的漏接接第四PMOS管MP4的漏极，其栅极接外部低压输出信号的反相信号，其源极接地；第二NMOS管MN2的漏极接第五PMOS管MP5的漏极，其栅极接外部低压输出信号，其源极接地；第三NMOS管MN3的漏极接第六PMOS管MP6的漏极，其栅极接外部低压输出信号的反相信号，其源极接地；第四PMOS管源极与第一PMOS管漏极的连接点为电平位移模块的输出端；

所述的输出模块由第七PMOS管MP7、第四NMOS管MN4构成；第七PMOS管MP7的源极接电源，第七PMOS管MP7的栅极接电平位移模块的输出，第七PMOS管MP7的漏极接第四NMOS管MN4的漏极；第四NMOS管MN4漏极与第七PMOS管MP7漏极的连接点为输出级模块的输出端，第四NMOS管MN4的栅极接外部输入信号，第四NMOS管MN4的源极接地。