CN104038209A - 一种电平位移电路 - Google Patents

一种电平位移电路 Download PDF

Info

Publication number
CN104038209A
CN104038209A CN201410277566.9A CN201410277566A CN104038209A CN 104038209 A CN104038209 A CN 104038209A CN 201410277566 A CN201410277566 A CN 201410277566A CN 104038209 A CN104038209 A CN 104038209A
Authority
CN
China
Prior art keywords
circuit
drain electrode
connects
electrode
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410277566.9A
Other languages
English (en)
Other versions
CN104038209B (zh
Inventor
乔明
黄军军
薛腾飞
马金荣
齐钊
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201410277566.9A priority Critical patent/CN104038209B/zh
Publication of CN104038209A publication Critical patent/CN104038209A/zh
Application granted granted Critical
Publication of CN104038209B publication Critical patent/CN104038209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及电子电路技术，具体的说是涉及一种具有与耐压管输出端直接相连的后级反相器栅极保护结构的电平位移电路。本发明电平位移电路，包括依次连接的高压电平位移电路(1)、高端CMOS电路(3)、外围自举电路(4)和半桥电路输出结构(5)；其特征在于，在电平位移电路(1)和高端CMOS电路(3)之间还连接有后级CMOS钳位电路(2)。本发明的有益效果为，可以有效的防止由于电压浮动造成取样电阻上压降变化较大导致与功率MOS管输出直接相连接的后级反相器栅氧化层可能被击穿的问题。本发明尤其适用于电平位移电路。

Description

一种电平位移电路
技术领域
本发明涉及电子电路技术，具体的说是涉及一种具有与耐压管输出端直接相连的后级反相器栅极保护结构的电平位移电路。
背景技术
半桥驱动芯片主要用来驱动外部半桥拓扑结构的功率管，内部的驱动电路按照工作电源电压的不同分为高压侧驱动电路和低压侧驱动电路，随着半桥拓扑结构晶体管的开通，关断输出点电压处于浮动状态，因此高压侧的驱动电路也应随着输出点电压的变化工作在浮动状态，这种功能主要可以通过外部的自举电路来实现。
为了给被驱动的功率器件提供足够的栅电压，使其饱和导通和可靠关断，驱动电路的工作电压一般为10～20V，某些电路甚至要高达30V。同时为了能驱动高端和低端的功率器件，驱动电路部分必须具有电平位移功能，把输入逻辑电平信号转变为足以驱动高端功率器件的高压信号。该项功能通常采用驱动电路内部由集成的功率MOS器件及取样电阻构成的电平位移电路来实现。
然而由于高压侧电路工作在电压浮动状态，如图1所示，当VS＝0V，VB＝VCC-VD2(VD2表示二极管D2正向导通时的压降)时，功率管LDMOS N1工作在线性区，其导通电流较小，为保证驱动信号的正常传输，取样电阻R1必须足够大；当VS＞＞0V时，LDMOS工作在饱和区，其导通电流远大于VS＝0V时，取样电阻R1上的压降ΔV会达到几十伏甚至上百伏，容易导致下级反相器的栅氧化层击穿，造成电路损坏。常规方法如图1所示，在取样电阻R1上反向并联两个击穿电压为6.5～7.0V的齐纳二极管Z1、Z2，将取样电阻上的最大压降限制在13～14V，从而避免下级倒相器的栅氧化层击穿，但是这样会导致后级反相器的输入摆幅减小，影响开关速度，同时齐纳二极管的工艺相对复杂。
发明内容
本发明所要解决的，就是高压栅驱动芯片中高压侧电平位移电路由于输出电压浮动造成取样电阻上压降变化较大导致与功率MOS管输出端直接相连的后级反相器栅氧化层可能被击穿的问题，提出一种能有效避免此处栅氧化层击穿发生的电平位移电路。
本发明解决上述技术问题所采用的技术方案是：一种电平位移电路，包括依次连接的高压电平位移电路1、高端CMOS电路3、外围自举电路4和半桥电路输出结构5；其特征在于，在电平位移电路1和高端CMOS电路3之间还连接有后级CMOS钳位电路2；所述高压电平位移电路1由电阻R1和NMOS管N1构成；其中，N1的栅极接外部输入电压VIN，其源极接地GND；所述高端CMOS电路3由PMOS管P1和NMOS管N2构成；其中，P1的源极通过电阻R1后接N1的漏极，其栅极接N1的漏极，其源极接N2的漏极；N2的栅极接P1的栅极，其源极通过后级CMOS钳位电路2后接N1的漏极；所述外围自举电路4由电容C1和二极管D2构成；其中二极管D2的正极接电源VCC，其负极通过电容C1后接N2的源极，其负极接P1的源极，其负极还通过电阻R1后接N1的漏极；所述半桥电路输出结构5由NMOS管N3、N4构成；其中，N3的漏极接外部高压偏置电源VH，其栅极接P1的漏极和N2的漏极，其源极接N2的源极；N4的漏极接N3的源极，其栅极接低压控制信号，其源极接地GND。
具体的，所述后级CMOS钳位电路2为二极管D1；二极管D1的负极接N1的漏极，其正极接N2的漏极、N4的漏极。
具体的，所述后级CMOS钳位电路2为三极管Q1；三极管Q1的基极和集电极互连，其发射极接N1的漏极，其集电极接N2的漏极、N4的漏极。
具体的，所述后级CMOS钳位电路2为三极管Q2；三极管Q2的基极和集电极互连，其集电极接N1的漏极，其发射极接N2的漏极、N4的漏极。
本发明的有益效果为，可以有效的防止由于电压浮动造成取样电阻上压降变化较大导致与功率MOS管输出直接相连接的后级反相器栅氧化层可能被击穿的问题；同时结构简单，只在电平位移电路中功率MOS管输出端与后级反相器相接处和高压浮动地之间接了一个反向二极管，没有使用无源器件，版图上占用很小的面积即可实现；还使后级反相器的输入相对于高端浮动地电位在(VS-VD1)和VB之间变化，其中VD1表示二极管D1导通时的正向压降，相比传统的输入在VB和(VB-VZ1-VZ2)变化，其中VZ1、VZ2为分别齐纳二极管Z1、Z2的反向击穿电压,摆幅更大，反相器的开关速度可以得到提高。
附图说明
图1是功率驱动电路中高压侧电平位移电路的基本拓扑结构示意图；
图2是实施例1的结构示意图；
图3是实施例2的结构示意图；
图4是实施例3的结构示意图；
图5是常规结构中N1漏极电压随N1栅极电压变化波形示意图；
图6是实施例1中N1漏极电压随N1栅极电压变化波形示意图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
如图1所示，为普通功率驱动电路中高压侧电平位移电路的基本拓扑结构示意图。包括高压电平位移电路1、后级CMOS钳位电路6、高端CMOS电路3、外围自举电路4以及半桥电路输出结构5。电平位移电路1包括功率管N1和取样电阻R1，其中N1的栅极与芯片内部的低压控制信号相接，源极和衬底接地，漏极接取样电阻R1的一端，R1的另一端接高端电位VB；CMOS钳位电路6由两个串联的齐纳二极管Z1和Z2构成，其中Z1的阴极接VB，Z1的阳极接Z2的阴极，Z2的阳极与N1的漏极相接；高端CMOS电路3由PMOS管P1与NMOS管N2构成，其中P1与N2的栅极连接N1管的漏极，P1的源极和衬底接高端电位VB，N2的源极和衬底与高端浮动地电位VS相接，P1漏极和N1的漏极相连作为反相器的输出接上功率管N3的栅极；外围自举电路4由二极管D2和自举电容C1组成，其中D2的阳极与电源VCC相接，D2的阴极与电容C1的一端相接，同时此处表示为高端电位VB，电容C1的另一端接高端浮动地VS；半桥电路输出结构5由两个NMOS功率管N3与N4构成，其中上功率管N3的漏极和外部高压偏置电源VH相接，N3的源极及衬底和N4的漏极相连作为驱动电路的输出，同时也为高压侧电路的浮动地VS，N4栅极接低压控制信号，源极和衬底接地。
实施例1：
如图2所示，为本发明具有与耐压管输出端直接相连的后级反相器栅极保护结构的电平位移电路，包括高压电平位移电路1、后级CMOS钳位电路2、高端CMOS电路3、外围自举电路4以及半桥电路输出结构5。高压电平位移电路1由功率管N1和取样电阻R1构成，其中N1的栅极与芯片内部的低压控制信号Vin相接，源极和衬底接地，漏极与取样电阻R1的一端相连接，R1的另一端接高端电位VB；CMOS钳位电路2由一个连接在N1的漏极和高端浮动地电位VS之间的一个二极管D1构成，高端浮动地电位VS为高端CMOS电路3、外围自举电路4与半桥电路输出结构5的连接点，其中D1的阳极与VS相接，阴极接N1的漏极；高端CMOS电路3由PMOS管P1与NMOS管N2构成，其中P1与N2的栅极与电平位移电路中的N1管的漏极相接，P1的源极和衬底接高端电位VB，高端电位VB为芯片的内部电源，同时也是高端CMOS电路3和外围自举电路4的电源端连接点，N2的源极和衬底与高端浮动地电位VS相接，P1漏极和N1的漏极相连作为反相器的输出并构成半桥拓扑结构的上功率管N3的栅极输入；外围自举电路4由二极管D2和自举电容C1组成，其中D2的阳极与电源VCC相接，D2的阴极与电容C1的一端相接，同时此处表示为高端电位VB，电容C1的另一端接高端浮动地VS；半桥电路输出结构5由两个NMOS功率管N3与N4构成，其中上功率管N3的漏极和外部高压偏置电源VH相接，N3的源及衬底和N4的漏极相连作为驱动电路的输出，同时也作为高压侧电路的浮动地，N4栅极接低压控制信号，源极和衬底接地。
与图1相比，区别在于没有了VB和耐压功率管N1的漏极之间的钳位电路6，而在N1的漏极和高端浮动地VS之间设置了具有钳位作用的电路2，钳位电路2由一个二极管D1构成，其中D1的阳极与VS相接，阴极与功率管N1的漏极和高端CMOS电路的栅极相连接。
本例的工作原理如下：伴随着上功率管N3的导通与关断，高端电路工作在电压浮动状态，当VS从0V到VH变化时，耐压功率管LDMOS N1的电流会随之增大，因而取样电阻R1上的压降ΔV也随着增大，因此N1漏极电压相对VS减小。当N1漏极电压大于(VS-VD1)时，由于二极管的单向导通特性，此时二极管D1不导通，当ΔV增大至使N1漏极电压等于(VS-VD1)时，二极管D1开始导通，有二极管特性可知，此时D1的阴极即反相器的输入端电位被钳位在(VS-VD1),即取样电阻上获得的最大压降不会超过(VCC-VD2+VD1)，从而防止了因取样电阻上压降过大导而致后级栅氧化层被击穿的问题，同时相对于高压电路部分的地电位VS，反相器的输入在VB和(VS-VD1)之间变化，和常规保护结构相比，输入摆幅增大，从而反相器的转换速度得到提高。
常规结构与本实施例中N1漏极输出电压随N1栅极输入电压波形变化示意图分别如图5和图6所示。如图5，为常规结构中N1漏极输出电压随N1栅极输入电压波形变化示意图，其输入在VB和(VB-VZ1-VZ2)之间变化，如图所示，其最低输出电平高于VS。如图6所示，为N1漏极输出电压随N1栅极输入电压波形变化示意图，其输入在VB和(VS-VD1)之间变化，最低输入电平可以低于VS，因此得到更大输入摆幅，实现更快的反相器转换速度。
实施例2：
如图3所示，本例与实施例1区别的地方在于钳位电路2由一个连接在耐压功率管N1的漏极和高压浮动地电位VS之间的NPN晶体管Q1构成。其中NPN晶体管Q1以二极管的形式连接，即Q1的基极和集电极短接在一起作为一端，发射极作为另一端，具体的，Q1的基极和集电极与高压浮动地VS相接，Q1的发射极连接功率管N1的漏极和后级高端CMOS电路反相器的栅极。
本例的工作原理与实施例1类似，由于Q1的集电极和基极短接构成二极管的连接形式，因此基极和发射极构成的PN结可以作为一个二极管，其中基极为二极管的阳极，发射极为二极管的阴极，从而与实施例1中二极管相似，即当Q1导通时，基极和发射极之间的为一个PN结的正向压降VBE1，其中VBE1表示Q1导通时的基极发射极压降,从而使N1漏极输出端即后级CMOS反相器的输入端电位被钳位在(VS-VBE1),因此取样电阻上获得的最大压降不会大于(VCC-VD2+VBE1)，由于VBE1与VD1都为一个PN结的正向压降，差别很小，因此可以获得与实施例1相似的效果。
实施例3：
如图4所示，本例与实施例1区别的地方在于钳位电路2由一个连接在耐压功率管N1的漏极和高压浮动地电位VS之间的PNP晶体管Q2构成。其中PNP晶体管Q2以二极管的形式连接，即Q2的基极和集电极短接在一起作为一端，发射极作为另一端，具体的，Q2的发射极与高压浮动地VS相接，Q2的基极和集电极连接功率管N1的漏极和后级高端CMOS电路反相器的栅极。
本例的工作原理与实施例1类似，由于Q2的集电极和基极短接构成二极管的连接形式，因此发射极和基极构成的PN结可以作为一个二极管，其中发射极为二极管的阳极，基极为二极管的阴极，从而实现与实施例1中二极管类似的效果，即当Q1导通时，发射极和基极之间的为一个PN结的正向压降VEB2，其中VEB2表示Q2导通时的基极发射极压降，使N1漏极输出端即后级CMOS反相器的输入端电位被钳位在(VS-VEB2),使取样电阻上获得的最大压降不会大于(VCC-VD2+VEB2)，由于VEB2与VD1都为一个PN结的正向压降，差别很小，因此可以获得与实施例1相似的效果。

Claims (4)

1.一种电平位移电路，包括依次连接的高压电平位移电路(1)、高端CMOS电路(3)、外围自举电路(4)和半桥电路输出结构(5)；其特征在于，在电平位移电路(1)和高端CMOS电路(3)之间还连接有后级CMOS钳位电路(2)；所述高压电平位移电路(1)由电阻R1和NMOS管N1构成；其中，N1的栅极接外部输入电压VIN，其源极接地GND；所述高端CMOS电路(3)由PMOS管P1和NMOS管N2构成；其中，P1的源极通过电阻R1后接N1的漏极，其栅极接N1的漏极，其漏极接N2的漏极；N2的栅极接P1的栅极，其源极通过后级CMOS钳位电路(2)后接N1的漏极；所述外围自举电路(4)由电容C1和二极管D2构成；其中二极管D2的正极接电源VCC，其负极通过电容C1后接N2的源极，其负极接P1的源极，其负极还通过电阻R1后接N1的漏极；所述半桥电路输出结构(5)由NMOS管N3、N4构成；其中，N3的漏极接外部高压偏置电源VH，其栅极接P1的漏极和N2的漏极，其源极接N2的源极；N4的漏极接N3的源极，其栅极接低压控制信号，其源极接地GND。
2.根据权利要求1所述的一种电平位移电路，其特征在于，所述后级CMOS钳位电路(2)为二极管D1；二极管D1的负极接N1的漏极，其正极接N2的漏极、N4的漏极。
3.根据权利要求1所述的一种电平位移电路，其特征在于，所述后级CMOS钳位电路(2)为三极管Q1；三极管Q1的基极和集电极互连，其发射极接N1的漏极，其集电极接N2的漏极、N4的漏极。
4.根据权利要求1所述的一种电平位移电路，其特征在于，所述后级CMOS钳位电路(2)为三极管Q2；三极管Q2的基极和集电极互连，其集电极接N1的漏极，其发射极接N2的漏极、N4的漏极。
CN201410277566.9A 2014-06-19 2014-06-19 一种电平位移电路 Active CN104038209B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410277566.9A CN104038209B (zh) 2014-06-19 2014-06-19 一种电平位移电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410277566.9A CN104038209B (zh) 2014-06-19 2014-06-19 一种电平位移电路

Publications (2)

Publication Number Publication Date
CN104038209A true CN104038209A (zh) 2014-09-10
CN104038209B CN104038209B (zh) 2017-02-01

Family

ID=51468825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410277566.9A Active CN104038209B (zh) 2014-06-19 2014-06-19 一种电平位移电路

Country Status (1)

Country Link
CN (1) CN104038209B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105915207A (zh) * 2016-04-11 2016-08-31 电子科技大学 一种电平移位电路
CN106899289A (zh) * 2017-02-23 2017-06-27 电子科技大学 一种可控式电平位移电路
CN107437434A (zh) * 2016-05-26 2017-12-05 中芯国际集成电路制造(上海)有限公司 高压电平位移电路和非易失性存储器
CN107707243A (zh) * 2016-08-09 2018-02-16 硅显示技术有限公司 电平转换器和阵列装置
CN108233917A (zh) * 2016-12-15 2018-06-29 江苏安其威微电子科技有限公司 电平转换电路
CN110729895A (zh) * 2018-07-16 2020-01-24 辉芒微电子（深圳）有限公司 全n型mosfet实现的电压自举电路及驱动控制电路
CN112910235A (zh) * 2021-01-21 2021-06-04 中国电子科技集团公司第五十八研究所 一种电压可调的钳位保护电路
CN113014077A (zh) * 2021-03-30 2021-06-22 国硅集成电路技术(无锡)有限公司 一种高压pn桥栅驱动电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102647177A (zh) * 2012-04-06 2012-08-22 东南大学 一种可抗共模噪声干扰的高压侧栅驱动电路
CN103825597A (zh) * 2014-03-19 2014-05-28 电子科技大学 一种电平移位电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102647177A (zh) * 2012-04-06 2012-08-22 东南大学 一种可抗共模噪声干扰的高压侧栅驱动电路
CN103825597A (zh) * 2014-03-19 2014-05-28 电子科技大学 一种电平移位电路

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105915207B (zh) * 2016-04-11 2018-01-09 电子科技大学 一种电平移位电路
CN105915207A (zh) * 2016-04-11 2016-08-31 电子科技大学 一种电平移位电路
CN107437434B (zh) * 2016-05-26 2020-09-29 中芯国际集成电路制造(上海)有限公司 高压电平位移电路和非易失性存储器
CN107437434A (zh) * 2016-05-26 2017-12-05 中芯国际集成电路制造(上海)有限公司 高压电平位移电路和非易失性存储器
CN107707243A (zh) * 2016-08-09 2018-02-16 硅显示技术有限公司 电平转换器和阵列装置
CN107707243B (zh) * 2016-08-09 2021-08-10 硅显示技术有限公司 电平转换器和阵列装置
CN108233917B (zh) * 2016-12-15 2024-02-23 上海安其威微电子科技有限公司 电平转换电路
CN108233917A (zh) * 2016-12-15 2018-06-29 江苏安其威微电子科技有限公司 电平转换电路
CN106899289B (zh) * 2017-02-23 2019-01-29 电子科技大学 一种可控式电平位移电路
CN106899289A (zh) * 2017-02-23 2017-06-27 电子科技大学 一种可控式电平位移电路
CN110729895A (zh) * 2018-07-16 2020-01-24 辉芒微电子（深圳）有限公司 全n型mosfet实现的电压自举电路及驱动控制电路
CN112910235A (zh) * 2021-01-21 2021-06-04 中国电子科技集团公司第五十八研究所 一种电压可调的钳位保护电路
CN113014077A (zh) * 2021-03-30 2021-06-22 国硅集成电路技术(无锡)有限公司 一种高压pn桥栅驱动电路

Also Published As

Publication number Publication date
CN104038209B (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
CN104038209A (zh) 一种电平位移电路
US10340906B2 (en) Integrated bootstrap high-voltage driver chip and technological structure thereof
US8723564B2 (en) Driving circuit
CN103141028B (zh) 电平移动电路
CN102437842B (zh) 一种基于集成驱动芯片的开关管驱动电路
CN103856205B (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
CN105634461B (zh) 一种电平移位电路
CN102769453A (zh) 一种可抗噪声干扰的高压侧栅驱动电路
CN203554270U (zh) Mosfet驱动电路
CN109004813A (zh) 一种抑制驱动电压尖峰的mos管驱动电路
CN111130532A (zh) Igbt门极推挽驱动电路、方法及igbt驱动电路
CN202696454U (zh) 栅极驱动电路
CN109921779B (zh) 一种半桥电路直通保护电路
CN107395183B (zh) 一种脉冲大电流点火开关电路
CN103023470B (zh) 三电极单向导通场效应管
US10158350B1 (en) Level shifter circuit for gate driving of gate control device
CN105811960A (zh) 一种用于薄栅氧mos管的电平位移电路
CN102545560B (zh) 一种功率开关驱动器、ic芯片及直流-直流转换器
CN102307002B (zh) 一种带负压关断的功率开关管的驱动电路
CN105322948B (zh) 半桥驱动电路
CN104716936B (zh) 一种抗esd的信号解调集成电路
CN207265996U (zh) 一种脉冲大电流点火开关电路
CN209543176U (zh) 一种推挽输出电路
US11929667B2 (en) Switching converter and low-voltage startup circuit thereof
CN106094576B (zh) 基于igbt整形的驱动控制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant