CN107437434A - 高压电平位移电路和非易失性存储器 - Google Patents

Abstract

本发明提供一种高压电平位移电路和非易失性存储器。所述高压电平位移电路包括：控制信号生成模块，其根据输入端的时序信号和使能信号生成控制信号；电压选择模块，其根据所述控制信号从多个输入电压信号中选择一个电压信号进行输出；偏置电路模块，其接收所述电压选择模块的输出电压信号并根据所述输出电压信号生成偏置电压信号；开关电路模块，其基于所述偏置电压信号控制所述高压电平位移电路的输出。所述电路在不影响中低压MOS晶体管正常工作的情况下进行高压电平位移，并且因此降低了电路的整体功耗。

Description

高压电平位移电路和非易失性存储器

技术领域

本发明涉及集成电路技术领域，具体而言涉及一种高压电平位移电路和非易失性存储器。

背景技术

非易失性存储器(Non Volatile Memory，NVM)通常需要较高的正的或负的电荷泵偏压，用于在存储单元编程或擦除期间使用。如果集成电路工艺可以支持较高的击穿电压(Breakdown Voltage，BV)和栅氧击穿(Gate Oxide Breakdown，GOI)，那么较高的电荷泵偏压不会导致不利的影响。随着智能化和物联网(Internet of Things,IoT)的发展，在IC工艺/制程方面也从一味追逐迈向摩尔定律的更深亚微米工艺节点，转向更多讨论现有技术节点功耗降低等方面的改进上。因此，在IoT设备的工艺中，通常需要采用中低压器件(例如3.3V器件)用于NVM存储单元的操作。然而，中低压器件的BV或GOI级别会对较高的电荷泵偏压有一定的限制。在存储单元的编程或擦除期间如果中低压器件长时间经受高的电压差，那么对其性能和稳定性都会造成不利影响。

因此，为解决上述技术问题，有必要提出一种新的高压电平位移电路和非易失性存储器。

发明内容

针对现有技术的不足，一方面，本发明提供一种高压电平位移电路，所述高压电平位移电路包括：控制信号生成模块，其根据输入端的时序信号和使能信号生成控制信号；电压选择模块，其根据所述控制信号从多个输入电压信号中选择一个电压信号进行输出；偏置电路模块，其接收所述电压选择模块的输出电压信号并根据所述输出电压信号生成偏置电压信号；开关电路模块，其基于所述偏置电压信号控制所述高压电平位移电路的输出。

在本发明的一个实施例中，所述开关电路模块的输入电压信号与所述时序信号相关联。

在本发明的一个实施例中，所述偏置电路模块包括连接在所述电压选择模块的输出端和所述开关电路模块的输入端之间的两个MOS晶体管，其中第一MOS晶体管的栅极和第二MOS晶体管的漏极分别连接至所述电路选择模块的输出端，所述第一MOS晶体管以及所述第二MOS晶体管的源极连接至所述开关电路模块的输入端，所述第一MOS晶体管以及所述第二MOS晶体管的衬底连接至高压负电平，并且所述第一MOS晶体管和所述第二MOS晶体管在所述选择电路模块的输出电压信号的控制下导通或关闭。

在本发明的一个实施例中，所述开关电路模块连接至所述高压负电平，并且在所述开关电路模块和所述高压负电平之间串联连接多个晶体二极管。

在本发明的一个实施例中，所述开关电路为第三MOS晶体管，其栅极连接至所述偏置电路模块的输出端并且源极连接至所述多个晶体二极管，并且所述第三MOS晶体管在所述偏置电压信号的控制下导通或关闭。

在本发明的一个实施例中，所述第三MOS晶体管为中低压MOS晶体管。

在本发明的一个实施例中，所述控制信号生成模块包括两个时序信号输入端和一个使能端，其中当第一时序信号和第二时序信号为高电平而同时使能信号为低电平时所述控制信号为低电平；当所述第一时序信号和所述第二时序信号为低电平而同时使能信号为高电平时所述控制信号为高电平。

在本发明的一个实施例中，所述控制信号生成模块包括与非门和或非门。

另一方面，本发明还提供一种非易失性存储器，所述非易失性存储器包括：存储单元阵列，其包括位于字线和位线的交叉位置处的多个存储单元；

其中，由所述高压电平位移电路向所述存储单元阵列的所述位线或所述字线提供操作电压。

本发明所提供的高压电平位移电路可以在不影响中低压MOS晶体管正常工作的情况下进行高压电平位移，可以大大增强中低电压MOS晶体管的稳定性运行，并且由此降低了电路的整体功耗。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了根据现有技术的高压电平位移电路100的示意性电路图；

图2示出了根据本发明实施例的高压电平位移电路200的示意性框图；

图3示出了根据本发明实施例的高压电平位移电路200的示意性电路图；

图4示出了根据本发明实施例的高电压电平位移电路200的电压示意性时序图；

图5示出了根据本发明实施例的高电压电平位移电路200的电压仿真图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

NVM包括存储单元阵列(Memory Cell Array)、译码器和时序控制单元、灵敏放大器等。存储单元阵列具有多条字线WL和多条位线BL，以及位于字线WL和位线BL交叉处的多个存储单元MC(Memory Cell)，用于存储数据和读写数据。通过字线驱动器和位线驱动器选择特定的字线WL和位线BL，从而唯一选中字线WL和位线BL的交叉处的存储单元MC，再对其进行操作。而且，在NVM的存储单元的编程或擦除操作期间通常需要较高的偏压电压。

图1示出了根据现有技术的高压电平位移电路100的示意性电路图。在NVM的存储单元的编程和擦除期间，该电路可以为NVM的字线或位线提供高电压电平。如图1所示，在现有技术的高压电平位移电路中，图1中的MOS晶体管N1通常采用高压器件来支持高压电平位移。高压MOS晶体管可以提供较高的BV或GOI，从而能够支持高压电平位移过程中产生的高电压差。通常，高压MOS晶体管可以支持10V的BV或GOI，以及支持甚至超过7.5V的电压差。然而，在IoT设备的工艺中通常只能采用低功率的中低电压器件，也就是说，图1中所示的MOS晶体管N1应该为中低电压器件。

进一步，如图1所示，在电荷泵电压VNPUMP为-6V，而N1的栅极电压为电源电压1.5V时，N1的电压差将达到7V。因此，高电压电平位移期间MOS晶体管N1将长时间操作于高电压差。在MOS晶体管N1为中低电压器件的情况下，高的电压差将导致其性能不稳定，甚至导致故障。

本发明提供一种新的高压电平位移电路，其通过时序控制等方式使得MOS晶体管N1的栅极和源极、漏极以及衬底之间的电压差减小，从而可以在采用中低压器件N1的同时提供稳定的高电平位移。

图2示出了根据本发明实施例的高压电平位移电路200的示意性框图。

根据本发明实施例的高压电平位移电路包括：控制信号生成模块101、电压选择模块102、偏置电路模块103和开关电路模块104。

控制信号生成模块101根据输入端的时序信号和使能信号生成控制信号。根据本发明的实施例，可以采用两个时序信号PST<2>和PST<5>(即PST<2,5>)和一个使能信号PUMPEN来生成控制信号SWEN。

电压选择模块102根据来自控制信号生成模块101的控制信号SWEN从多个输入电压信号中选择一个电压信号进行输出。根据本发明的实施例，电压选择模块102可以具有两个输入电压信号Vdd和VN3V，如图2所示。电压选择模块102根据控制信号SWEN选择电压信号Vdd和VN3V中的一个作为输出电压信号。

偏置电路模块103接收电压选择模块102的输出电压信号并根据所述输出电压信号生成偏置电压信号Vgate。根据本发明的实施例，可以采用多个MOS晶体管来实现偏置电路模块103。通过改变MOS晶体管的栅极电压来控制多个MOS晶体管的导通和关闭，从而生成不同的输出偏置电压Vgate。

开关电路模块104基于从偏置电路模块103接收的偏置电压信号Vgate控制高压电平位移电路的输出PUMPSW。根据本发明的实施例，可以采用MOS晶体管来实现开关电路模块104。示例性地，通过改变NNOS器件的栅极电压来实现作为开关器件的MOS晶体管的导通和关闭。

本发明所提供的高压电平位移电路可以在不影响中低压MOS晶体管正常工作的情况下进行高压电平位移，可以大大增强中低电压MOS晶体管的稳定性运行，并且由此降低了电路的整体功耗。

示意性实施例一

在图2中以概括的方式对本发明的高压电平位移电路进行了描述，为了本发明更清楚，下面结合图3～图5以一个具体的电路图为例进行进一步的说明。

图3示出了根据本发明实施例的高压电平位移电路200的示意性电路图。

如图3所示，根据本发明的一个实施例，控制信号生成模块101根据可以采用时序信号PST<2>和PST<5>以及使能信号PUMPEN来生成控制信号SWEN。示例性地，控制信号生成模块101可以由两个反向器和三个与非门构成。如图3所示，时序信号PST<2>和PST<5>分别输入至两个反向器，使能信号PUMPEN同时输入至两个与非门。时序信号PST<2>和PST<5>的经反向的信号分别输入所述两个与非门。时序信号PST<2>和PST<5>和使能信号PUMPEN共同作用于三个与非门来生成控制信号SWEN。根据图3所示的示例，当PST<2,5>＝H，PUMPEN＝L时SWEN＝L；当PST<2,5>＝L，PUMPEN＝H时SWEN＝H。应该理解，虽然通过上述具体电路来说明控制信号的生成，但也可以利用任何技术上可行的其他形式的电路来实现控制信号生成模块101，本发明不限于上述实施例。

根据本发明的实施例，电压选择模块102可以具有两个输入电压信号Vdd和VN3V。如图3所示，电压选择模块102根据控制信号SWEN选择电压信号Vdd(1.5V)和VN3V(-3V)中的一个作为输出电压信号。当SWEN＝L时VNode_A＝1.5V；当SWEN＝H时VNode_A＝-3V。可以利用本领域的任何技术上可行的电路形式来实现电压选择模块102。

根据本发明的实施例，偏置电路模块103接收电压选择模块102的输出电压VNode_A并根据输出电压VNode_A生成偏置电压信号Vgate。根据本发明的实施例，可以采用两个MOS晶体管N1和N2来实现偏置电路模块103。通过改变MOS晶体管N1和MOS晶体管N2的栅极电压来控制MOS晶体管N1和MOS晶体管N2的导通和关闭，从而实现基于输入电压信号VNode_A来生成不同的输出偏置电压Vgate。

根据本发明的一个实施例，如图3所示，偏置电路模块103包括连接在电压选择模块102的输出端和开关电路模块104的输入端之间的两个MOS晶体管N1和N2，其中MOS晶体管N1的栅极和MOS晶体管N2的漏极分别连接至电压选择模块102的输出端Node_A。MOS晶体管N1以及MOS晶体管N2的源极连接至开关电路模块104的输入端。MOS晶体管N1和MOS晶体管N2的衬底连接至负高电压电平VN3V。并且，MOS晶体管N1和MOS晶体管N2在电压选择模块102的输出电压信号VNode_A的控制下导通或关闭。

具体地，当VNode_A＝1.5V时，N2＝Off(N2关闭)并且N1＝On(N1导通)，从而Vgate＝Vdd-Vnt(1.5V-Vtn)(Vtn为MOS管的开启电压)；当VNode_A＝-3V时，N2＝On(N2导通)并且N1＝Off(N1关闭)，从而Vgate＝-3V。应该理解，虽然通过上述具体电路来说明Vgate信号的生成，但也可以利用任何技术上可行的其他形式的电路来实现偏置电路模块103，本发明不限于上述实施例。

根据本发明实施例，如图3所示，开关电路模块104可以包括MOS晶体管N3。开关电路模块104的MOS晶体管N3基于从偏置电路模块103接收的偏置电压信号Vgate控制高压电平位移电路的输出PUMPSW。根据本发明的一个实施例，N3的漏极和衬底通过三个串联的晶体二级管连接到负高电压电平VN3V，从而在N3的源极形成0V至-6V的VNPUMP电压。如图3所示，当Vgate＝Vdd-Vnt(1.5V-Vtn)时，VNPUMP＝-3V，N3导通并且PUMPSW＝VNPUMP＝-3V；当Vgate＝-3V时，VNPUMP＝-6V，N3导通并且PUMPSW＝VNPUMP＝-6V。由此可知，通过N3实现了负高电压电平VNPUMP到PUMPSW的输出。在负高电压电平VNPUMP到PUMPSW的位移过程中N3的栅极和漏极、源极之间的电压差(即Vgate和VNPUMP、PUMPSW之间的电压差)始终保持为小于4V。根据本发明的实施例，通过时序控制来实现上述电压控制的转换，从而使得MOS晶体管N3的栅极和漏极之间的电压始终小于4V。从而，MOS晶体管N3可以采用中低压器件来实现而不影响电路的稳态性。下面结合图4详细说明时序控制PST<2>和PST<5>和高压电平位移电路200中的各个节点电压之间时序控制关系。

可以理解的是，本实施方式中，处于简洁的目的，仅表示出本发明相对现有技术改进的部分，并未完全示出高电压电平位移电路200的完整结构。

图4示出了根据本发明实施例的高电压电平位移电路200的电压示意性时序图。

如图4所示，当PST<2,5>＝H，PUMPEN＝L时SWEN＝L；此时VNPUMP为0至-3V，而Vgate＝1.5V-Vtn；MOS晶体管N3导通，PUMPSW＝VNPUMP。因此，Vgate和VNPUMP、PUMPSW之间的电压差小于4V。

当PST<2,5>＝L，PUMPEN＝H时SWEN＝H；此时VNPUMP＝-6V，而Vgate＝-3V；MOS晶体管N3导通，PUMPSW＝VNPUMP。因此，Vgate和VNPUMP、PUMPSW之间的电压差仍然为小于4V。

综上，通过时序PST<2,5>的控制，MOS晶体管N3的栅极电压Vgate从1.5V-Vtn变化到-3V，而负高电压电平VNPUMP从早期的-3V变化到后期的-6V，因此Vgate和VNPUMP之间的电压差始终小于4V。根据本发明的实施例，可以通过晶体二极管将负高电压电平从-6V切分至-3V。

应该理解，虽然上述通过二极管的方式实现负高电压电平的变化，但也可以利用任何技术上可行的其他形式的电路来实现，本发明不限于上述实施例。

根据本发明的实施例，负高电压电平从-3V降低到-6V，而在此期间通过时序控制PST<2,5>将Vgate电压划分为两阶段(1.5V-Vtn和-3V)，从而减小了Vgate和VNPUMP之间的电势差。其中，PST<2,5>时序信号与使能信号PUMPEN共同作用生成控制信号来实现对Vgate电压信号的控制。由于Vgate和VNPUMP之间的电势差保持为相对较小，对于中低压NOMS器件的BV和GOI影响减小，从而能够采用中低压NOMS器件来实现稳定可靠的高压电平位移。并且由于采用中低压器件实现电路，并因此降低了电路的整体功耗。下面通过电压仿真结果来说明稳定的高压电平位移。

图5示出了根据本发明实施例的高电压电平位移电路200的电压仿真图。

如图5所示，图中曲线1为VNPUMP的电压，该电压从0V到-3V继而降低到-6V；然后从-6V到-3V继而至0V。曲线2为控制信号SWEN，其从低电平到高电平，继而从高电平至低电平。曲线3示出MOS晶体管N3栅极处的电压Vgate的电压变化，其在控制信号SWEN的控制下从1.5-Vtn至-3V。其中，在SWEN为高电平时Vgate为-3V。曲线4示出了高电压电平位移电路200的输出电压PUMPSW，如图5所示，当VNPUMP为-3V时输出PUMPSW为-3V，当VNPUMP为-6V时输出PUMPSW为-6V。从仿真结果可以看到，高电压电平位移电路200实现了稳定的高压电平位移。同时，由于采用中低压NOMS器件，大大降低了电路的整体能耗，因此适用于IoT等对功率要求较高的技术领域。

本发明所提供的高压电平位移电路可以在不影响中低压MOS晶体管正常工作的情况下进行高压电平位移，可以大大增强中低电压MOS晶体管的稳定性运行，并且由此降低了电路的整体功耗。

示意性实施例二

本发明另外还提供一种非易失性存储器，其通过高电压电平位移电路200提供操作期间所需的电压。

所述非易失性存储器包括存储单元阵列(Memory Cell Array)、译码器和时序控制单元、灵敏放大器等。

存储单元阵列具有多条字线WL和多条位线BL，以及位于字线WL和位线BL交叉处的多个存储单元MC(Memory Cell)，用于存储数据和读写数据。

通过字线驱动器和位线驱动器选择特定的字线WL和位线BL，从而唯一选中字线WL和位线BL的交叉处的存储单元MC，再对其进行操作。

如上述所述，在NVM的存储单元的编程或擦除操作期间通常需要较高的偏压电压。然而，在IoT设备的工艺中，通常采用中低压器件(例如3.3V器件)用于NVM存储单元的操作。

本发明的高电压电平位移电路200采用中低压器件实现，同时可以为NVM存储单元提供较高的偏压电压用于编程或擦除等操作。本发明所提供的高压电平位移电路可以在不影响中低压MOS晶体管正常工作的情况下进行高压电平位移，可以大大增强中低电压MOS晶体管的稳定性运行，并且由此降低了电路的整体功耗。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种高压电平位移电路，其特征在于所述高压电平位移电路包括：

控制信号生成模块，其根据输入端的时序信号和使能信号生成控制信号；

电压选择模块，其根据所述控制信号从多个输入电压信号中选择一个电压信号进行输出；

偏置电路模块，其接收所述电压选择模块的输出电压信号并根据所述输出电压信号生成偏置电压信号；

开关电路模块，其基于所述偏置电压信号控制所述高压电平位移电路的输出。

2.如权利要求1所述的高压电平位移电路，所述开关电路模块的输入电压信号与所述时序信号相关联。

3.如权利要求1所述的高压电平位移电路，其特征在于，所述偏置电路模块包括连接在所述电压选择模块的输出端和所述开关电路模块的输入端之间的两个MOS晶体管，其中第一MOS晶体管的栅极和第二MOS晶体管的漏极分别连接至所述电路选择模块的输出端，所述第一MOS晶体管以及所述第二MOS晶体管的源极连接至所述开关电路模块的输入端，所述第一MOS晶体管以及所述第二MOS晶体管的衬底连接至高压负电平，并且所述第一MOS晶体管和所述第二MOS晶体管在所述选择电路模块的输出电压信号的控制下导通或关闭。

4.如权利要求1所述的高压电平位移电路，其特征在于，所述开关电路模块连接至所述高压负电平，并且在所述开关电路模块和所述高压负电平之间串联连接多个晶体二极管。

5.如权利要求1所述的高压电平位移电路，其特征在于，所述开关电路为第三MOS晶体管，其栅极连接至所述偏置电路模块的输出端并且源极连接至所述多个晶体二极管，并且所述第三MOS晶体管在所述偏置电压信号的控制下导通或关闭。

6.如权利要求5所述的高压电平位移电路，其特征在于，第一MOS晶体管、第二MOS晶体管和所述第三MOS晶体管为中低压MOS晶体管。

7.如权利要求1所述的高压电平位移电路，其特征在于，所述控制信号生成模块包括两个时序信号输入端和一个使能端，其中当第一时序信号和第二时序信号为高电平而同时使能信号为低电平时所述控制信号为低电平；当所述第一时序信号和所述第二时序信号为低电平而同时所述使能信号为高电平时所述控制信号为高电平。

8.如权利要求7所述的高压电平位移电路，其特征在于，所述控制信号生成模块包括反相器和与非门。

9.一种非易失性存储器，其特征在于，所述非易失性存储器包括：

存储单元阵列，其包括位于字线和位线的交叉位置处的多个存储单元；

其中，由权利要求1-8之一所述的高压电平位移电路向所述存储单元阵列的所述位线或所述字线提供操作电压。