CN104716936B - 一种抗esd的信号解调集成电路 - Google Patents

Abstract

一种抗ESD的信号解调集成电路，接收来自变压器副边绕组的窄脉冲信号或尖脉冲信号，将窄脉冲信号或者尖脉冲信号还原成幅值等于副边工作电压的窄脉冲数字信号，与现有技术相比，本发明可以将信号检测电路与ESD防护与电压钳位进行有效结合；同时，本发明中所述电路具备电路结构简单、功耗小，成本低的特征。

Description

一种抗ESD的信号解调集成电路

技术领域

本发明涉及一种结构简单、并具有ESD防护功能的窄脉冲或者尖峰电压信号解调集成电路。

背景技术

由于现代电力电子系统中有强弱电之分，强弱电之间的电位可以相差几百伏甚至几千伏,比如高压控制系统中隔离电枢电流和电压控制器,逆变控制系统IGBT驱动控制器等，通常需要在不同的模块之间传送高低电压控制信号。现阶段信号隔离技术有：光耦隔离、电容隔离、变压器隔离，一般都是将低压侧的原始数字脉冲调制信号调制成窄脉冲或者尖峰电压信号，通过上述隔离技术传送到高压侧，然后在高压侧再将窄脉冲或者尖峰电压信号解调成同相位的数字脉冲信号，用于控制高压侧器件的运转。

传统的信号解调技术一般采用比较器来实现信号解调，并且采用迟滞比较器来进行抗干扰采样，这种技术实现起来较容易，但是电路会较复杂，占用空间大，成本高，最重要的是存在非常大的信号传输延时，同时集成电路的制作需要对芯片的输入引脚进行ESD防护设计；这样不仅仅信号解调输入端需要有采样电路，同时ESD防护也需要设计电路，就必然存在电路设计复杂、功耗大、芯片面积增大，导致开发成本增加等问题。

发明内容

本发明的主要目的是提供一种结构简单的窄脉冲或者尖峰电压信号解调还原集成电路，并且该电路具备ESD防护与电压钳位的功能特征，其技术方案如下：

一种抗ESD的信号解调集成电路，包括输入端口VIN、第一P型MOS管、第一N型MOS管、第一电阻、第二电阻、第一反相器、第二反相器；输入端口VIN分别连接到第一P型MOS管的源极与第一N型MOS管的源极，第一P型MOS管的漏极通过第一电阻连接到接地端GND，并且第一P型MOS管的漏极连接到第一反相器的输入端，第一反相器的输出端作为一种抗ESD的信号解调集成电路的上路信号输出端；第一N型MOS管的漏极通过第二电阻连接到电源端VCC，并且第一N型MOS管的漏极连接到第二反相器的输入端，第二反相器输出端作为一种抗ESD的信号解调集成电路的下路信号输出端；第一P型MOS管的体电位端连接到电源端VCC，第一N型MOS管的体电位端连接到接地端GND。

更优的，一种抗ESD的信号解调集成电路还包括第三电阻，第三电阻的一端连接到输入端口VIN，另一端分别连接到第一P型MOS管的源极和第一N型MOS管的源极。当VIN端口电压较高时，为了防止流过第一P型MOS管内部寄生二极管和第一N型MOS管内部寄生二极管的电流过大，在输入端串接第三电阻能够有效减小电流，提高ESD防护与电压钳位的性能。

更优的，一种抗ESD的信号解调集成电路还包括模块211和模块212，提高输入采样抗干扰能力。

模块211包括：第二N型MOS管、第三反相器、第四反相器、第一延时模块；第二N型MOS管的漏极分别连接到第三反相器的输入端和第一P型MOS管的漏极，第二N型MOS管的源极与体电位端连接到芯片接地端GND，第三反相器的输出连接到第四反相器的输入端，第四反相器的输出端分别连接到第一延时延时模块的输入端和第二N型MOS管栅极，第一延时模块的输出连接到第一反相器的输入端；

模块212包括：第二P型MOS管、第五反相器、第六反相器、第二延时模块，第二P型MOS管的漏极分别连接到第五反相器的输入端和第一N型MOS管的漏极，第二P型MOS管的源极与体电位端连接到芯片电源端VCC，第五反相器的输出端连接到第六反相器的输入端，第六反相器的输出端分别连接到第二延时模块的输入端和第二P型MOS管的栅极，第二延时模块的输出端连接到第二反相器的输入端。

本发明所述的一种抗ESD的信号解调集成电路，功能作用是接收来自变压器副边绕组的窄脉冲信号或尖脉冲信号，将窄脉冲信号或者尖脉冲信号还原成幅值等于副边工作电压的窄脉冲数字信号，解调集成电路的输入信号为正负窄脉冲信号，所述正负窄脉冲信号是基于基准电压(非局限于0电平的基准电平)的正负窄脉冲信号；所述解调集成电路的核心电路为：包括采样正脉冲信号的第一P型MOS管，与采样负脉冲信号的第一N型MOS管；所述解调集成电路的输出信号包括两路信号输出，分别为上路信号输出，即由第一P型MOS管产生的输出信号，与下路信号输出，即由第一N型MOS管产生的输出信号，且每路输出信号与所述解调集成电路的正或负脉冲输入信号周期保持一致。与所述解调集成电路相连接的还原PWM输出电路，功能所用是将所述解调集成电路的输出信号，通过锁存模块电路后的输出信号周期为所述解调集成电路的上路或下路输出信号的二分之一。

所述解调集成电路的核心电路第一P型MOS管与第一N型MOS管不仅仅具有信号采样的功能，同时具备了ESD防护与电压钳位的功能特征，因为所述解调集成电路的输入端口是与第一P型MOS管和第一N型MOS管的源极相连。在MOS管的内部其源极与体电压端存在了寄生二极管，当源极的电位超过第一P型MOS管的体电压栅端电位或者低于第一N型MOS体电压端电位时，输入引脚的电位即将被钳位，因为此时寄生二极管正向导通，从而起到了ESD防护与电压钳位的作用。

与现有技术相比，本发明具有如下有益效果：

(1)本发明可以将信号检测电路与ESD防护与电压钳位进行有效结合；

(2)本发明中所述电路具备电路结构简单、功耗小，成本低的特征。

附图说明

图1为本发明信号调解集成电路应用功能框图；

图2-1为现有具备ESD防护的解调还原集成电路示意图；

图2-2为现有解调还原集成电路原理图；

图3为本发明第一实施例的电路原理图；

图4为本发明第一实施例的信号波形图；

图5-1为本发明第一实施例中第一P型MOS器件的纵向剖面图；

图5-2为本发明第一实施例中第一N型MOS器件的纵向剖面图；

图6为本发明第一实施例中输入的实际信号波形图；

图7本发明第二实施例的电路原理图；

图8为发明第三实施例的电路原理图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

实施例一

目前较广泛应用于高压信号隔离传输的方式有变压器隔离传输与电容隔离传输，电容隔离传输只能传输尖峰电压信号，而变压器隔离传输则没有这个限制。而运用在IGBT驱动器中的信号隔离传输普遍为变压器隔离传输，变压器的输入信号与输出信号分别为原边信号与副边信号，原边信号是将PWM信号处理成为窄脉冲或者尖峰电压信号，所述的窄脉冲或者尖峰电压信号从变压器原边传输到变压器的副边，传输到变压器副边的窄脉冲或者尖峰电压信号作为所述解调集成电路的输入信号。

图1所示为本发明所述的一种抗ESD的信号解调集成电路的应用框图，包括了PWM输入信号调制电路部分01、解调还原电路部分02、隔离传输部分03。PWM输入信号调制电路部分01包括PWM输入检测电路部分11、窄脉冲或者尖峰电压信号产出电路12；解调还原电路部分02包括窄脉冲或者尖峰电压信号解调集成电路21、与还原PWM输出电路22。PWM输入信号调制电路部分01，用于采样PWM输入信号，并将PWM信号调制成为窄脉冲或者尖峰电压信号；解调还原电路部分02，用于将从隔离传输部分03到副边的窄脉冲或者尖峰电压信号解调并还原成PWM输出信号；PWM输入检测电路部分11，用于采样PWM输入信号；窄脉冲或者尖峰电压信号产出电路12，用于将采样后的PWM信号调制成与上升沿相匹配的正窄脉冲或正尖峰电压信号，与下降沿相匹配的负窄脉冲或负尖峰电压信号；解调集成电路21，用于采样从隔离传输部分03传输过来的正负窄脉冲电压信号；还原PWM输出电路22，用于将采样后的窄脉冲信号锁存并还原成与隔离传输部分03原边同相的PWM信号。

图2-1为现有具备ESD防护的解调还原集成电路示意图。所述解调还原电路部分02，包括：二极管D211、二极管D212、施密特触发器I211、锁存器I211、缓冲器I222；连接方式：所述解调还原电路部分02的输入端口与二极管D211的阳极、二极管D212的阴极、施密特触发器I211输入端口相连，二极管D211的阴极连接到电源端口，二极管D212的阳极连接到接地端口，施密特触发器I211的输出端与锁存器I211的输入端相连，锁存器I211的输出端连接缓冲期I222的输入端口，缓冲期I222的输出端口输出所述解调还原电路部分02的输出信号。窄脉冲或者尖峰电压信号从变压器原边传输到副边作为所述解调集成电路21的输入信号，正窄脉冲或者正尖峰电压信号的峰值电压如果较VCC高，则会被VCC钳位到VCC+0.7V，负窄脉冲或者负尖峰电压信号的峰值电压如果较GND低，则会被GND钳位到-0.7V。正负窄脉冲或者尖峰电压信号输入到施密特触发器I211的输入端口，施密特触发器I211采样正负窄脉冲或者尖峰电压信号，并输出与正负窄脉冲或者尖峰电压信号同相的输出信号，所处施密特触发器I211的输出信号通过锁存器I221转换成PWM控制信号。

图2-2为现有解调还原集成电路原理图；施密特触发器I211由比较器I212与比较器I213组成，锁存器I221由RS触发器I223组成。比较器I212的反相输入端与比较器I213的同相输入端共同连接到所述解调还原电路部分02的信号输入端，比较器I212的同相输入端连接到第一比较基准电平Vth_H，比较器I213的反相输入端连接到第二比较基准电平Vth_L，比较器I212的输出端连接到RS触发器I223的置位输入端S，比较器I213的输出端连接到RS触发器I223的复位输入端R，其他连接方式同图2-1所示一样。正负窄脉冲信号是基于第三基准电压Vref(非局限于0电平的基准电平)的正负窄脉冲信号，第三基准电压小于第一比较基准电平Vth_H，并大于第二比较基准电平Vth_L。当正窄脉冲或正尖峰电压信号大于第一比较基准电平Vth_H时，比较器I212输出幅值与芯片内部电源电压大小相同的窄脉冲电压信号，该窄脉冲电压信号触发RS触发器I223输出高电平；当负窄脉冲或负尖峰电压信号小于第二比较基准电平Vth_L时，比较器I213输出幅值与芯片内部电路电源电压大小相同的负窄脉冲电压信号，该窄脉冲电压信号触发RS触发器I223输出低电平，上述为现有解调还原集成电路的工作原理。

由于图2-2中传统现有解调还原集成电路原理图中的存在了比较器延时大的缺点，如果要采用高速比较器又占用了很大的版图面积，增加电路难度、成本以及功耗，同时还需要另外添加电路来进行ESD防护，这些无疑增加了解调还原集成电路开发难度，基于这些，通过本发明能够较好地处理这些问题。

图3为本发明第一实施例的电路原理图；解调集成电路21包括：输入端口VIN、第一P型MOS管M211、第一N型MOS管M212、第一电阻R211、第二电阻R212、第一反相器I214、第二反相器I215；连接方式：输入端口VIN分别连接到第一P型MOS管M211的源极与第一N型MOS管M212的源极，第一P型MOS管M211的漏极通过第一电阻R211连接到接地端GND，并且第一P型MOS管M211的漏极连接到第一反相器I214的输入端，第一反相器I214输出端作为解调集成电路21的上路信号输出端，连接到还原PWM输出电路22的RS触发器I223的置位输入端S，第一N型MOS管M212的漏极通过第二电阻R212连接到电源端VCC，并且第一N型MOS管M212的漏极连接到第二反相器I215的输入端，第二反相器I215输出端作为解调集成电路21的下路信号输出端，连接到还原PWM输出电路22的RS触发器I223的复位输入端R，第一P型MOS管的体电位端连接到电源端VCC，第一N型MOS管的体电位端连接到接地端GND。

第一P型MOS管M211用于采样正窄脉冲或者正尖峰电压信号，第一N型MOS管M212用于采样负窄脉冲或者负尖峰电压信号；所述解调集成电路21的输出信号包括两路信号输出，分别为上路信号输出，即由第一P型MOS管M211漏极产生的输出信号；下路信号输出，即由第一N型MOS管M212漏极产生的输出信号，且每路输出信号与所述解调集成电路的正负脉冲或者尖峰电压输入信号周期保持一致。与所述解调集成电路相连接的还原PWM输出电路，功能作用是将所述解调集成电路的输出信号，通过锁存模块电路后的输出信号周期为所述解调集成电路的上路或下路输出信号的二分之一。

图4为实施例一的信号波形图；正负窄脉冲与尖峰电压信号VIN是通过所述调制模块01将PWM输入信号进行调制而得到的输出信号。图4中已经标识出了PWM输入信号、窄脉冲、尖峰电压信号、与PWM输出信号，正窄脉冲与正尖峰电压信号对应PWM输入信号的上升沿，负窄脉冲与负尖峰电压信号对应PWM输入信号的下降沿，窄脉冲或者尖峰电压信号是基于第三基准电压Vref(非局限于0电平的基准电平)的正负窄脉冲或者尖峰电压信号，图中存在第一比较基准电平Vth_H与第二比较基准电平Vth_L。当正窄脉冲或正尖峰电压信号大于第一比较基准电平Vth_H+Vthp(Vthp为第一P型MOS管M211的开启阈值电压)时，第一P型MOS管M211的漏极电压变为高电平，该高电平信号也是一窄脉冲信号，通过反相器I214反相后输入到还原PWM输出电路22的RS触发器的置位输入端S，PWM输出信号变为高电平；当负窄脉冲或负尖峰电压信号小于第二比较基准电平Vth_H-Vthn(Vthn为第一N型MOS管M212的开启阈值电压)时，第一N型MOS管M212的漏极电压变为低电平，该低电平信号也是一窄脉冲信号，通过反相器I214反相后输入到RS触发器的复位输入端R，PWM输出信号变为低电平，输出PWM信号较输入PWM信号存在了一定的延时，该延时是MOS管采样输入窄脉冲或尖峰电压信号的延时与信号传输延时的总和。同图4与图2-2之间比较可以看出，靠单管就可以实现信号的采样与输出，电路结构非常简单。

图5-1、图5-2为图3中MOS器件的纵向剖面图；5-1为第一P型MOS管M211的器件的纵向剖面图，5-2为第一N型MOS管M212的器件的纵向剖面图；图中的D、G、S、B分别为MOS的漏极、栅极、源极、体电位端，其中第一P型MOS管M211的体电位端一般连接到芯片内部电源电压端，第一N型MOS管M212的体电位端一般连接到芯片内部接地端。所述解调集成电路的核心电路第一P型MOS管与第一N型MOS管不仅仅具有信号采样的功能，同时具备了ESD防护与电压钳位的功能特征，因为所述解调集成电路的输入端口是与第一P型MOS管M211和第一N型MOS管M212的源极相连。MOS管的源极与体电压端存在了寄生二极管，当源极的电位超过第一P型MOS管M211的体电位端或者低于第一N型MOS管M212的体电位端时，输入引脚的电位即将被钳位到VCC+0.7V或者-0.7V(0.7为寄生二极管的正向导通压降)，因为此时MOS内部寄生二极管正向导通，从而起到了ESD防护与电压钳位的作用，通过调整寄生二极管的PN结面积，以及在MOS管周边加入隔离环可以提高ESD防护与电压钳位性能。

图6为图3中输入的实际信号波形图；图中窄脉冲与尖峰电压虚线信号为所述传输隔离模块03的输出信号，该信号作为所述解调集成电路21的输入信号，该信号经过输入导线连接到第一P型MOS管M211和第一N型MOS管M212的源极，由于上述MOS内部的寄生二极管的作用，当所述解调集成电路21的输入信号超过或者低于芯片内部电源电压VCC与接地端电压GND时，MOS源极的输入信号会被钳位。从图中可以看出，窄脉冲与尖峰电压实线信号为已经被钳位后的信号。图中A部分表示了窄脉冲电压信号被钳位到VCC+0.7V或者-0.7V，B部分表示了尖峰电压信号被钳位到VCC+0.7V或者-0.7V。

实施例二

图7本发明第二实施例的电路原理图；与实施一之间的区别在于所述解调集成电路中输入端口增加了一个电阻R213，R213的一端连接到输入端口VIN，另一端分别连接到M211的源极和M212的源极。当VIN端口电压较高时，为了防止流过第一P型MOS管M211和第一N型MOS管M212内部寄生二极管的电流过大，在输入端串接一个电阻能够有效减小电流，提高ESD防护与电压钳位的性能。

实施例三

为了能够更好控制外部干扰信号对于信号检测的影响，在内部对电路进行一定的修改就可以实现增强检测电路的抗干扰能力。图8为本发明第三实施例的电路原理图；与实施二之间的区别在于所述解调集成电路中增加了模块211与模块212，两个模块的作用是提高输入采样抗干扰能力。模块211包括：N型MOS管M2111，反相器I2111与I2112，延时模块I2113，N型MOS管M2111的漏极连接到反相器I2111的输入端，并连接到第一P型MOS管M211的漏极，N型MOS管M2111的源极与体电位端连接到芯片接地端GND，反相器I2111的输出连接到I2112的输入端，反相器I2112的输出连接到延时模块I2113的输入端，并连接到N型MOS管M2111的栅极，延时模块I2113的输出连接到反相器I214的输入端；模块212包括：P型MOS管M2121，反相器I2121与I2122，延时模块I2123，P型MOS管M2121的漏极连接到反相器I2121的输入端，并连接到第一N型MOS管M212的漏极，P型MOS管M2121的源极与体电位端连接到芯片电源端VCC，反相器I2121的输出连接到I2122的输入端，反相器I2122的输出连接到延时模块I2123的输入端，并连接到P型MOS管M2121的栅极，延时模块I2123的输出连接到反相器I215的输入端。外部干扰信号无论是低频干扰还是高频干扰，所具备驱动能力是有限的，而对于这种信号的处理最有效的方式是通过增强电路启动能力来实现，相当于通过提高输入信号的驱动能力来驱动后级采样电路。这样会存在一定的缺陷，一定程度上提高了采样电路的功耗，但是由于采样电路只在输入信号出现窄脉冲或者尖峰电压信号时才会工作，且窄脉冲信号的宽度是非常小，大概为200ns左右，而PWM信号的周期约为几十KHz，窄脉冲在整个周期内占有的比例非常小，这样造成的功耗也就变得非常小了。图8中的模块211与模块212的作用就是根据这种原理的设计出来的电路，通过反馈方式来是实现增强抗干扰能力，即输入信号所提供的驱动能力应该大于流过M2111的电流，才能使得I2111的输入端电压信号由低电位变为高电位，同理，I2121的输入端电压信号由高电位变为低电位，同时模块211与模块212中的延时电路I2113与I2123，也能起到一定的滤波作用，当仍然存在了一些干扰信号传输到电路中，延时电路I2113与I2123起到了第二个屏障作用，它们能够有效滤除残存传输到I2113与I2123输入端的干扰信号。

本发明的实施方式不限于此，按照本发明的上述内容，利用本领域的普通技术知识和惯用手段，在不脱离本发明上述基本技术思想前提下，本发明还可以做出其它多种形式的修改、替换或变更，均落在本发明权利保护范围之内。

Claims (2)

1.一种抗ESD的信号解调集成电路，其特征在于：包括输入端口VIN、第一P型MOS管、第一N型MOS管、第一电阻、第二电阻、第一反相器、第二反相器；输入端口VIN分别连接到第一P型MOS管的源极与第一N型MOS管的源极，第一P型MOS管的漏极通过第一电阻连接到接地端GND，并且第一P型MOS管的漏极连接到第一反相器的输入端，第一反相器的输出端作为所述的一种抗ESD的信号解调集成电路的上路信号输出端；第一N型MOS管的漏极通过第二电阻连接到电源端VCC，并且第一N型MOS管的漏极连接到第二反相器的输入端，第二反相器输出端作为一种抗ESD的信号解调集成电路的下路信号输出端；第一P型MOS管的体电位端连接到电源端VCC，第一N型MOS管的体电位端连接到接地端GND，起到了ESD防护与电压钳位的作用；

还包括模块211和模块212，提高输入采样抗干扰能力；

模块211包括：第二N型MOS管M2111、第三反相器、第四反相器、第一延时模块；第二N型MOS管的漏极分别连接到第三反相器的输入端和第一P型MOS管的漏极，第二N型MOS管的源极与体电位端连接到芯片接地端GND，第三反相器的输出连接到第四反相器的输入端，第四反相器的输出端分别连接到第一延时延时模块的输入端和第二N型MOS管栅极，第一延时模块的输出连接到第一反相器的输入端；

模块212包括：第二P型MOS管、第五反相器、第六反相器、第二延时模块，第二P型MOS管的漏极分别连接到第五反相器的输入端和第一N型MOS管的漏极，第二P型MOS管的源极与体电位端连接到芯片电源端VCC，第五反相器的输出连接到第六反相器的输入端，第六反相器的输出分别连接到第二延时模块的输入端和第二P型MOS管的栅极，第二延时模块的输出端连接到第二反相器的输入端。

2.根据权利要求1所述的一种抗ESD的信号解调集成电路，其特征在于：还包括第三电阻，第三电阻的一端连接到输入端口VIN，另一端分别连接到第一P型MOS管的源极和第一N型MOS管的源极，能够减小电流，提高ESD防护与电压钳位的性能。